JPH0358306A - ライトプリシフト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はライトプリシフト回路に関し、特に磁気ディス
ク記憶装置の書込みパルス信号に位ｔ目シフトを付加す
るライトプリシフト回路に関する。

従来技術 従来、磁気ディスク記憶装置においては、磁気ディスク
媒体上の近接ビット（磁化反転位置）の相互作用などに
より、磁気ディスク媒体から読出した信号波形のピーク
が正規の位置からずれるというピークシフトを補償する
ために、磁気ディスク記憶装置の書込みパルス信号に位
相シフトを付加している。

この書込みパルス信号に位相シフトを付加するためのラ
イトプリシフト回路では、磁気ディスク記憶装置の書込
みパルス信号を順次シフトレジスタに格納し、格納され
た書込みパルス信号を順次シフトしながらその内容をパ
ターンデコーダに送出していた。

パターンデコーダではシフトレジスタの内容により、シ
フトレジスタに格納された書込みパルス信号のパターン
が複数のパターンのうちどのバターンかを検出しており
、複数のパターン各々に対応する検出信号線が夫々分配
されて複数の時間遅延器に接続されている。

複数の時間遅延器ではそれらの検出信号を各々異なる時
間だけ遅延し、複数の貼間遅延器各々で遅延された信号
の論理和をとることによって書込みパルス信号に位相シ
フトが付加されていた。

このような従来のライトプリシフト回路では、書込みパ
ルス信号のパターンが複数のパターンのうちどのパター
ンかを検出するパターンデコーダからの出力信号が夫々
分配されて直接時間遅延器に接続されているため、パタ
ーンデコーダで検出されたパターン各々を時間遅延器に
分配するときの条件（パターン分配条件）の変更や時間
遅延器の組替えなどを容易に行うことができず、書込み
パルス信号に対してライトプリシフト回路をバスさせる
ことによりライトプリシフト動作のオンオフの切替えの
みを行っている。

近年、磁気ディスク記憶装置は高速高密度化に急速に向
かっており、ライトプリシフト動作におけるパターン分
配条件および時間遅延の組合わせも多種多様となってき
ているため、同一装置内においても記憶媒体の位置によ
りパターン分配条件および時間遅延の組合わせを切替え
る必要性がｊ曽してきているが、ライトプリシフト動作
のオンオフの切替えのみでは十分に対応できないという
欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、磁気ディスク記憶装置の高速高密度化に
対応してパターン分配条件の変更や時間遅延の組合わせ
の切替えを容易に行うことができるライトプリシフト回
路の提供を［１的とする。

発明の構成 本発明によるライトプリシフト回路は、磁気ディスク記
憶装置の書込みパルス信号に位相シフ１・を付加するラ
イトプリシフト回路であって、前記書込みパルス信号を
順次格納してシフトするシフトレジスタと、前記シフト
レジスタに格納された前記書込みパルス信号のパターン
が予め設定された複数のパターンのうちどのパターンか
を検出する検出手段と、前記検出手段の検出信号を各々
予め設定された互いに異なる時間だけ遅延する複数の遅
延手段と、外部信号に応じて前記複数のパターン各々に
対応する検出信号を選択して前記複数の遅延手段各々に
分配する選択手段とを有することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構戊を示すブロック図であ
る。図において、シフトレジスタ１は書込みパルス信号
１００をライｌ・クロツク信号１０１に応答して１ビッ
トずつ取込み、その書込みパルス信号１００をライトク
ロツク信号１０１に応答して１ビットずつシフトする。

ここで、本発明の一実施例における書込みパルス信号１
００は１　−　７　Ｒ　Ｌ　Ｌ　（Ｒｕｎ　Ｌｅｎｇｔ
ｈ　Ｌｉｍｉｔｅｄ）コードのデータを対象としている
。

パターンデコーダ２はシフトレジスタ１を構成する各ビ
ットからなるライトパターン信号１０２のビットパター
ン、すなわち“１′，“０”の値によって形威されるパ
ターンを参照し、そのビットパターンが予め設定されて
いる複数のプリシフトパターンのうちのどのパターンで
あるかを検出し、その険出結果をプリシフトパターン検
出信号１０３としてアンドオア論理ゲート４〜８に出力
する。

ここで、ブリシフトパターン検出信号１０３は複数のブ
リシフトパターンと同数の検出信号からなり、パターン
デコーダ２がシフトレジスタ上からのライトパターン信
号１０２において該当するプリシフトパターンを検出す
ると、そのプリシフトパターンに対応する検出信号が“
１”となる。

プリシフトコードレジスタ３はアンドオア論理ゲート４
〜８に夫々対応するレジスタ（図示せず）からなり、ブ
リシフトアドレス信号１０５によって指定されるレジス
タにプリシフ１・データ信号１０４がプリシフトライト
信号ｌ０６に応答して書込まれる。

各レジスタに書込まれたプリシフトデータ信号１０４は
夫々対応するアンドオア論理ゲート４〜８にプリシフト
コード信号１０７〜ｉｔｔとして出力される。

アンドオア論理ゲート４〜８はパターンデコーダ２から
のプリシフトパターン検出信号１０３の信号数と同数の
アンドゲート（図示せず）と、それらアンドゲートの出
力信号の論理和をとるオアゲート（図示せず）とからな
り、各アンドゲートは夫々対応するパターンデコーダ２
からのプリシフトパターン検出信号１０３とプリシフト
コードレジスタ３からのブリシフトコード信号１０７〜
１口との論理積をとり、オアゲートはそれらの演算結果
の論理和をとってブリシフトパターングループ信号１１
２〜ｔｈｅとして時間遅延器９〜１３に出力する。

すなわち、パターンデコーダ２からのブリシフトパター
ン検出信号１０３の各検出信号はアンドオア論理ゲート
４〜８のアンドゲートで夫々プリシフトコードレジスタ
３からのプリシフトコード信号１０７〜ｔＵにより選択
された後に、オアゲートで包括されて時間遅延器９〜１
３に各々出力される。

時間遅延器９〜１３はアンドオア論理ゲート４〜８から
のプリシフトパターングループ信号１１２〜１１６をラ
イトクロック信号１０１に応答して取込むと、各々異な
る時間値の位相シフトを付加して遅延パルス信号１１７
〜１２１としてオア論理ゲート１４に出力する。

オア論理ゲート１４は時間遅延器９〜１３からの近延パ
ルス信号１１７〜１２１の論理和をとり、その演算結果
をライトプリシフト出力信号１２２として出力する。

第２図は本発明の一実施例の動作を示すタイミングチャ
ートである。これら第１図および第２図を用いて本発明
の一実施例の動作について説明する。

本発明の一実施例ではシフトレジスタ１を９ビット構戊
とし、パターンデコーダ２はシフトレジスタ１からの９
ビットのライトパターン信号１０２から予め設定された
１２種類のプリシフトパターンを険出するものとする。

ただし、説明においては１２種類のプリシフトパターン
のうちパターン１．，２，４，５．８が検出され、それ
らのパターン１．２，４，５．８がアンドオア論理ゲー
ト４５て選択されて時間遅延器９，１０により夫々時間
Ｔｌ，Ｔ２だけ遅延されるものとする。

書込みパルス信号１００がライトクロック信号１０ｌに
よってシフトレジスタ１に順次取込まれると、シフトレ
ジスタ１においてはライトクロック信号１０１によって
書込みパルス信号ｌ００を順次シフトする。

このシフトレジスタ１からの９ビットのライトパターン
信号１０２がパターンデコーダ２で参照され、プリシフ
トパターンのうちパターン１、パターン４、パターン２
、パターン５、パターン８が順番に検出されると、それ
らパターンｌ．，４，２５，８各々に対応するパターン
検出信号１０３が順次″１″となり、アンドオア論理ゲ
ート４．５に夫々出力される。

アンドオア論理ゲート４ではプリシフトコードレジスタ
３からのプリシフトコード信号１０７によりパターン１
．２の検出信号のみが選択されてから包括され、すなわ
ち「パターン１の検出信号十パターン２の検出信号」が
プリシフトパターングループ信号１１２として時間遅延
器９に出力される。

時間遅延器９ではアンドオア論理ゲート４からのプリシ
フトパターングループ信号１１２を、すなわちパターン
１，２の検出信号各々を時間Ｔｌだけ遅延してオア論理
ゲート１４に出力する。

一方、アンドオア論理ゲート５ではプリシフトコードレ
ジスタ３からのプリシフトコード信号ｌ０８によりパタ
ーン４，５．８の検出信号のみが選択されてから包括さ
れ、すなわち「パターン４の検出信号十パターン５の検
出信号十パターン８の検出信号」がブリシフトパターン
グループ信号１１３として時間遅延器１０に出力される
。

肪間遅延器１０ではアンドオア論理ゲート５からのブリ
シフトパターングループ信号１１３を、すなわちパター
ン４，５．８の検出信号各々を時間Ｔ２だけ遅延してオ
ア論理ゲート１４に出力する。

よって、オア論理ゲート１４からはパターン１．２の検
出信号にＴｌの位ｔ目シフトが付加され、またパターン
４，５．８の検出信号にＴ２の位相シフトが付加されて
ライトプリシフト出力信号１２２として出力される。

尚、アンドオア論理ゲート６〜８および時間遅延器１１
〜１３も上述の処理と同社にして、プリシフトコードレ
ジスタ３からのプリシフトコード信号１０９〜１１１に
よりパターンデコーダ２からのブリシフトパターン検出
信号１０３の各検出信号を選択してから包括し、そのブ
リシフトパターングループ信号１１４〜１１Ｂに位相シ
フトを付加してライトプリシフト出力信号１２２として
出力する。

したがって、プリシフトコードレジスタ３にセットする
ブリシフトデータ信号１０４を変更することにより、磁
気ディスク記憶装置（図示せず）の高速高密度化に対応
してパターン分配条件の変更や時間遅延の組合わせの切
替えを容易に行うことができる。

このように、シフトレジスタ１に格納された書込みパル
ス信号１００のビットパターンが夫々どのプリシフトパ
ターンかをパターンデコーダ２で検出し、そのパターン
デコーダ２からのブリシフトパターン検出信号１０３を
アンドオア論理ゲート４〜８でブリシフトコードレジス
タ３からのプリシフトコード信号１０９〜１１１により
選択してから包括し、アンドオア論理ゲート４〜８から
のプリシフトパターングループ信号１１４〜１１Ｂに夫
々時間遅延器９〜１３で位相シフトを付加するようにす
ることによって、ブリシフトコードレジスタ３に書込む
プリシフトデータ信号１０４の変更により、磁気ディス
ク記憶装置の高速高密度化に対応してパターン分配条件
の変更や時間遅延の組合わせの切替えを容易に行うこと
ができる。

発明の効果 以上説明したように本発明によれば、シフトレジスタに
格納された書込みパルス信号のパターンが予め設定され
た複数のパターンのうちどのパターンかを検出し、その
複数のパターン各々に対応する検出信号を外部信号に応
じて選択し、その検出信号を複数の時間遅延器に夫々分
配するようにすることによって、磁気ディスク記憶装置
の高速高密度化に対応してパターン分配条件の変更や時
間遅延の組合わせの切替えを容易に行うことができると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のｔｉ戊を示すブロック図、
第２図は本発明の一実施例の動作を示すタイミングチャ
ートである。 主要部分の符号の説明 １・・・・・・シフトレジスタ ２・・・・・・パターンデコーダ ３・・・・・・プリシフトコードレジスタ４〜８・・・
・・・アンドオア論理ゲート９〜１３・・・・・・時間
遅延器 １４・・・・・・オア論理ゲート

Claims (1)

【特許請求の範囲】
1. （１）磁気ディスク記憶装置の書込みパルス信号に位相
   シフトを付加するライトプリシフト回路であって、前記
   書込みパルス信号を順次格納してシフトするシフトレジ
   スタと、前記シフトレジスタに格納された前記書込みパ
   ルス信号のパターンが予め設定された複数のパターンの
   うちどのパターンかを検出する検出手段と、前記検出手
   段の検出信号を各々予め設定された互いに異なる時間だ
   け遅延する複数の遅延手段と、外部信号に応じて前記複
   数のパターン各々に対応する検出信号を選択して前記複
   数の遅延手段各々に分配する選択手段とを有することを
   特徴とするライトプリシフト回路。