JPH0358518B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は音声の合成装置に関し、合成音声信号
の品質を高める事を目的としている。 一般に音素片即ち単語、音節、あるいはこれよ
り更に短い音声セグメントを結合編集して合成さ
れた音声信号（単語、句、話声）の品質は音声の
構成単位であり音素片の接続部の処理によつて決
まると言える。例えば接続部に発生する波形の急
激な変化、即ち波形の不連続性は高調波ノイズの
原因となり、合成音のＳ／Ｎ比を低下させ、明瞭
度を落す。又、声帯振動の基本周波数であるピツ
チ周波数の変動は合成音声の自然性を劣化させる
ことも知られている。ピツチ周波数の変化に対し
て人間の聴覚はきわめて敏感であり（検知限は
0.1％と言われる）。結合された音素片のピツチ周
波数が不連続な場合、合成音声は聞きづらい不自
然なものとなる。 本発明は音素片波形のパターンを認識して自然
な形で各音素片を結合することにより高品質の合
成音を得ることを可能とするものである。音素片
波形としては、自然音声からたとえばピツチ区間
毎に切り出したものを用いたり、別の音声合成装
置で一素片分を合成したものを取り出したりして
用いる方法があるが、本発明は比較的短時間の、
具体的には数拾ミリ秒の音素片を接続部に於ける
波形の不連続及びピツチ周波数の変動なしに結合
する方法を明らかにするものである。即ち、かか
る短時間の音素片は相隣る音素片の少なくとも結
合部については波形が類似しているはずであり、
従つて、各音素片の時間軸をそれぞれ若干修正す
ることにより、接続部をなめらかに結合して行く
ことが出来る。本発明は結合される音素片の接続
部について、波形の類似度を信号のレベルの形で
把握し、これにもとづき音素片の時間軸に適当な
時間的修正を施こすものである。 本発明の詳細な内容について、以下音声の時間
軸変換装置をその具体的実施例として説明する。 第１図は従来の時間軸伸長装置を例示するブロ
ツク図である。同図に於て端子１は音声入力端
子、２は出力端子、３及び４はいずれもＮビツト
の例えばBBDなどのアナログシフトレジスト、
５は低域通過フイルタ（LPF）である。６，７，
８及び９はアナログスイツチであり、入力端子１
からアナログシフトレジスタ３或いは４、LPF
５を経て出力端子２に至る音声信号をスイツチ制
御する。かつ、これらアナログスイツチはアナロ
グシフトレジスタ３，４の書込みクロツク回路１
０を２ｍＮ（ｍについては後述する）分周する分
周回路１１のＱ及び出力によつて図示の如く開
閉制御される。 アナログシフトレジスタ３及び４はクロツク回
路１０及び分周回路１１のＱ、出力のANDゲ
ート１２及び１３によりORゲート１４及び１５
を介して交互に７込みクロツク制御され、又、読
出しクロツク回路１６及び分周回路１１のＱ、
出力のANDゲート１７及び１８により同じくOR
ゲート１４及び１５を介して交互に読出しクロツ
ク制御される。即ち、例えば入力端子に与えられ
た時間軸がｍ倍（ｍ＞１）に圧縮された音声信号
（かかる圧縮信号は、例えばテープレコーダの再
生速度を録音速度のｍ倍にすることにより得られ
る）は、分周回路１１のＱ出力が１のとき、アナ
ログスイツチ８を経てアナログシフトレジスタ４
に書込まれる。該シフトレジスタのビツト数はＮ
であるため、入力音声信号がmN個のサンプリン
グ列として順次入力を完了したとき、該シフトレ
ジスタにはmN個のサンプリング列の後端Ｎ個が
記憶され、分周回路１１のＱ出力は反転して０と
なり、スイツチ８を閉じる。同時に該分周回路の
Ｑ出力は１となり、スイツチ６を開いて、同様に
アナログシフトレジスタ３に書込みを行なう。こ
のとき図の構成から明らかなように、アナログシ
フトレジスタ４は読出しクロツク回路１６により
クロツクされて、同様に出力により制御されて
いるスイツチ９を経て読み出される。アナログシ
フトレジスタ３へ書き込み期間中、別のアナログ
シフトレジスタ４はこのように読み出しを行な
い、続いて分周回路１１のＱ、出力が反転する
と、再びアナログシフトレジスタ４が書込み、３
が読出しを行なう。ここで書込みクロツク回路１
０のクロツク周波数をf₁、読出しクロツク回路１
６のクロツク周波数をf₂としたとき、 f₁／f₂＝ｍ (1) となるように、各クロツク周波数を決めれば、時
間軸はｍ倍に伸長され、音声入力端子１に入力し
た圧縮音声は出力端子２に時間軸が復元されてあ
らわれる。読出しクロツク周波数f₂は、当然、必
要な出力音声周波数帯域に対しナイキストのサン
プリング定理を満たすように決められる。 上述の如き従来装置に於ては、アナログシフト
レジスタ３及び４を交互に出力する音素片の接続
タイミングは、書き込みクロツク１０を2mN分
周する分周回路１１の出力によりmN／f₁秒毎に
自動的に決められるため、従つて第２図に図示す
るように音素片の接続部に不連続な波形変化とピ
ツチ周波数の変動とが発生する。前記の如く、こ
のような音素片の接続部に於ける波形やピツチの
不連続は音質や明瞭度をいちじるしく低下させ
る。 次にこのような従来装置の欠点を改良するため
出願人は先に特願昭56−94802号（昭和56年６月
18日出願）に記載の如き技術を提案した。先ず、
この先願の技術内容について第３図のブロツク図
と共に説明する。同図に於いて、１０１は音声信
号入力端子、１０２は音声信号出力端子、１０３
は音声信号をデイジタルデータに変換するアナロ
グ−デイジタル変換回路（以下Ａ／Ｄと称す）で
ある。１０４は2Aバイトの記憶要素を持つラン
ダムアクセスメモリ（以下RAMと称す）であ
り、制御入力端子（LT₃）が論理レベル“０”の
ときデータ入力端子I₁〜Id（下位I₁）に与えられた
デイジタル値をアドレス入力端子A₁〜Aa（下位
A₁）により与えられるアドレスに記憶する。制
御入力端子LT₃が論理レベル“１”のときは、ア
ドレス入力端子A₁〜Aaにより与えられるアドレ
スの内容をデータ出力端子０₁〜０ｄに出力する。
１０６，１０８はクロツク発生回路である。クロ
ツク発生回路１０６の出力fRはORゲート１２０
を介して読出しカウンタ１０７のクロツク入力端
子Ｔに供給され、読出しカウンタよりなるアドレ
ス制御回路１０７の出力が歩進される。アドレス
制御回路１０７はＡビツトのカウンタであり、演
算制御回路１０５の出力により初期値が設定され
る。ここでこの初期値設定のしかたについて述べ
る。 先づ演算制御回路１０５は読出しカウンタ１０
７のクリア入力端子GLにパルスを与えて読出し
カウンタ１０７の出力をクリアする。続いて演算
制御回路１０５のSC（Set Counter）端子から初
期値化すべき数のパルスをORゲート１２０の入
力に与える事により読出しカウンタ１０７の初期
値を設定する。尚、この初期値を設定する周期は
クロツク発生回路１０６の出力fRが所定計数さ
れる間隔であり、従つて、このときの読出しカウ
ンタ１０７の出力値は、前の周期で初期値化され
た値に所定数が加わつた値であり、この値を新た
に初期値設定すべき値から減じた数のクロツクを
ORゲート１２０を介して読出しカウンタ１０７
のクロツク入力端行Ｔに供給すればよい。この場
合、読出しカウンタをクリアする必要はない。
尚、以上述べた演算制御回路１０５による読出し
カウンタ１０７を歩進はクロツク発生回路１０６
の出力fRが論理レベル“０”のときに行なわな
ければならない。 このfRの論理レベル“１”のときにも上述の
設定を行う場合は、ORゲート１２０のfRからの
入力端子の所に第４図に示すようにANDゲート
１２１をおき、一方の入力端子にこのfRを供給
し、他方の入力端子に演算制御回路１０５の出力
端子を入力結線して、このANDゲート１２１の
出力をORゲート１２０の入力端子に結線し、演
算制御回路１０５でANDゲート１２１の入力の
一方を禁止すれば、fRの論理レベルが“０”で
も“１”でも読出しカウンタ１０７の初期値を設
定できる。 また、演算制御回路１０５による読出しカウン
タ１０７の初期値設定は第５図に示す如くクロツ
ク発生回路１２３の出力fHを用いる事によつて
も同様に行なわれる。この場合fHはfRと較べて
充分に周波数の高いクロツクであり、これを
ANDゲート１２２の一方の入力端子と演算制御
回路１０５の入力端子に結線する。演算制御回路
１０５は読出しカウンタ１０７と初期値設定を行
う際、ANDゲート１２１の入力に論理レベル
“０”を与え、ANDゲート１２２の入力に論理レ
ベル“１”を与え、クロツク回路１２３の出力が
所定数計数されたら、ANDゲート１２１の入力
を論理レベル“１”に、ANDゲート１２２の論
理レベルを“０”に戻すことにより読出しカウン
タを初期化できる。また、読出しカウンタをプリ
セツトカウンタで構成し、直接初期値をプリセツ
トしても同様である事は明らかである。 この様にして初期値設定が行なわれたのち、読
出しカウンタはfRを分周する。尚読出しカウン
タの出力Y₁〜Yaの下位ビツトはY₁である。 さて、クロツク発生回路１０８はRAM１０４
の書込みクロツクタイミングを与える。クロツク
発生回路１０８の出力fwはＡビツトの分周回路
１０９のクロツク入力端子Ｔに入力供給され、分
周回路１０９の出力W₁〜Wa（下位W₁）を順次歩
進させる。１１０は切換え回路であり、制御入力
LT₁が論理レベル“１”のとき、分周回路１０９
の出力W₁〜Waを、また論理レベル“０”のと
き、読出しカウンタ１０７の出力をRAM１０４
のアドレス入力A₁〜Aaへ出力する。１１４，１
１６はインバータであり１１５はANDゲート、
１１７はNANDゲートである。R₁，R₂及びR₃は
抵抗器であり、C₁，C₂及びC₃はコンデンサであ
る。R₁とC₁、R₂とC₂、及びR₃とC₃はそれぞれ積
分回路を構成している。これらの時定数をそれぞ
れτ₁，τ₂，τ₃とすると、これらは全て書込みクロ
ツクfwの周期よりも充分に小さく、τ₁＞τ₃＞τ₂と
なるよう構成する。即ち、第６図に示す如く、
ANDゲート１１５の出力（同図ｂ）はfw（同図
ａ）の立ち上りで論理レベル“１”となり、時定
数τ₁でコンデンサC₁が充電されると、立ち下が
る。NANDゲート１１７の出力（同図ｃ）はfw
（同図ａ）の立ち上りより遅れて立ち下がり、
ANDゲート１１５の出力が立ち下がる時点より
先に立ち上がる。１１１はラツチ回路であり、制
御入力端子LT₂の論理レベルが“０”のとき、入
力を出力に伝え、“１”のときは立ち上りの時点
の情報をラツチ出力する。１１２はデイジタル−
アナログ変換回路（以下Ｄ／Ａと称す）であり、
デイジタル値をアナログ値に変換する。１１３は
ローパスフイルタであり、Ｄ／Ａ変換された音声
信号のサンプリングノイズを除去する。１３０は
NANDゲートであり、ANDゲート１１５の出力
と演算制御回路１０５の出力を入力結線し、出力
をラツチ回路１１１のLT２入力に結線する。演
算制御回路１０５は読出しカウンタ１０７の初期
値を設定している間は論理レベル“０”を
NANDゲート１３０に出力する。これにより読
出しカウンタの初期値が設定される過渡状態にお
いて、ラツチ回路１１１は入力を出力に伝えない
よう構成している。 このように構成すると、入力端子に与えられた
音声信号はＡ／Ｄ１０３によりデイジタル値に変
換され、書込みクロツクfwの周期でRAM１０４
に記憶される。即ち、ANDゲート１１５の出力
が“１”のとき、RAM１０４のアドレス入力A₁
〜Aaは分周回路１０９の出力が与えられ、制御
入力端子LT₃が“０”となり、Ａ／Ｄ１０３の出
力が記憶される。fwの周期で分周回路１０９は
歩進するので、音声信号がサンプリングされ記憶
されるRAM１０４のアドレスは連続的である。
但し、2^Aのアドレスは０となる。書込みクロツク
fwに従つてサンプリングされ、デイジタル値と
してRAM１０４に記憶された音声信号は読出し
クロツクfRに従つて読み出され、Ｄ／Ａ変換１
１２され、アナログ信号として音声信号が再生さ
れる。この書込みクロツクfwと読出しクロツク
fRの比が時間軸変換される比率となる。 読出しカンウンタは読出しクロツクfRの周期
で歩進され、従つてRAM１０４の記憶内容を読
み出すアドレスはfRの周期で歩進される。ラツ
チ回路１１１を設けたのはRAM１０４の書き込
み時に誤つたアドレスの内容を読み出さなくする
為である。即ち、RAM１０４の読み出しは書き
込み時以外常時行なわれている。 尚、本発明においては、書込みクロツクfwは
以上の説明の構成にかえて (イ) クロツク発生回路の出力をＡ／Ｄ１０３の
Ａ／Ｄ変換開始用クロツクとして結線する。従
つてＡ／Ｄ１０３は該クロツクに基づきＡ／Ｄ
変換し、この変換が終了する都度、変換終了信
号（END OF CONVERSION，EOCと略す）
を発生する。 (ロ) このEOCを第３図の書込みクロツクfwのか
わりに用いる。 という構成にしても、前述と同様に機能する事は
明らかである。尚、この構成によれば、音声信号
のＡ／Ｄ変換が終了されてからRAMへの書き込
みを行うこととなるので、Ａ／Ｄ変換途中のデー
タをRAMへ書き込む事はなく、制御クロツクの
タイミングが簡明に考えられる。 さて、第３図に記載の先願技術は第１図の従来
例にて説明した如く、接続する音素片の接続部に
ついて時間的修正を加えるものであるが、これを
演算制御回路１０５により行なう。演算制御回路
１０５は、ROMによりプログラムされた演算処
理装置CPU（コンピユータ）であつても構わな
い。第７図は演算制御回路１０５の働きを示すも
のである。各処理周期は読出しクロツクがＮヶ計
数される周期である。以下、時間軸ｔ方向は書込
みクロツクfwを単位に述べる。〔処理周期２〕で
読み出される音素片サンプル列Ｎ個のうち、最後
端のＭ個のサンプル列を〔処理周期１〕において
書込みクロツクfwに従つて記憶する。〔処理周期
２〕の先頭から（Ｍ＋ｒ）個のサンプル列をとり
こみ、これと前述のＭ個のサンプル列について、
相関度の高い点(K)を算出する。この(K)の算出につ
いては後述する。〔処理周期２〕の先頭から(K)個
経た時点から、前述のＭ個のサンプル列の相関度
が高い故、〔処理周期３〕の先端で、〔処理周期
２〕の先頭から（Ｋ＋ｒ）個すぎた時点の分周回
路１０９の出力の値に読出しカウンタ１０７の出
力を初期値化する。これにより〔処理周期２〕と
〔処理周期３〕の接続点において読み出される音
声波形のサンプル列は連続的に連なつていくこと
ができる。〔処理周期２〕の先頭から（Ｋ＋Ｎ）
個の書込みクロツクfwを計数した時点からＭ個
のサンプル列は、〔処理周期３〕で読み出され後
端部Ｍ個のサンプル列であり、次の処理周囲の間
の接続点の算出の為、これを記憶する。以後、処
理周期毎にこの操作をすれば、波形は滑らかに接
続されてゆく。 さて、相関度の高い接続点の値Ｋの算出につい
て以下述べる。第８図ａ及びｂはそれぞれ第７図
の〔処理周期１〕で書き込まれる先行音素片の後
端部のサンプルＭ個及び〔処理周期２〕の先端の
後続音素片の前端部（Ｍ＋ｒ）個のサンプルを示
す。この先行音素片後端部のサンプル数列を
（Xp）（ｐ＝１、２、…Ｍ）、後続音素片前端部の
サンプル数列を（Yp）（ｐ＝１、２、…Ｍ＋ｒ）
とする。この（Xp）及び（Yp）はＡ／Ｄ１０３
の出力を書込みクロツクfwでサンプリングして
得られる。この音素片の類似性を演算するには、
（Xp）と（Yp）の二乗誤差（ek²）を計算するの
がよい。 二乗誤差（ek²）は、 ek²＝１／Ｍ_M 〓^P=1 （Xp−Ｘ／σX−Yp＋ｋ−Ｙ／σY）² …(2) 但し、＝１／Ｍ _M 〓^P=1 Xp、＝１／Ｍ_M 〓^P=1 Yp、

【式】

【式】 Ｋ＝０、１、２、…、ｒ−１ であらわされる。これはサンプリング波形（Xp）
に対して（Yp）をＫ個だけずらせて重ね合わせ
たときの類似度をあらわすものである。 しかしながら、(2)式にもとづく演算処理は、実
際には膨大な計算ステツプ数となり、短時間（少
なくとも数10ミリ秒の間）で計算するには、高性
能のコンピユータによらねばならない。もともと
(2)式は振幅やレベルの異なる２つの波形の相関を
しらべるものであつて、その為標準偏差（σx）、
（σy）で波形を正規化し、更に平均レベル（）
（）との差について二乗和をとることにより誤
差を計算している。ところで第３図に記載の音声
の合成装置の場合、取扱う音素片は時間的に近接
した波形であり、従つて振幅およびレベル共もと
もと類似しているとみて良い。この場合２つの波
形間の差は(2)式に代えて ek²＝１／Ｍ_M 〓^P=1 （Xp−Yp＋ｋ）² …(3) を計算しても良い。しかもこの場合は２つの波形
の類似度が最大のタイミングを把握すれば良いの
であり、従つて(3)式は更に次の(4)式に代えられ
る。 e_k＝_M 〓^P=1 ｜Xp−Yp＋ｋ｜ …(4) ここで（Xp）及び（Yp＋ｋ）はＡ／Ｄ変換器
の最上位桁だけを用いてもよい。また、入力信号
の交流交叉点付近の極性を用いてもよい。この場
合（Xp）及び（Yp＋ｋ）はいずれも〔１〕又は

〔０〕である。即ち、これは各対応するサンプリ
ング値の差の絶対値を積分したものであり、これ
が極小となるｋを知る事により接続タイミングが
決定される。 第３図の装置では計算処理時間を極力小さくす
る為、(4)式にかえて gk＝_M 〓^P=1 （XpYp＋ｋ） …(5) を計算してもよい。(5)式において、（Xp）及び
（Yp＋ｋ）はＡ／Ｄ変換器の最上位桁のデータで
あり、〔１〕又は

〔０〕である。の記号は排他
的論理和をとる記号であり、従つて、（XpYp
＋ｋ）は（Xp）と（Yp＋ｋ）の排他的論理和、
すなわち（Xp）と（Yp＋ｋ）が共に〔１〕、又
は

〔０〕のとき

〔０〕が与えられ、その他の時
〔１〕が与えられる。従つて先行音素片の後端部
の２値信号サンプリングデータ（Xp）と、後続
音素片の先端部の２値信号サンプリングデータ
（Yp）の類似性が（gk）により与えられ、この
（gk）を最小にする(K)を知る事により接続タイミ
ングが決定される。即ち、演算制御回路１０５は
（gk）をｋ＝０、１、…、ｒ−１についてそれぞ
れ計算し、これが最も小さくなるｋを決定する。
即ち、第８図に示すように先行音素片の後端Ｍ個
のサンプル列は、高速音素片の先頭よりｋ個ずれ
た部分から重ね合わせるのが最も誤差が少ないと
いうことになる。 以上説明した前記先頭の音声合成装置における
波形接続誤差は前記サンプル列（Xp）、及び
（Yp）のサンプリング間隔（サンプリング周期を
τとする）となる。従つてこの接続誤差を小さく
するためには該サンプル列のサンプリング間隔を
短かくすれば良いが、（Ｍ−τ）は入力アナログ
信号のピツチ周波数のほぼ１周期程度の時間が必
要であり、またｒ・τは入力アナログ信号のピツ
チ周波数の１周期以上の時間が必要となり、サン
プル列（Xp）及び（Yp）のサンプリング間隔言
短かくすると、その分だけ（Xp）、（Yp）のサン
プル列のデータ量が増え、演算処理に要する時間
が増える。換言すれば、演算処理を高速で行わす
事ができれば、その分だけ波形接続誤差が小さく
なり、高品質の再生音が得られる。 そこで本発明では、差に入力アナログ信号の通
過帯域を制限する帯域フイルタを設け、該帯域フ
イルタにより帯域制限された入力アナログ信号を
２値信号に変換し、該２値信号をサンプリングし
てサンプル列（Xp）と（Xp）を得るよう構成す
る。即ち、本発明に於ては第３図のＡ／Ｄ変換回
路１０３と演算制御回路１０５とを結ぶ信号系路
（d₁）（d_o）を削除し、その代りに信号入力端子１
０１と第９図の入力端子２０１を結線すると共に
第９図の出力端子２０２を第３図の演算制御回路
１０に結線するように構成する。 第９図において、端子２０１には入力アナログ
信号が与えられており、２０３は帯域フイルタで
入力アナログ信号の基本周波数成分を通過させる
特性を有する。２０４は増幅回路であり、２０５
はヒステリシス回路である。 第９図のように構成すると、入力アナログ信号
の基本周波数に応答した２値信号が得られ、これ
をサンプリングして前述の先行音素片後端部及び
後続音素片前端部のサンプル列（Xp）、（ｐ＝１、
２、…Ｍ）及び（Yp）、（ｐ＝１、２、…Ｍ＋τ）
を得る。 尚、第９図でヒステリシス回路２０５を設けた
のは帯域制限された入力アナログ信号の微小変位
に２値信号が応答しないようにするためである。
このようにして得られたサンプル列（Xp）と
（Yp）に関し、前述の式(4)に基づく演算を行う訳
であるが、（Xp）と（Yp）は時間的に近接した
入力アナログ信号を２値信号に変換して得られた
ものである。（Xp）のサンプル列の極性反転時点
をlM番目とし、これと同じ極性反転時点の
（Yp）のサンプルをl₁、l₂、…番目とすると、
（XlM）と（Yl₁）、（XlM）と（Yl₂）、…等
（Xp）及び（Yp）の極性反転時点を合せて gli＝_M 〓^P=1 （XpYli−lM＋ｐ−１） …(6) (6)式の演算を行い lM≦li≦τ＋lM …(7) (7)式の範囲の（li）のうち(6)式の（gli）を最小
とする（li）を求める。 前述と同様に先行音素片後端部の２値信号サン
プリングデータ（Xp）と後続音素片前端部の２
値信号のサンプリングデータ（Yp）の類似性が
（gli）により与えられ、この（gli）を最小にする
liを知る事により接続タイミングが決定される。
即ち、先行音素片後端部のＭ個のサンプル列は後
続音素片前端部の先頭から（li−lM）個ずれた部
分から重ね合せるのが最も誤差が少いという事に
なる。(5)式に基づく演算はτ回行なわなければな
らなかつたのに対し、(6)式に基づく演算は(7)式を
満足する範囲で帯域制限された入力アナログ信号
の極性が反転する回数だけで良く、演算回数が少
なくてすむ。換言すればサンプル列（Xp）と
（Yp）のサンプリング間隔を短くする事ができ、
従つて接続誤差を小さくできるので、合成音質を
向上させる事ができる。 以上説明したように演算制御回路１０５は入力
端子１０１に与えられた音声信号がＡ／Ｄ１０３
により変換されたデイジタル値を、クロツク発生
回路１０８の出力である書込みクロツクfwでサ
ンプリングして、前記サンプル列（Xp）と
（Yp）を得る。このサンプル列（Xp）及び
（Yp）を取り込むタイミングは全て、分周回路１
０９の出力（W₁〜Wa）の値により指示される。
又、演算制御回路１０５はクロツク発生回路１０
６の出力である読み出しクロツクを計数し、これ
がＮ個計数された時、読出しカウンタ１０７が初
期値を設定し、次の処理周期に入る。この読出し
カウンタを初期値化する値は、（Xp）と（Yp）
の演算により得られた(k)に（Yp）を取り込んだ
時の分周回路の指示値を加えたものである。 尚、上述の説明においては、RAM１０４の記
憶内容を読み出すアドレスは読出しカウンタより
なるアドレス制御回路１０７により与える構成と
し、この読出しカウンタ１０７を所定値に初期値
化することにより波形の接続タイミングを与えて
いるが、読出しカウンタ１０７の出力に加算（又
は減算）回路を接続し、この加算（又は演算）回
路に所定値を加算（又は減算）することによつて
も同様に動作することは言うまでもない。 このように本発明は、演算制御回路１０５の働
きにより滑らかな接続点の得られる時間軸変換回
路を提供するものであり、従つて従来装置の如き
接続部波形の不連続やピツチ周波数の変動のない
合成音を得ることができる。

【図面の簡単な説明】

第１図は従来の音声合成装置のブロツク・ダイ
ヤグラム、第２図は従来の装置の特性を示す図
面、第３図は本発明の先願の音声合成装置の構成
を示すブロツク・ダイヤグラム、第４図および第
５図は第３図の読出しカウンタ１０７の初期値化
を行う際の要部の構成例を示す回路図、第６図は
第３図の同装置のゲート１１５及び１１７の出力
を説明する為のタイムチヤートを示す図面、第７
図は第３図の同装置の演算制御回路１０５の働き
を説明する為のタイムチヤートを示す図面、第８
図は先行音素片Ｍ個と後続音素片（Ｍ＋ｒ）個の
サンプル列（Xp）と（Yp）の波形図、第９図は
本発明の音声合成装置の要部ブロツク回路図であ
る。 １０１，２０１……信号入力端子、１０２，２
０２……信号出力端子、１０３……アナログ−デ
イジタル変換回路、１０４……ランダムアクセス
メモリ、１０５……演算制御回路、１０６……読
出しクロツクを発生するクロツク回路、１０７…
…アドレス制御回路（読出しカウンタ）、１０８
……書込みクロツクを発生するクロツク回路、１
１０……切り換え回路、１１１……ラツチ回路、
１１２……デイジタル…アナログ変換回路、１１
３……ローパスフイルタ、２０３……帯域フイル
タ、２０４……増幅回路、２０５……ヒシテリシ
ス回路である。

Claims (1)

1. 【特許請求の範囲】 １ アナログ音声波形から抽出された音素片を用
   いて編集合成する音声合成装置に於いて、 (a) アナログ入力信号をデイジタル信号に変換す
   るアナログ・デイジタル変換手段と、 (b) 第１クロツクに従つて該変換手段の出力を記
   憶するデイジタル記憶手段と、 (c) 該デイジタル記憶手段の記憶内容を読み出す
   アドレスを制御するアドレス制御手段と、 (d) 前記アナログ入力信号の基本周波数成分を通
   過させると共に高調波成分を遮断する帯域フイ
   ルタと、 (e) 該帯域フイルタで帯域制限されたアナログ入
   力信号を２値信号に変換する２値信号変換手段
   と、 (f) 該２値信号変換手段により前記アナログ入力
   信号から変換された２値信号の先行音素片の後
   端部近傍と後続音素片の前端部近傍を前記第１
   クロツクに応答してサンプリングし、且該該サ
   ンプリングされた両サンプル列についてサンプ
   ル列を相対的に対応させ乍ら類似度の演算を行
   ない、該類似度の最も高い時点の両サンプル列
   の対応関係に基づき前記アドレス制御手段の値
   を初期値化する演算制御手段と、 (g) 前記デイジタル記憶手段より読み出されたデ
   イジタル信号をアナログ信号に変換してアナロ
   グ音声信号を再生するデイジタル・アナログ変
   換手段とを備え、 前記アドレス制御手段は第２クロツクにより歩
   進され、前記デイジタル記憶手段の記憶内容を読
   み出す番地を指示することを特徴とする音声合成
   装置。 ２ ２値信号変換手段はヒシテリシス回路からな
   り、前記帯域フイルタにより周波数帯域が制限さ
   れたアナログ入力信号の微少変動には応答しない
   ２値信号に前記ヒシテリシス回路にて変換するこ
   とを特徴とする特許請求の範囲第１項記載の音声
   合成装置。