JPH0358523A - エコーキャンセラの試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｉｌ！Ｅ要］ 本発明はエコーキャンセラの機能を試験するエコーキャ
ンセラ試験装置に関し、 規模の小さいエコーキャンセラの試験装置を提供するこ
とをＦ１的とし、 入力信号がアナログ信号であった場合に当該アナログ信
号をディジタル信号に変換するＡ／Ｄ変換器と、入力信
号がアナログ信号であった場合にはＡ／Ｄ変換器の出力
を、入力信号がディジタル信号であった場合には当該デ
ィジタル信号をセレクトするスイッチと、当該スイッチ
の出力を受けて外部設定値に応じてディジタル的に遅延
をさせるディジタル遅延回路と、該ディジタル遅延回路
の出力をアナログ信号に変換するＤ／Ａ変換器と、該Ｄ
／Ａ変換器の出力をアナログ的に減衰させるアナログ減
衰器と、該アナログ減衰器の出力を２方向に分岐させる
スイッチと、前記アナログ減衰器の出力をディジタル信
号に変換するＡ／Ｄ変換器とにより構成され、出力をア
ナログ信号とする場合には、前記スイッチを介して抵抗
減衰器の出力をそのまま出力し、出力をディジタル信号
とする場合には、前記スイッチを介してＡ／Ｄ変換器の
出力をその出力とするように構成する。

［産業上の利用分野］ 本発明はエコーキャンセラの機能を試験するエコーキャ
ンセラ試験装置に関する。

［従来の技術］ 第４図は従来のネットワクシステムの｛，■成概念図で
ある。］はｐＢＸ（＋＋’ｔ内交換機）で、複数佃の電
話機２が接続されている。３はＰＢＸＩと接続され、複
数チャネル信号の多重化と分離を行う特分割多重・分離
装置（ＴＤＭ）である。該ＴＤＭはディジタル同線４を
介して他のＴＤＭ５と接続される。６は該ＴＤＭ５と接
続されるＰＢＸて、複数個の電話機７が接続されている
。

このように構成されたシステムにおいて、｛［意の電話
機２が発呼すると、その信号はＴＤＭ３に入って多重化
され、ディジタル口線４を介してＴＤＭ５に送られる。

ＴＤＭ５は、入力した信号を分離し、ＰＢＸ６に送る。

ＰＢＸ６は、入力した各チャネル毎にｌ」的の電話機７
と接続する。このようにして、電話機２と電話機７が接
続される。

電話機７から電話機２に接続する場合も同様である。

このような交換システムにおいて、ディジタル回線４は
４線、電話機２．７は２線なので４線／２線間の変換を
行う必要がある。この４線／２線変換機能はＰＢＸＩ，
６内に設置される。第５図は４線７２線変換回路の構戊
例を示すブロック図である。受信ライン１０には直列に
トランス１１が接続されており、その２次側が電話機１
２と接続されている。ここで、電話機１２と接続されて
いる線が２線式となっている。この２線の他端には、イ
ンピーダンス整合用のバランス回路１３が接続されてい
る。１４は電話機１２の側の２線と接続されて送信ライ
ンである。

このように構成された回路において、受信した信号は、
受信ライン１０を流れる。この音声電流はトランス１１
のｌ次側を流れ、その２次側に音声信号を伝送する。ト
ランス２次側では、コイルに誘起する信号が音声信号と
して電話機１２に入る。ここで、バランス回路１３と電
話機１２のインピーダンスが等しいならば、受信信号は
送信ライン１４に洩れることはない。しかしながら、現
実的にはバランス回路１３と電話機１２のインピーダン
スが等しくなることはなく、受信した信号は電話機１２
側から図に示すように送信ライン１４に洩れる。この洩
れた信号をエコーといい、発呼者側の電話機で自己の音
声が少しずつ遅れて間こえることになる。

このようなエコーをキャンセルするために、エコーキャ
ンセラが用いられる。このエコーキャンセラは洩れたエ
コーをキャンセルして送信線にエコーが重畳されないよ
うにするものである。このエコーキャンセラは、第４図
のＴＤＭ３，５内１：設けられる。第６図はＴＤＭの内
部構成例を示す図である。ＰＢＸから人ってきた信号は
、ラインセット（ＬＳ）２０に入り、該ラインセ・ント
２０の出力は時間スイッチ２１に人って多重化され、出
力される。出力された多重化信号は、デイジタル回線４
により伝送される。逆にデイジタル同線４から人ってき
た多重化信号は、１時間スイ．ソチ２２に入ってチャネ
ル毎に分離され、ラインセ・ソ１・２３を介してＰＢＸ
に送られる。ここで、２４はラインセット２０．２３間
に設置されたエコーキャンセラで、受信側から送信側に
回り込むエコーをキャンセルするようになっている。

第７図．第８図はエコーキャンセラの試験口路を示す図
である。第７図はアナログ方式のエコーキャンセラの試
験回路を、第８図はディジタル方式のエコーキャンセラ
の試験回路をそれぞれ示している。人力Ｒｌｎはコーデ
ィック３０を介して出力されるが、ここでコーディック
３０の出力にアナログの遅延ｌｉｌ路３１及びアナログ
の減衰器３２よりなる試験装置を接続している。これら
試験装置の出力をコーディック３０に人力してやる。こ
れにより、疑似的にコーディック３０にエコーが流入し
たことになる。このエコーはコーディック３０の出力を
遅延回路３１により遅延させた後、更に続く減衰器３２
により振幅を減衰させてエコーとしてコーディック３０
に与える。

コーディック３０の出力はエコーキャンセラ３３に入る
。該エコーキャンセラ３３には入力信号ＲＩＤがそのま
ま入っており、その内部でエコーをキャンセルするため
の信号としてエコーに印加される。そして、エコーキャ
ンセラ３３の出力Ｓ　６．，をレベルメータで測定する
ことにより、エコーの減衰の度合い（ｄ　Ｂ）を求める
。

第８図の例は、ディジタル方式の試験装置の例を示して
いる。つまり、入力信号Ｒｌ，，をディジタル方式の遅
延同路３４に入れて遅延させた後、減衰器３５に入れて
減衰させる。減衰器３５の出力から疑似的なエコー信号
がエコーキャンセラ３６に入る。該エコーキャンセラ３
６には人力には入力信号Ｒｌｎが入り、疑似エコー信号
にＲｌｆｉを印加してエコーをキャンセルさせる。そし
て、エコーキャンセラ３６の出力Ｓ　ｅｕｌからエコー
キャンセラ３６のエコーの減衰度合いを測定することが
できる。

［発明が解決しようとする課題］ 前述したように、エコーキャンセラの試験装置としては
、遅延回路と減衰器の直列回路で実現される。一般的に
、遅延回路はアナログ方式よりもディジタル方式の方が
実現が容易であり、減衰同路はアナログ方式の方がディ
ジタル方式よりも実現が容易である。アナログ方式によ
り遅延回路を実現する場合には、第９図に示すようなデ
ィレイライン４０を必要とする。このディレイライン４
０には所定距離間隔でタップが出ており、これらタップ
の位置を任意にスイッチ４１で切換えることにより必要
なディレイ時間を設定できるようになっている。この種
のディレイラインは大きな容積を必要とし、試験装置の
規模が大きくなってしまう。

これに対して、遅延回路をディジテル的に実現する場合
には、第１０図，第１１図に示すような回路を川いるこ
とができる。第１０図に示す同路は、ＦＩＦＯメモリを
用いた例であり、第１１図はデュアルボートＲＡＭを用
いた例である。第１０図において、書込みデータがＦＩ
ＦＯメモリ４２に人力されると、クロックにより順次そ
の内部に書込まれる。書込んだデータを読出ず場含は、
以下のとおりである。

カウンタ４３はクロツクをカウントしており、そのカウ
ント出力Ａは比較器４４に入る。一方、比較器４４には
設定値Ｂが入力されており、該比較器４４はＡ≧Ｂにな
ったら“１”に立ち上がる。

この立ち上がりでゲート４５が開き、読出しクロックが
出力される。この読出しクロックにより、順次書込んだ
データが読出しデータとして出力される。ここで、遅延
時間は、比較器４４に！ｊえる設定値を変えることで任
意に設定することができる。即ち、設定値Ｂを大きくす
るほど、遅延侍間は大きくなる。

第１１図において、デュアルボー｝ＲＡＭ４６に書込み
データが人力され、クロックをカウントするカウンタ４
７の出力により順次書込まれる。

一方、減衰器４８にはカウンタ出力Ａと設定値Ｂが勺え
られており、該減衰器４８は（Ａ−Ｂ）の演算を行う。

この減衰器４８の出力が読出しクロックとしてデュアル
ボートＲＡＭ４６に人力され、減衰器４８出力に応じて
遅延した読出しデータが順次出力される。以上、説明し
た第１０図．第１１図いずれの場合もディジタル遅延回
路は簡Ｉｌｌな構成で実現できる。

第１２図はディジタル方式による減衰回路の構成例を示
す図である。入力信号は、非線形／線形変換回路５０に
入って線形信号に変換される。

般に、音声等の伝送信号は第１３図に示すような対数圧
縮特性により圧縮されている。つまり、人力が小さい範
囲は圧縮比を小さくして分解能を大きくし、人力が大き
い範囲では圧縮比を大きくとって分解能を下げ、小さい
音量でも聞き取りやすくしている。このような非線形特
性をもった信号（ＰＣＭコード信号）を非線形／線形変
換四路５０により線形に戻してやっている。

非線形／線形変換回路５０の出力は、ディジタル乗算器
５１の一方の人力に入っている。該ディジタル乗算器５
１の他方の人力には設定値／減衰定数変換回路５２の出
力が入っている。設定値を人力すると、設定値／減衰定
数変換同路５２が設定値に応じた減衰定数に変換し、デ
ィジタル乗算器５１に与える。ディジタル乗算器５１は
、非線形／線形変換同路５０の出力と設定値／減衰定数
変換回路５２の出力とを乗算する。つまり、ディジタル
方式の戚衰川路は、入力信号に１以下の戚衰定数を乗算
することにより、信号を減衰させるという複雑な手順を
とっている。ディジタル乗算器５１の出力は、線形／非
線形変換同路５３に入って再度非線形信号に変換された
後、出力される。

これに対し、アナログ方式の減衰回路は、第１４図に示
すように入力信号を抵抗分圧器４７で分圧するだけで信
号の減衰を行うことができ、［１１１路も極めて簡！１
１である。

前述したように、エコーキャンセラの試験装置をアナロ
グ方式で実現した場合には、遅延川路の規模の大きさが
問題となり、ディジタル方式で実現した場合には減衰同
路の構或の複雑さが問題となっていた。

本発明はこのような課題に鑑みてなされたものであって
、回路規模を小さくすることができるエコーキャンセラ
の試験装置を堤供することをｌ１的としている。

［課題を解決するための手段］ 第１図は本発明の原理ブロック図である。図において、
６０は入力信号がアナログ信号であった場合に当該アナ
ログ信号をディジタル信号に変換するＡ／Ｄ変換器、６
１は入力信号がアナログ信号であった場合にはＡ／Ｄ変
換器６０の出力を、入力信号がディジタル信号であった
場合には当該ディジタル信号をセレクトするスイッチ、
６２は当該スイッチ６１の出力を受けて外部設定値に応
じてディジタル的に遅延をさせるディジタル遅延四路で
ある。

６３はディジタル遅延回路６２の出力をアナログ信号に
変換するＤ／Ａ変換器、６４は該Ｄ／Ａ変換器６３の出
力をアナログ的に減衰させるアナログ減衰器、６５は該
アナログ減衰器６４の出力を２方向に分岐させるスイッ
チ、６６は前記アナログ減衰器６４の出力をディジタル
信号に変換するＡ／Ｄ変換器である。

［作用］ 入力がアナログ信号であった場合には、Ａ／Ｄ変換器６
０により遅延の容易なディジタル信号に変換した後、デ
ィジタル遅延回路６２によりディジタル的に遅延を行い
、この遅延信号をＤ／Ａ変換器６３によりアナログ信号
に変換する。そして、該Ｄ／Ａ変換器６３の出力をアナ
ログ減衰器６４により減衰させた後、アナログ信号とし
て出力する。

人力がディジタルであった場合には、そのままディジタ
ル遅延回路６２に人力して所定の遅延を行い、続＜　Ｄ
／Ａ変換器６３でアナログ信号に変換して減衰の容易な
アナログ減衰器６４で減衰させ、続＜Ａ／Ｄ変換器６６
によりディジタル信号に戻してディジタル信号として出
力する。

このようにして本発明によれば、アナログでは困難な遅
延をディジタルで実現し、ディジタルては困難な減衰を
アナログで実現するというアナログ・ディジタル混合方
式を用いることにより、アナログ，ディジタルいずれの
方式のエコーキャンセラの試験に対しても対応すること
ができる。しかも、回路規模は小さくなり、信頼性の高
い試験システムを実現することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第２図は本発明の一実施例を示ずｆＭ　Ｉ戊ブロック図
である。第１図と同一のものは、同一の符号を付して示
す。図において、６０はＡ／Ｄ変換器としてのＰＣＭコ
ーダ、６３はＤ／Ａ変換器としてのＰＣＭデコーダ、６
６はＡ／Ｄ変換器としてのＰＣＭコーダ、６４はアナロ
グ減衰器としての抵抗減衰器である。ディジタル遅延門
路６２は、ＦＩＦＯメモリ６２ａとこれを制御する制御
口路６２ｂより構成されている。このように構成された
同路の動作を説明すれば、以下のとおりである。

先ず、入力がアナログ信号である場合について説明する
。入力１３号は、ＰＣＭコーダ６０に入ってディジタル
のＰＣＭコード信号に変換される。

この時には、スイッチ６１はＰＣＭコ〜ダ６０側に接続
されており、変換されたＰＣＭ信号はスイッチ６１を介
してＦＩＦＯメモリ６２ａに入る。

一方、制御同路６２ｂは内部クロックからライ１・信号
（書込み信号）を作ってＦＩＦＯメモリ６２ａに与えて
いる。これにより、ＦＩＦＯメモリ６２ａには入カデー
タが順次書込まれる。

一方、制御団路６２ｂには遅延用の設定値が人力されて
いる。該制御目路６２ｂは人力設定値に応じたリード信
号（読出し信号）を作ってＦＩＦＯメモリ６２ａに与え
ている。この桔果、ライ１・信号よりも遅れて出力され
るリード信号により書込まれたデータが読出される。

第３図はディジタル遅延同路の動作説明図である。ＦＩ
ＦＯメモリ６２ａ内には図に示すように書込みポインタ
で指示される番地にデータが書込まれる。図中Ｄ。，Ｄ
ｎ−１＋　・・・Ｉ），−８は書込まれたデータを示し
ている。書込まれたデータは、読出しポインタで指示さ
れる番地から読出しデータとして読出される、この読出
しポインタは常に書込みポインタよりも少なくとも１番
地後を指示する必要がある。

ここで、書込みポインタと読出しポインタの差（深さ）
を制御回路６２ｂにより制御して、遅延時間を調節する
ことができる。例えば、書込み／読出し周波数が８ＫＨ
ｚの時、Ｄ　ｎ−１からデータを読出すとその遅延時間
はＯ．’５ｍｓとなり、Ｄ７−８のところからデータを
読出すとその遅延時間は１．　ｍ　ｓとなる。

ＦＩＦＯメモリ６２ａから読出されたデータはＰＣＭデ
コーダ６３に入ってアナログ信号に変換される。このア
ナログ信号は、抵抗減衰器６４により必要な量だけその
振幅が減衰される。振幅が減衰した信号は、アナログ側
に接続されたスイッチ６５を経てアナログ信号として出
力される。

次に、人力がディジタル信号である場合について説明す
る。この場合には、スイッチ６１はディジタル人力側に
接続されている。ＦＩＦＯメモリ６２ａに入ったディジ
タル信号は、制御回路６２ｂより人力される制御信号に
より設定値に応じて遅延され、ＦＩＦＯメモリ６２ａか
ら読出される。

読出されたデータは、ＰＣＭデコーダ６３によりアナロ
グ信号により変換される。

変換されたアナログ信号は、続く抵抗減衰器６４に入っ
て振幅が減衰される。抵抗減衰器６４は第１４図に示す
ような構成であり、抵抗分圧器のみて構成される。減衰
されたアナログ信号は、ＰＣＭコーダ６６側に接続され
たスイッチ６５を介してＰＣＭコーダ６６に入り、元の
ディジタル信号に変換された後、ディジタル信号として
出力される。このように、本発明によればアナログでは
困難な遅延をディジタルで実現し、ディジタルでは困難
な減衰をアナログで実現することにより、アナログ信号
．ディジタル信号の両方に対応できるエコーキャンセラ
の試験装置を堤供することかできる。

上述の同路において、ＰＣＭコーダ６０，６６は例えば
ＰＣＭコードＬＳＩを川いることができ、更には時分割
で用いることにより、６０と６６を共用することができ
る。また、ＰＣＭデコーダ６３もＬＳＩ化することがで
き、例えばＰＣＭコーダ６０，６６と同一パッケージに
組込むこともできる。

［発明の効果］ 以上、詳細に説明したように、本発明によればアナログ
では困難な遅延をディジタルで実現し、ディジタルでは
困難な減衰をアナログで実現することにより、アナログ
信号，ディジタル信号の両方に対応できるエコーキャン
セラの試験装置を提１１（することができ、装置の規模
も小さくすることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す構戊ブロック図、 第３図はディジタル遅延回路の動作説明図、第４図は従
来のネットワークシステムの？１■成概念図、 第５図は４線／２線変換口路の構成例を示すブロック図
、 第６図はＴＤＭの内部構戊例を示す図、第７図はアナロ
グ方式のエコーキャンセラの試験回路を示す図、 第８図はディジタル方式のエコーキャンセラの試験回路
を示す図、 第９図はアナログ方式による遅延同路を示す図、第１０
図．第１１図はディジタル方式による遅延回路を示す図
、 第１２図はディジタル方式による減衰口路の構成例を示
す図、 第１３図は伝送信号の圧縮特性を示す図、第１４図はア
ナログ方式による減衰同路の構成例を示す図である。

Claims (1)

1. 【特許請求の範囲】 入力信号を受けて所定の遅延と所定の振幅減衰を与えて
   疑似エコー信号を出力してエコーキャンセラに与えるも
   のであって、 入力信号がアナログ信号であった場合に当該アナログ信
   号をディジタル信号に変換するＡ／Ｄ変換器（６０）と
   、 入力信号がアナログ信号であった場合にはＡ／Ｄ変換器
   （６０）の出力を、入力信号がディジタル信号であった
   場合には当該ディジタル信号をセレクトするスイッチ（
   ６１）と、 当該スイッチ（６１）の出力を受けて外部設定値に応じ
   てディジタル的に遅延をさせるディジタル遅延回路（６
   ２）と、 該ディジタル遅延回路（６２）の出力をアナログ信号に
   変換するＤ／Ａ変換器（６３）と、該Ｄ／Ａ変換器（６
   ３）の出力をアナログ的に減衰させるアナログ減衰器（
   ６４）と、 該アナログ減衰器（６４）の出力を２方向に分岐させる
   スイッチ（６５）と、 前記アナログ減衰器（６４）の出力をディジタル信号に
   変換するＡ／Ｄ変換器（６６）とにより構成され、 出力をアナログ信号とする場合には、前記スイッチ（６
   ５）を介して抵抗減衰器（６４）の出力をそのまま出力
   し、出力をディジタル信号とする場合には、前記スイッ
   チ（６５）を介してＡ／Ｄ変換器（６６）の出力をその
   出力とするように構成したエコーキャンセラの試験装置
   。