JPH0359439B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピユータにより発生されるラスタ
ーグラフイツクスの分野に係り、更に詳しくは、
陰極線管（CRT）表示装置により表示されるビ
ヘービア、例えば、カラー（色）の数を減らさず
に必要とするメモリ量を少なくし、かつ、背景ま
たは前景のビヘービアを独立して変更し得る装置
に関する。

〔従来の技術〕

ラスタ走査CRT表示手段はコンピユータのユ
ーザーとユーザーのハードウエア／ソフトウエア
装置とを結ぶ主要な通信手段である。コンピユー
タにより発生されるラスターグラフイツクスのた
めの基本的な表示装置はCRTモニター装置で、
スタンダードなテレビジヨン受像機と密接に関連
する。ラスターグラフイツクスの潜在能力をフル
に活かすためには、かかる表示手段は大規模なラ
ンダムアクセスメモリ（RAM）とデイジタル演
算能力を有する支援装置を必要とする。最近の
LSI回路の開発の結果として、デイジタルメモリ
の価格は大部下がり、今や手の届く値段で、その
ような表示を制御する能力を有するマイクロコン
ピユータを入手することができる。

その結果、ラスターグラフイツクスの開発が盛
んになつてきた。典型的には、CRTの画素（ピ
クセル）のレクタンギユラーアレイ中の各画素に
は個々のアドレスが割当てられ、それら個々のア
ドレスはアレイの中の各画素のＸおよびＹ座標か
らなる。

表示を制御するための情報は、それらの画素に
割当てられた場所（ロケーシヨン）に対応したア
ドレスを有するランダムアクセスメモリ
（RAM）の場所にストアされる。前記のRAMに
ストアされた画素制御のデータ源は、典型的に
は、グラフイツクコントローラ内のマイクロコン
ピユータである。そして、このコントローラは表
示のタイプを決定するのに必要な情報を前記
RAMのアドレス可能なメモリ場所に書き込む。
これは、しばしば、カラールツクアツプメモリに
或るアドレスを含み、その場所にはアレイの各画
素のカラーの輝度を制御するバイナリカラーコン
トロール信号がストアされる。ラスタ走査の水平
および垂直スイープ（掃引）は画素のアドレスを
作るべく量子化される。そして、これらのアドレ
スはコントローラが以前に表示の決定情報、すな
わち、走査に伴つてアドレスされる画素のカラー
と輝度とを書き込んだメモリに与えられる。上述
したように、この情報はカラールツクアツプメモ
リの或るアドレスである。

デイジタルカラーコントロール信号は、ルツク
アツプメモリ内のアドレスされた場所から読み出
される。このデイジタルカラーコントロール信号
はアナログ信号に変換され、走査されるにつれ
て、各画素の輝度とカラーとを制御すべく典型的
なCRTの３つのカラー電子銃に印加される。

かかる装置の表示を制御するための周知の技術
はピクセルメモリと、対応するビヘービアメモリ
とを持つもので、前者のピクセルメモリは、背
景／前景制御ビツトがストアされる各アドレス可
能なメモリ場所に表示の画素イメージを含み、後
者のビヘービアメモリは各画素のカラーまたはビ
ヘービアを規定する。必要なメモリのサイズは画
素数×（背景／前景制御ビツト＋カラービツト数）
に等しい。なお、カラービツト数は典型的には各
画素当り４ビツトである。

カラーグラフイツク装置においては各画素によ
つて表示されるカラーの多様さを低下させずに必
要とするメモリ量を少なくしたいというニーズが
ある。

〔発明の概要〕

本発明は、例えば、４つの制御ビツトと４つの
ビヘービアビツトがアドレス可能な場所にストア
されるランダムアクセスメモリを含む装置を提供
する。そして、前記アドレス可能な場所は４つの
隣り合つた画素からなる組の１つの画素の画素ア
ドレスに対応している。一度に４つの隣接する画
素をアドレスするのは、殆んどの表示、すなわ
ち、主題、バーチヤート、トレンドなどの表示に
おいて、４つのかかる画素が同一の背景または前
景のカラー（色）を有するという事実を利用する
ためである。かくして、必要なメモリサイズは、
各画素当りメモリの５ビツトを必要とする従来の
装置と比較すると、５ビツトビヘービア信号を用
いる装置において各画素当り２ビツトである。

スイープ信号は量子化されて画素アドレスを構
成し、これらの画素アドレスはRAMをアドレス
するのに用いられる。そして、このRAMはアド
レスするのに用いられる４つの画素のうちの１つ
のアドレスを有している。

ピクセルクロツクは、各画素が走査される度に
１個のピクセルクロツクパルスを発生する。メモ
リの各リードサイクル（読出サイクル）中に、
RAMのアドレスされた場所にストアされていた
４つの背景／前景制御ビツトはシフトレジスタに
書き込まれる。このシフトレジスタはピクセルク
ロツクによつて発生される各ピクセルクロツクパ
ルスに対し、１個の制御ビツトを読み出す、つま
り、発生する。前景および背景レジスタ手段が設
けられ、これらのレジスタには各リードサイクル
中、メモリによつて発生される４つのビヘービア
ビツトがストアされる。

ビヘービアビツトのユニークな組、つまり、エ
スケープコントロールの組、即ち、エスケープコ
ードのための検出器はエスケープコードが前景ま
たは背景ビヘービアレジスタに書き込まれるのを
禁止する。

エスケープコード検出器により、或るアドレス
された場所にストアされている４つのビヘービア
ビツトがエスケープコードを形成していることが
検出されると、その都度、次のメモリのリードサ
イクル中に読み出される４つのビヘービアビツト
は背景ビヘービアレジスタにストアされる。エス
ケープコードが検出された直後のビヘービアビツ
トの組だけが背景ビヘービアレジスタに書き込ま
れるということを注目されたい。メモリから読み
出された他のビヘービアビツトの組はすべて前景
ビヘービアレジスタに書き込まれ、このレジスタ
にストアされる。背景／前景制御ビツト（これら
はシフトレジスタから読み出され、かつ、各ピク
セルクロツクパルスにつき、１個の制御ビツトで
あるが）は２：１マルチプレクサに与えられる。
マルチプレクサにはまた前景および背景ビヘービ
アレジスタにストアされた信号が与えられる。シ
フトレジスタから読み出されてマルチプレクサへ
与えられる背景／前景制御ビツトの値によつて、
前景ビヘービアレジスタまたは背景ビヘービアレ
ジスタにストアされたビヘービアビツトと前記制
御ビツトとが５−ビツトのラツチ回路に与えら
れ、カラーインデツクス、すなわち、アドレスを
形成する。カラーインデツクスは次にカラールツ
クアツプメモリに与えられ、カラールツクアツプ
メモリのアドレスされた場所にストアされた例え
ば、カラー信号の８ビツトがデイジタルアナログ
変換器（Ｄ／Ａコンバータ）に与えられて、赤、
緑および青の各カラー制御信号を発生し、これら
の信号はCRTのカラー電子銃に印加される。

従つて、本発明の目的は表示されるビヘービア
の数を減らすことなく、必要とするメモリ量を減
らし得るラスターグラフイツク装置のカラーを制
御する改良された手段を提供することにある。

本発明の他の目的は背景または前景のビヘービ
アを独立に変更し得るラスターグラフイツク装置
のカラーを制御する改良された手段を提供するこ
とにある。

本発明の更に他の目的、特徴ならびに効果は以
下に図面を用いて行う好個な実施例の説明から容
易に明らかとなろう。

〔実施例〕

第１図はラスターグラフイツク装置により表示
されるカラーを制御する装置のブロツク図であ
る。

図示の装置はコンピユータにより発生される、
つまり、制御されるラスターグラフイツク装置に
より表示される映像（イメージ）を制御するため
の装置である。

グラフイツクコントローラ１０はカラールツク
アツプメモリ１６のほかランダムアクセスピクセ
ルメモリ１２およびビヘービアメモリ１４に普通
のカラーCRT１７の各画素の輝度とカラーを制
御するのに用いられるバイナリのデイジタル情報
を書き込む。CRT１７のラスター走査ロジツク
１８は通常の量子化回路を含み、CRT１７のラ
スター走査の水平および垂直スイープ信号をデイ
ジタル化し、CRT１７の表面各画素に対して番
号、すなわち、アドレスを与える。

スタンダードなCRTのラスターの水平線方向
の640個の画素と垂直線方向にある480個の画素か
らなる画素のそれぞれを個別に指定するのには19
−ビツトアドレス、すなわち、Ｘ成分として10ビ
ツト、Ｙ成分として９ビツトからなるアドレスが
必要である。Ｘ成分のアドレスはほぼ長方形のラ
スターの画素の縦座標に対応し、Ｙ成分のアドレ
スは横座標に対応する。

第１図においてカラールツクアツプメモリ１６
のほか、ピクセルメモリ１２およびビヘービアメ
モリ１４はそれぞれ個別のメモリとして示されて
いるが、これらは組合されて単一の普通ランダム
アクセスメモリであつてもよい。ピクセルクロツ
ク２０はラスターの各画素が走査される毎に１個
のクロツクパルスを発生する。ピクセルクロツク
２０の出力は後述するように動作の同期をとるた
め本発明の制御回路に与えられると共にメモリ１
２，１４および１６に与えられる。メモリのサイ
ズを最小化するためならびにより低速なメモリの
使用を可能にするため隣接した画素からなる組、
例えば、水平走査線に並ぶ４つの画素からなる組
に対し、単一のアドレスがメモリアドレスとして
用いられる。

換言すれば、一度に４つの画素をアドレスする
ことにより個々の各画素のアドレスの下位の２ビ
ツトは無視される。更に正確に言えば、それらは
ロジツクゼロとみなされる。ピクセルメモリ１２
はアドレス可能なメモリ場所の各場所に４つの背
景／前景制御ビツトをストアする。そして、これ
らのビツトは対応する画素のカラーが後述するよ
うに背景のカラーであるか前景のカラーであるか
を決定する。メモリ１４の各アドレス可能なメモ
リ場所にストアされる４つのビヘービアビツトは
カラールツクアツプメモリ１６のメモリ場所のア
ドレスの一部を形成する。カラールツクアツプメ
モリ１６の各アドレス可能なメモリ場所にストア
されるものは、バイナリカラーコントロール信号
の８ビツト、すなわち、１バイトである。

このランダムアクセスメモリと特にビヘービア
メモリ１４の各リードサイクル期間においては４
つのビヘービアビツトがビヘービアメモリ１４か
ら読み出されて、エスケープコード検出器２２に
与えられる。そして、この検出器により４つのビ
ヘービアビツトが予め定められた値を有するもの
か否か、つまり、予め定められたビヘービアビツ
トの組（以下において「エスケープコード」と呼
ぶことがある）であるか否か、例えば、４つのビ
ヘービアビツトがすべてロジツク１であるか否か
がチエツクされる。

ビヘービアメモリ１４のアドレスされた場所に
ストアされたビツトがエスケープコードでない場
合には、検出器２２はレジスタイネーブル信号を
発生する。この信号によりレジスタ２４はビヘー
ビアメモリ１４から読み出されたビヘービアビツ
トをストアすることができる。ビヘービアメモリ
１４から読み出された４つのビヘービアビツトが
エスケープコードを構成している場合には、エス
ケープコード検出器はレジスタ２４または、背景
ビヘービアレジスタ２６のいずれもがビヘービア
ビツトの特殊な組、つまり、エスケープコードを
ストアしないように阻止、すなわち、禁止する
が、レジスタイネーブル制御信号を発生する。こ
の信号により、背景ビヘービアレジスタ２６はメ
モリ１４の次のリードサイクル期間にビヘービア
メモリ１４から読み出されたビヘービアビツトの
組をストアすることができる。メモリ１２および
１４の各リードサイクル期間には、背景／前景制
御ビツトがシフトレジスタ２８にストアされる。
シフトレジスタ２８に負荷された制御ビツトは、
各ピクセルクロツクパルスに対し、１個の割合で
シフトレジスタ２８からシフトされる。そして各
制御ビツトは発生するとマルチプレクサ３０に与
えられる。

背景／前景制御ビツトがロジツク１であれば、
マルチプレクサ３０は、前景ビヘービアレジスタ
２４にストアされた４つの信号をカラーインデツ
クスラツチ回路３２に与える。

また、背景／前景制御ビツトがロジツク０であ
れば、マルチプレクサ３０は背景ビヘービアレジ
スタ２６にストアされた４つの信号をカラーイン
デツクスラツチ回路３２に与える。各クロツク期
間にシフトレジスタ２８から読み出された背景／
前景制御ビツトはマルチプレクサ３０からの４つ
のビヘービアビツトと結合されて５−ビツトトの
カラーインデツクス、すなわち、アドレスを形成
する。これらのアドレスはラツチ回路３２にスト
アされ、次に、カラールツクアツプメモリ１６の
アドレスロジツク回路に与えられる。典型的に
は、カラールツクアツプメモリ１６の各アドレス
可能な場所には８ビツト、すなわち、カラーコン
トロール信号がストアされる。これらの信号はメ
モリ１６から読み出されると普通のＤ／Ａコンバ
ータ３４に与えられる。

これらのカラーコントロール信号はＤ／Ａコン
バータ３４により普通のCRT１７の赤、緑、な
らびに青のカラー電子銃の輝度を制御するための
アナログ信号に変換される。

アレイの各画素の走査に同期して、カラールツ
クアツプメモリ１６は走査される画素のための８
−ビツトバイトのカラーコントロール信号を発生
する。そしてこの８−ビツトバイトはＤ／Ａコン
バータ３４に与えられる。Ｄ／Ａコンバータ３４
はその画素のための８ビツトのカラーコントロー
ル信号のうちの６ビツトを３つのアナログ信号に
変換する。これらのアナログ信号はカラーCRT
１７の赤、緑ならびに青の電子ビーム銃の輝度を
制御する。実施例においては各カラーコントロー
ル信号の２ビツトは、第４のＤ／Ａコンバータに
与えられて、そこでこれらの２ビツトはノクロの
アナログ信号に変換され、従来技術で周知のよう
に普通にありふれている装置を用いてラスターデ
イスプレイの永久記録を作るのに用いられる。

通常のラスター走査期間においては、シフトレ
ジスタ２８により発生された背景／前景制御ビツ
トは走査されている画素が前景または背景のカラ
ーを有するものであるか否かを決定する。マルチ
プレクサ３０（これには背景／前景ビツトが与え
られる）はどの組のビヘービアビツトがラツチ回
路３２に与えられるかを決定する。ラツチ回路３
２からの５ビツトはカラールツクアツプメモリ１
６のメモリ場所のアドレスとして用いられる。こ
のメモリ１６には、各画素に対するカラーコント
ロール信号がストアされ、この信号は、各画素が
CRT１７の電子ビームによつて走査されるとき、
各画素が表示するカラーを決定する。

〔本発明の効果〕

上述の説明から明らかなように、本発明による
装置は表示されるカラーの数を減らすことなく、
また、他の変量をほぼ同一に保持したままで、カ
ラーグラフイツク装置の必要なメモリ量を大部減
らしている。

また、本発明は背景と前景のカラーを相互に独
立して変更し得るものである。

【図面の簡単な説明】

第１図はラスターグラフイツク装置により表示
されるカラーを制御するための装置のブロツク図
である。 １０：グラフイツクコントローラ、１２：ピク
セルメモリ、１４：ビヘービアメモリ、１６：カ
ラールツクアツプメモリ、１７：カラーCRT、
１８：ラスター走査ロジツク、２０：ピクセルク
ロツク、２２：エスケープコード検出器、２４：
４−ビツトの前景ビヘービアレジスタ、２６：４
−ビツトの背景ビヘービアレジスタ、２８：４−
ビツトのシフトレジスタ、３０：２：１マルチプ
レクサ、３２：５−ビツトのラツチ回路、３４：
Ｄ／Ａコンバータ。

Claims (1)

1. 【特許請求の範囲】 １ 各ピクセルの走査につき、ピクセル当り１個
   のピクセルクロツクパルスを発生するピクセルク
   ロツク手段と、 上記の各ピクセルのアドレス信号を発生するラ
   スター走査ロジツク手段と、 上記のアドレス信号が与えられ、かつ、各メモ
   リリードサイクルの期間にアドレスされたメモリ
   場所にストアされている“ｎ”（ｎは２以上の整
   数）個の制御ビツトと１組のビヘービアビツトと
   を発生するランダムアクセスメモリであつて、該
   アドレスされたメモリ場所のアドレスは、水平走
   査線の隣り合つた“ｎ”個のピクセルの組の最初
   のピクセルのアドレスであり、上記メモリリード
   サイクルはｎ番目のクロツクパルス毎に発生する
   ランダムアクセスメモリと、 各メモリリードサイクルで上記ランダムアクセ
   スメモリから読み出された“ｎ”個の制御ビツト
   が負荷され、各ピクセルクロツクパルス毎に１個
   の制御ビツトを発生するシフトレジスタ手段と、 各メモリリードサイクルの度に上記ランダムア
   クセスメモリからのビヘービアビツトをストアす
   る第１および第２のビヘービアレジスタ手段と、 各メモリリードサイクルの期間に発生される各
   ビヘービアビツトの組が所定のビヘービアビツト
   の組であるか否かを調べる検出手段と、 上記の検出手段により調べられたビヘービアビ
   ツトの組が、上記所定のビヘービアビツトの組で
   ないときは、上記第１のビヘービアレジスタ手段
   にそのビヘービアビツトの組をストアさせ、上記
   所定のビヘービアビツトの組であるときは、その
   ビヘービアビツトの組を第１および第２のビヘー
   ビアレジスタ手段のいずれにもストアさせず、次
   のメモリリードサイクルの期間にランダムアクセ
   スメモリから読み出されるビヘービアビツトの組
   を第２のビヘービアレジスタ手段にストアさせる
   手段と、 上記シフトレジスタ手段からの各制御ビツトに
   従つて上記第１または第２のビヘービアレジスタ
   手段にストアされたビヘービアビツトを選択する
   手段とを具備し、 上記制御ビツトと上記選択されたビヘービアレ
   ジスタ手段からのビヘービアビツトの組とにより
   カラー制御メモリのアドレスを形成することを特
   徴とするラスターグラフイツク装置により表示さ
   れるカラーを制御するための装置。 ２ 特許請求の範囲第１項の記載において、 ｎ＝４であり、 第１のビヘービアレジスタ手段は、前景ビヘー
   ビアレジスタ手段であり、 第２のビヘービアレジスタ手段は、背景ビヘー
   ビアレジスタ手段であり、 検出手段は、エスケープコード検出手段である
   ことを特徴とするラスターグラフイツク装置によ
   り表示されるカラーを制御するための装置。 ３ 特許請求の範囲第１項の記載において、 ｎ＝４ であることを特徴とするラスターグラフイツク装
   置により表示されるカラーを制御するための装
   置。 ４ 特許請求の範囲第１項の記載において、 第１のビヘービアレジスタ手段は、前景のカラ
   ー信号を発生するカラー制御メモリのアドレスの
   一部を保持し、 第２のビヘービアレジスタ手段は、背景のカラ
   ー信号を発生する上記カラー制御メモリのアドレ
   スの一部を保持することを特徴とするラスターグ
   ラフイツク装置により表示されるカラーを制御す
   るための装置。