JPH0359734U - - Google Patents
Info
- Publication number
- JPH0359734U JPH0359734U JP12122889U JP12122889U JPH0359734U JP H0359734 U JPH0359734 U JP H0359734U JP 12122889 U JP12122889 U JP 12122889U JP 12122889 U JP12122889 U JP 12122889U JP H0359734 U JPH0359734 U JP H0359734U
- Authority
- JP
- Japan
- Prior art keywords
- majority
- input terminals
- odd
- input
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Description
第１図は、この考案の一実施例である基本回路
素子の回路図である。第２図は、従来の基本回路
のプリント基板とＩＣと配線との構成による図で
ある。 ２１，２２，２３……入力端子、２４，２５，
２６……バツフア回路、２７，２８，２９……２
入力ＡＮＤ回路、３０……３入力ＯＲ回路、３１
……出力端子。
素子の回路図である。第２図は、従来の基本回路
のプリント基板とＩＣと配線との構成による図で
ある。 ２１，２２，２３……入力端子、２４，２５，
２６……バツフア回路、２７，２８，２９……２
入力ＡＮＤ回路、３０……３入力ＯＲ回路、３１
……出力端子。
Claims (1)
- 奇数個の入力端子を装備し、その入力端子に、
２値化（０，１）された信号ラインと、各々接続
すると、入力端子の２値化信号を多数決して、出
力することを特徴とする奇数入力多数決出力ロジ
ツクＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12122889U JPH0359734U (ja) | 1989-10-16 | 1989-10-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12122889U JPH0359734U (ja) | 1989-10-16 | 1989-10-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0359734U true JPH0359734U (ja) | 1991-06-12 |
Family
ID=31669268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12122889U Pending JPH0359734U (ja) | 1989-10-16 | 1989-10-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0359734U (ja) |
-
1989
- 1989-10-16 JP JP12122889U patent/JPH0359734U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0359734U (ja) | ||
| JPS6032735U (ja) | タイマ | |
| JPS62175336U (ja) | ||
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPH01133601U (ja) | ||
| JPS58176432U (ja) | 信号切換回路 | |
| JPH01178633U (ja) | ||
| JPS59104248U (ja) | 伝達冗長回路 | |
| JPS63119266U (ja) | ||
| JPH0161731U (ja) | ||
| JPS60110898U (ja) | ブザ−駆動回路 | |
| JPH02138467U (ja) | ||
| JPH0277753U (ja) | ||
| JPS59115650U (ja) | 論理アレイ集積回路 | |
| JPS59121917U (ja) | 利得調整回路 | |
| JPS63101876U (ja) | ||
| JPS585122U (ja) | キ−識別回路 | |
| JPS63107052U (ja) | ||
| JPH02131791U (ja) | ||
| JPS59152527U (ja) | スイツチ装置 | |
| JPS59104189U (ja) | 表示装置 | |
| JPS6451284U (ja) | ||
| JPS59182797U (ja) | 警報回路 | |
| JPS60163850U (ja) | 送受信装置 | |
| JPS60111599U (ja) | デコ−ダ回路 |