JPH0359882A - ライン駆動回路 - Google Patents
ライン駆動回路Info
- Publication number
- JPH0359882A JPH0359882A JP1194802A JP19480289A JPH0359882A JP H0359882 A JPH0359882 A JP H0359882A JP 1194802 A JP1194802 A JP 1194802A JP 19480289 A JP19480289 A JP 19480289A JP H0359882 A JPH0359882 A JP H0359882A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- base
- diode
- bipolar transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はライン駆動（ドライバー）回路に係わり、特に
高負荷の配線を高速に駆動するＢ１−ＣＭＯＳ型のライ
ンドライバー回路に関する。
高負荷の配線を高速に駆動するＢ１−ＣＭＯＳ型のライ
ンドライバー回路に関する。
［従来の技術］
従来、この種のラインドライバー回路としては第４図に
示したように最終段にエミッタフォロワー型の回路４０
１を置きドライブ能力を上げている。例えばエミッタフ
ォロワ４０１を成すすバイポーラトランジスタのベース
にＣＭＯＳのインバータ回路４０２の出力が入力されて
いる場合には、ベースの人力電位の低電位はグランドレ
ベル（ＯＶ）で、高電位は電源レベルＶＣＣ（ＴＴＬ素
子では５Ｖ）となる。ＣＭＯＳインバータ４０２の人力
が低レベル（Ｏｖ）の時はインバータを成すＰ−ＭＯＳ
４０３がオンし、インバータの出力を高レベル（５ｖ）
に持ち上げようとする。Ｐ −ＭＯＳ４０を流れる電流
はバイポーラトランジスタ４０５０ベースへと流れ込み
、そのβ（バイポーラトランジスタのエミッタ接地電流
増幅率）倍の電流でラインの電位が電源電位ＶＤＤ（５
Ｖ）からバイポーラトランジスタのエミッタ・ベースの
順方向電位ＶＦ（約Ｏ，ＳＶ）落ちた電位（ＶＤＤ−Ｖ
Ｆ）に上がるまで上昇する。一方ＣＭＯＳインバータ４
０２の人力が高レベル（５Ｖ）の時はインバータ４０２
を成すＮ−ＭＯ５４０４がオンし、バイポーラ４０５の
ベース電位を下げ、バイポーラ４０５をオフ状態にする
。ラインの電位はエミッタフォロワーの電流源として人
っているＮ−ＭＯ３４０４が電流を流すことによって最
終的にはグランドレベルまで下がっていく。
示したように最終段にエミッタフォロワー型の回路４０
１を置きドライブ能力を上げている。例えばエミッタフ
ォロワ４０１を成すすバイポーラトランジスタのベース
にＣＭＯＳのインバータ回路４０２の出力が入力されて
いる場合には、ベースの人力電位の低電位はグランドレ
ベル（ＯＶ）で、高電位は電源レベルＶＣＣ（ＴＴＬ素
子では５Ｖ）となる。ＣＭＯＳインバータ４０２の人力
が低レベル（Ｏｖ）の時はインバータを成すＰ−ＭＯＳ
４０３がオンし、インバータの出力を高レベル（５ｖ）
に持ち上げようとする。Ｐ −ＭＯＳ４０を流れる電流
はバイポーラトランジスタ４０５０ベースへと流れ込み
、そのβ（バイポーラトランジスタのエミッタ接地電流
増幅率）倍の電流でラインの電位が電源電位ＶＤＤ（５
Ｖ）からバイポーラトランジスタのエミッタ・ベースの
順方向電位ＶＦ（約Ｏ，ＳＶ）落ちた電位（ＶＤＤ−Ｖ
Ｆ）に上がるまで上昇する。一方ＣＭＯＳインバータ４
０２の人力が高レベル（５Ｖ）の時はインバータ４０２
を成すＮ−ＭＯ５４０４がオンし、バイポーラ４０５の
ベース電位を下げ、バイポーラ４０５をオフ状態にする
。ラインの電位はエミッタフォロワーの電流源として人
っているＮ−ＭＯ３４０４が電流を流すことによって最
終的にはグランドレベルまで下がっていく。
［発明が解決しようとする問題点コ
上述した従来のラインドライバー回路では、ライン４１
０の電位はグランドレベル（ＯＶ）と電源電位ＶＤＤか
らエミッタベースの順方向電圧ＶＦ（〜０．８ｖ）を引
いた約４．２Ｖのレベル間を振れることになる。これは
例えばラインにＣという寄生容量が付いていた場合約Ｔ
＝ΔＶＸＣ／Ｉ （ΔＶニライン振幅、Ｉ：駆動電流）
＝４．２ＸＣ／Ｉの遅延をもたらす。従ってこのライン
の大きな振幅は、ドライバー回路の高速化の障害となっ
ている。一方、従来回路のままで駆動電流を太きくして
高速化を計ろうとするとＡＣパワーが増え、高集積化が
困難となる。バイポーラ４０５に入力するＣＭＯ５のイ
ンバータ４０２の出力が立ち上がる際、インバータのＰ
−ＭＯＳ ４０３が出力レベルが電源電位に近づいて
くると電流を充分供給できず、第３図に示すように波形
がなまってきて応答が遅くなる（ＴＢ２）という問題も
ある。
０の電位はグランドレベル（ＯＶ）と電源電位ＶＤＤか
らエミッタベースの順方向電圧ＶＦ（〜０．８ｖ）を引
いた約４．２Ｖのレベル間を振れることになる。これは
例えばラインにＣという寄生容量が付いていた場合約Ｔ
＝ΔＶＸＣ／Ｉ （ΔＶニライン振幅、Ｉ：駆動電流）
＝４．２ＸＣ／Ｉの遅延をもたらす。従ってこのライン
の大きな振幅は、ドライバー回路の高速化の障害となっ
ている。一方、従来回路のままで駆動電流を太きくして
高速化を計ろうとするとＡＣパワーが増え、高集積化が
困難となる。バイポーラ４０５に入力するＣＭＯ５のイ
ンバータ４０２の出力が立ち上がる際、インバータのＰ
−ＭＯＳ ４０３が出力レベルが電源電位に近づいて
くると電流を充分供給できず、第３図に示すように波形
がなまってきて応答が遅くなる（ＴＢ２）という問題も
ある。
［問題点を解決するための手段］
本発明の要旨は、バイポーラ型トランジスタと電界効果
型トランジスタとで構成されたライン駆動回路において
、出力が高電位と低電位との間で切り替わる論理回路と
、該論理回路の出力の供給されるエミッタフォロワー型
バイポーラトランジスタと、上記バイポーラトランジス
タのベースと最高電位より低い固定電位源との間に接続
されたダイオードとを含むことである。
型トランジスタとで構成されたライン駆動回路において
、出力が高電位と低電位との間で切り替わる論理回路と
、該論理回路の出力の供給されるエミッタフォロワー型
バイポーラトランジスタと、上記バイポーラトランジス
タのベースと最高電位より低い固定電位源との間に接続
されたダイオードとを含むことである。
［発明の作用コ
上記構成によると、ダイオードがバイポーラトランジス
タのベース電位を固定電圧源の電位とダイオードの順方
向電圧との和に固定し、被駆動ラインは該軸よりバイポ
ーラトランジスタのエミッタベース順方向電位だけ低い
価にクランプされる。
タのベース電位を固定電圧源の電位とダイオードの順方
向電圧との和に固定し、被駆動ラインは該軸よりバイポ
ーラトランジスタのエミッタベース順方向電位だけ低い
価にクランプされる。
［実施例コ
次に、本発明の実施例について図面を参煕して説明する
。
。
第１図は本発明をメモリーのワード線ドライバーに適用
した一実施例を示す回路図である。Ｎ。
した一実施例を示す回路図である。Ｎ。
ＲあるいはＮＡＮＤとインバータ１０１によるデコーダ
（ここではインバータのみを示す）の出力がエミッタフ
ォロワ１０２のバイポーラトランジスタ１０３０ベース
に入る。一方、このベースには低電位側をＶＲＩの電位
でクランプされたダイオード１０４の高電位側が接続さ
れている。
（ここではインバータのみを示す）の出力がエミッタフ
ォロワ１０２のバイポーラトランジスタ１０３０ベース
に入る。一方、このベースには低電位側をＶＲＩの電位
でクランプされたダイオード１０４の高電位側が接続さ
れている。
インバータの人力が低レベル（ＯＶ）の場合、つまりワ
ード線１０６を立ち上げる場合には、インバータ１０１
のＰ−ＭＯ５Ｉ０７がバイポーラ１０３のベース電位を
引き上げて行くが、ベース電位がＶＲＩとダイオード１
０４の順方向電位ＶＦＤを合わせた電位（ＶＲＩ＋ＶＦ
Ｄ）になるとＰＭＯ３１０７は主にダイオード１０４側
に電流を供給することになり、バイポーラ１０３０ベー
ス電位はＶＲ１＋ＶＦＤになる。
ード線１０６を立ち上げる場合には、インバータ１０１
のＰ−ＭＯ５Ｉ０７がバイポーラ１０３のベース電位を
引き上げて行くが、ベース電位がＶＲＩとダイオード１
０４の順方向電位ＶＦＤを合わせた電位（ＶＲＩ＋ＶＦ
Ｄ）になるとＰＭＯ３１０７は主にダイオード１０４側
に電流を供給することになり、バイポーラ１０３０ベー
ス電位はＶＲ１＋ＶＦＤになる。
従って、ワード線１０６の高電位は、ＶＲ１＋ＶＦＤ−
Ｖ Ｆ”； Ｖ Ｒｌにクランプされ、従来回路に比べ
高電位を低くすることができる。このことによって第３
図に示した例（ＶＲ１＝３Ｖ）のように、従来（ＴＢ２
）に比へ本回路の立ち上がり時間（ＴＡ）は、同じ駆動
電流のもとでは、短くなる。また、この立ち上がり時間
の減少はＡＣパワーの低減をもたらす。一方、この例の
ようにメモリーに適用した場合、ワード線の高電位を幾
らか下げてもメモリセルのトランスファゲートのトラン
ジスタのｇｍを上げることによってメモリーセル自体の
動作に支障はないものと考えられる。
Ｖ Ｆ”； Ｖ Ｒｌにクランプされ、従来回路に比べ
高電位を低くすることができる。このことによって第３
図に示した例（ＶＲ１＝３Ｖ）のように、従来（ＴＢ２
）に比へ本回路の立ち上がり時間（ＴＡ）は、同じ駆動
電流のもとでは、短くなる。また、この立ち上がり時間
の減少はＡＣパワーの低減をもたらす。一方、この例の
ようにメモリーに適用した場合、ワード線の高電位を幾
らか下げてもメモリセルのトランスファゲートのトラン
ジスタのｇｍを上げることによってメモリーセル自体の
動作に支障はないものと考えられる。
第２図は本発明の第２実施例を示す回路図である。ドラ
イバーの最終段の回路として単なるエミッタフォロワー
回路に替え、ラインが高電位の時、貫通電流が流れない
ようにバイポーラトランジスタを２段積んだＢ１−ＣＭ
ＯＳドライバー２０１を用いた回路に本発明を適用した
ものである。第１実施例と同様、ドライバーのバイポー
ラトランジスタ２０３のベースには低電位側がＶＲＩに
クランプされたダイオード２０４の高電位側が接続され
ているので、ラインの高電位が約ＶＲＩにクランプされ
る。下側のバイポーラトランジスタのベース電位を決め
るＮ−ＭＯＳ２０Ｂのゲート電圧もＶＲＩとなるが、Ｎ
−ＭＯＳ２０６を充分オンテきる電圧に設立しておけば
、下側のバイポーラ２０３は完全にオフとなり貫通電流
は流れない。
イバーの最終段の回路として単なるエミッタフォロワー
回路に替え、ラインが高電位の時、貫通電流が流れない
ようにバイポーラトランジスタを２段積んだＢ１−ＣＭ
ＯＳドライバー２０１を用いた回路に本発明を適用した
ものである。第１実施例と同様、ドライバーのバイポー
ラトランジスタ２０３のベースには低電位側がＶＲＩに
クランプされたダイオード２０４の高電位側が接続され
ているので、ラインの高電位が約ＶＲＩにクランプされ
る。下側のバイポーラトランジスタのベース電位を決め
るＮ−ＭＯＳ２０Ｂのゲート電圧もＶＲＩとなるが、Ｎ
−ＭＯＳ２０６を充分オンテきる電圧に設立しておけば
、下側のバイポーラ２０３は完全にオフとなり貫通電流
は流れない。
またここで、ラインの出力はＮＡＮＤ回路２１０につな
がっているが、ＮＡＮＤ回路２１０のＰＭＯ９２１１，
２１２のソース電位にラインが高レベル（ＶＲＩ）の時
にＰＭＯ５２１１，２１２がオンしないような電圧ＶＲ
２を与えておくことによって受側のＮＡＮＤ回路２１０
の貫通電流を防ぐことができる。
がっているが、ＮＡＮＤ回路２１０のＰＭＯ９２１１，
２１２のソース電位にラインが高レベル（ＶＲＩ）の時
にＰＭＯ５２１１，２１２がオンしないような電圧ＶＲ
２を与えておくことによって受側のＮＡＮＤ回路２１０
の貫通電流を防ぐことができる。
［発明の効果コ
以上説明したように本発明のラインドライバー回路はエ
ミッタフォロワーを成すバイポーラの電位をダイオード
を介し最高電位の電源電圧より低い電位にクランプする
ことにより、駆動線の高電位を従来より下げ、ＣＭＯＳ
インバータ特有のライン立ち上がり時の波形のなまりを
無くし、高負荷配線を低ＡＣパワーで、高速で駆動する
ことができる。本発明をより規模の大きな素子に適用す
ることで高速で高集積な素子が得られる。
ミッタフォロワーを成すバイポーラの電位をダイオード
を介し最高電位の電源電圧より低い電位にクランプする
ことにより、駆動線の高電位を従来より下げ、ＣＭＯＳ
インバータ特有のライン立ち上がり時の波形のなまりを
無くし、高負荷配線を低ＡＣパワーで、高速で駆動する
ことができる。本発明をより規模の大きな素子に適用す
ることで高速で高集積な素子が得られる。
第１図は本発明の第１実施例を示す回路図、第２図は本
発明の第２実施例を示す回路図、第３図は本発明と従来
回路の波形を示すグラフ、第４図は従来例を示す回路図
である。 １０１．２０２◆・・◆・インバータ、１０２・◆・◆
・◆・・・エミッタフォロワー１０３．２０３・・・・
バイポーラトランジスタ、１０４．２０４・・・・ダイ
オード、 １０６・ ・ ・ ・ ・ ・・ ・ワード線、１０７
．２１１゜ ２１２・・・・・・・・ＰＭＯ３型Ｏ３ンジスタ、１０
８．２０６−−−−ＮＭＯ５型トランジスタ、２０１◆
・◆◆・・◆Ｂ１−ＣＭＯＳドライバー２１０・・・・
・ ・・ＮＡＮＤ回路。
発明の第２実施例を示す回路図、第３図は本発明と従来
回路の波形を示すグラフ、第４図は従来例を示す回路図
である。 １０１．２０２◆・・◆・インバータ、１０２・◆・◆
・◆・・・エミッタフォロワー１０３．２０３・・・・
バイポーラトランジスタ、１０４．２０４・・・・ダイ
オード、 １０６・ ・ ・ ・ ・ ・・ ・ワード線、１０７
．２１１゜ ２１２・・・・・・・・ＰＭＯ３型Ｏ３ンジスタ、１０
８．２０６−−−−ＮＭＯ５型トランジスタ、２０１◆
・◆◆・・◆Ｂ１−ＣＭＯＳドライバー２１０・・・・
・ ・・ＮＡＮＤ回路。
Claims (1)
- 【特許請求の範囲】 バイポーラ型トランジスタと電界効果型トランジスタと
で構成されたライン駆動回路において、出力が高電位と
低電位との間で切り替わる論理回路と、 該論理回路の出力の供給されるエミッタフォロワー型バ
イポーラトランジスタと、 上記バイポーラトランジスタのベースと最高電位より低
い固定電位源との間に接続されたダイオードとを含むこ
とを特徴とするライン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194802A JP2910066B2 (ja) | 1989-07-27 | 1989-07-27 | ライン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1194802A JP2910066B2 (ja) | 1989-07-27 | 1989-07-27 | ライン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0359882A true JPH0359882A (ja) | 1991-03-14 |
| JP2910066B2 JP2910066B2 (ja) | 1999-06-23 |
Family
ID=16330504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1194802A Expired - Fee Related JP2910066B2 (ja) | 1989-07-27 | 1989-07-27 | ライン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910066B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757476A (ja) * | 1993-08-12 | 1995-03-03 | Nec Corp | 半導体メモリ集積回路 |
-
1989
- 1989-07-27 JP JP1194802A patent/JP2910066B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0757476A (ja) * | 1993-08-12 | 1995-03-03 | Nec Corp | 半導体メモリ集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910066B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866304A (en) | BICMOS NAND gate | |
| JP3044351B2 (ja) | 出力バッファ | |
| CN100511248C (zh) | 具有动态背栅极偏置的自举二极管仿真器 | |
| KR100341702B1 (ko) | 반브리지구동회로 | |
| JPH1022810A (ja) | 低電圧技術による高い電圧の振れを出力するバッファ | |
| JPH04229714A (ja) | バッファを有する集積回路 | |
| JPH0917181A (ja) | 半導体メモリ装置の定電圧発生回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| US5010256A (en) | Gate output driver using slew-rate control | |
| JP3227946B2 (ja) | レベル変換回路 | |
| JPH11501181A (ja) | クロック式高電圧スイッチ | |
| US5148048A (en) | CMOS output circuit having controlled slope | |
| US5166551A (en) | High speed output circuit without fluctuation for semiconductor integrated circuits | |
| US6724664B2 (en) | Low-amplitude driver circuit | |
| JP3315286B2 (ja) | パルス倍電圧回路 | |
| JPH0359882A (ja) | ライン駆動回路 | |
| JP2997476B2 (ja) | ＢｉＣＭＯＳによるドライバ回路 | |
| JPH07231252A (ja) | レベルシフト回路 | |
| EP0678969B1 (en) | BiMOS semiconductor integrated circuit having boosted voltage line | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| JPH0514169A (ja) | バツフア回路 | |
| JPS60142618A (ja) | 入力バツフア回路 | |
| JP2753560B2 (ja) | 出力バッファ回路 | |
| JP2864559B2 (ja) | ＢｉＣＭＯＳ論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |