JPH0360210B2 - - Google Patents

Info

Publication number
JPH0360210B2
JPH0360210B2 JP2637284A JP2637284A JPH0360210B2 JP H0360210 B2 JPH0360210 B2 JP H0360210B2 JP 2637284 A JP2637284 A JP 2637284A JP 2637284 A JP2637284 A JP 2637284A JP H0360210 B2 JPH0360210 B2 JP H0360210B2
Authority
JP
Japan
Prior art keywords
symbol
metric
signal
predetermined
weighting coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2637284A
Other languages
English (en)
Other versions
JPS60171834A (ja
Inventor
Toshitsune Hotsuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2637284A priority Critical patent/JPS60171834A/ja
Priority to US06/700,512 priority patent/US4686673A/en
Priority to EP85101558A priority patent/EP0152108B1/en
Priority to DE8585101558T priority patent/DE3577954D1/de
Priority to CA000474262A priority patent/CA1226082A/en
Priority to AU38704/85A priority patent/AU574026B2/en
Publication of JPS60171834A publication Critical patent/JPS60171834A/ja
Publication of JPH0360210B2 publication Critical patent/JPH0360210B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/204Multiple access
    • H04B7/2046SS-TDMA, TDMA satellite switching
    • H04B7/2048Frame structure, synchronisation or frame acquisition in SS-TDMA systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Radio Relay Systems (AREA)

Description

【発明の詳細な説明】
本発明は同期バースト送信位相制御方式に関
し、特に通信衛星を介して、SDMA/TDMA
(空間分割多元接続/時間分割多元接続)方式に
よる通信を行う、複数の地球局間のTDMAフレ
ームを確立し、維持するための同期バースト送信
位相制御方式に関する。 最近、大容量の通信衛星を用いて、複数の地球
局間において形成される衛星通信方式の一つとし
て、SDMA/SS−TDMA方式が、衛星通信方式
の奨来需要に適応するものとして強く期待されて
いる。第1図に示されるのは、このSDMA/SS
−TDMA方式のシステム概念図で、通信衛星内
の関連主要部と、これに対応する。一例として、
4スポツト領域の地球局との相対関係を示してい
る。なお、説明の便宜上、第1図においては、通
信衛星の角スポツト・ビームに対応する地球上の
スポツト領域に、それぞれ1地球局のみを設定し
ているが、このことは、本発明の説明上、その一
般性に何らの障害をも与えるものではない。 第1図において、通信衛星側においては、搭載
受信機1、搭載送信機2、マトリクス・スイツチ
回路2、マトリクス・スイツチ制御回路4および
スポツト・ビーム・アンテナ5−1〜4を備えて
おり、地球側においては、4スポツト領域A,
B,CおよびDに対応する地球局6−1〜4を備
えている。 今、スポツト領域Aにおける地球局6−1が、
このSDMA/SS−TDMA方式における所定の基
準局であるものとする。所定のTDMAフレーム
が確立され、正常の運用状態にある時には、各ス
ポツト領域A,B,CおよびD内の地球局6−1
〜4から送信される通信用の電波は、それぞれ対
応するスポツト・ビーム・アンテナ5−1〜4に
より受信され、それぞれ搭載受信機1により周波
数変換されてマトリクス・スイツチ回路3に入力
される。これらの受信信号は、マトリクス・スイ
ツチ制御回路4により、スイツチ切替制御される
マトリクス・スイツチ回路3を経由して、搭載送
信機2に入力され、所定の送信電力に増幅された
後、それぞれ対応するスポツト・ビーム・アンテ
ナ5−1〜4によるスポツト・ビーム7−1〜4
を介して、対応するスポツト領域A,B,Cおよ
びDに送出される。 この場合、一例として、第2図に示されるよう
なTDMAフレームに対応して、例えば第3図に
示されるような接続モード,,および
を、アツプ・リンクおよびダウン・リンクのそれ
ぞれに対して設定しておき、通信回線の切替制御
を周期的に時分割制御する方式が用いられる。な
お、第2図に示されるTDMAフレームの一例は、
通信衛星側と基準局側との間の時間同期をとるた
めのタイム・スロツトを形成する同期ウインドウ
105と、参加地球局6−1〜4の所定の局間を
接続するためのタイム・スロツトを形成するデー
タ・ウインドウ106,107,108および1
09より構成されている。また、第3図におい
て、SBAとして示される略記号は、スポツト・
ビーム・アンテナを意味しており、従つて、
SBA(1)、SBA(2)、SBA(3)およびSBA(4)は、それ
ぞれ、第1図におけるスポツト・ビーム・アンテ
ナ5−1,2,3および4に対応している。第3
図に示される接続モードの一例においては、接続
モード,,およびに対応して、通信衛星
を介して時分割にて形成される各スポツト領域間
の通信回線は下記のとおりである。 ……A→A、B→B、C→C、D→D ……A→B、B→C、C→D、D→A ……A→C、B→D、C→A、D→B ……A→D、B→A、C→B、D→C すなわち、第2図のTDMAフレームにおける
各タイム・スロツトをベースとして、上記四つの
接続モードを介して、スポツト領域A,B,Cお
よびD間には、通信衛星を媒体とする、前記
SDMA/SS−TDMA方式が形成される。 上述のように、SDMA/SS−TDMA方式を形
成するための前提条件としては、前記TDMAフ
レームを確立し、且つ維持することが必須要件で
ある。従来から行われているTDMA方式による
衛星通信方式の場合には、参加地球局の内の一局
又は数局が基準局となり、この基準局内に備えら
れる基準時間信号に従つて、基準バースト信号を
TDMAフレームに対応する周期を基準として送
信し、この基準バースト信号を通信衛星を介して
前記参加各局にて受信することにより、TDMA
方式としてのタイム・スロツト基準を確立してい
る。しかし、SDMA/SS−TDMA方式の場合に
は、所定の接続モードによるマトリクス・スイツ
チ回路3の切替制御は、マトリクス・スイツチ制
御回路4に内蔵されている基準時間信号に同期し
て行われているため、先ず前記基準局において、
自局の時間基準を、通信衛星内のマトリクス・ス
イツチ制御回路4の基準時間信号に同期する形で
生成する必要がある。言うまでもなく、通信衛星
と基準局との間の距離は、通信衛星として静止衛
星を用いる場合においても、時間的にゆるやかに
変動しており、従つて、前述の同期をとるという
ことは、基準局において、自局の時間基準に従つ
て送信される信号が、通信衛星内の時間基準に対
して常に同期状態にあるように、通信衛星内の時
間基準を参照して、基準局自体の時間基準を常時
制御調整することを意味している。この対応策と
して、SDMA/SS−TDMA方式における
TDMAフレームを確立し、維持するための手段
として、同期バースト送信位相制御方式が考えら
れている。 第4図に示されるのは、前記同期バースト送信
位相制御方式における関連要部のみを示す概念的
システム・ブロツク図である。第4図において、
地球上の基準局には、同期バースト発生手段8、
変調送信系9、受信復調系10、位相誤差検出手
段11およびメトリツク・パターン位相制御手段
12が備えられており、通信衛星13の内部に
は、等価ゲート手段14が備えられている。ま
た、図において、アツプ・リンクおよびダウン・
リンクに対応する伝ぱん路に対して、それぞれ等
価遅延線路15および16が示されている。 第4図において、同期バースト発生手段8から
は、基準局内の基準時間信号をベースとして生成
される、所定の同期バースト信号が出力され、変
調送信系9および等価遅延線15を経由して、等
価ゲート手段14に入力される。等価ゲート手段
14においては、通信衛星内の基準時間信号をベ
ースとして生成されて入力される同期ウインドウ
により、前記同期バースト信号にゲートがかけら
れ、等価遅延線路16を経由して基準局に返送さ
れる。同期バースト信号は、一例として第5図a
に示されるように、通常よく用いられるPSK
(Phase Shift Keying)変調方式等を搬送波に対
する変調方式として適用する場合に対応して、同
期バースト信号の前縁部には、受信側における搬
送波抽出用として作用する無変調の搬送波部分
(Continuous Wave:CWと略記)と、クロツ
ク・パルス抽出用として作用する所定の符号時系
列信号(Bit Tining Recovery:BTRと略記)
により変調されている部分とより成るプレアンブ
ルを備えており、次いで、所定の同期信号
(Vnique Word:UWと略記)により変調されて
いる部分と、通信衛星内の時間基準に対する時間
位相誤差計測用として用いられる、所定の符号時
系列信号より成るメトリツク・パターン
(Metric Pattern:METRICと略記)とによる変
調部分が続いている。 前記同期バースト送信位相制御方式が正常な動
作状態にある場合には、前述のように、等価遅延
伝送路16を経由して所定の基準局に返送されて
くる同期バースト信号は、第5図bに示される、
通信衛星内の時間基準をベースとして生成される
同期ウインドウの後縁部100を境界として、前
記メトリツク・パターンの後半部をゲート・オフ
された形で受信復調系10に入力される。この同
期バースト信号は、受信復調系10において、2
相または4相、もしくは多相のPSK位相復調作
用を介して復調され、第5図cに実線にて示され
る、ユニーク・ワード(UW)と、後半部を時間
位置102においてゲート・オフされたメトリツ
ク・パターン(METRIC)とにより形成される
同期バースト信号が生成されて、位相誤差検出手
段11に送られる。位相誤差検出手段11におい
ては、第5図bにおける同期ウインドウの後縁部
100と、この後縁部100に対応する、第5図
cに示される同期バースト信号のメトリツク・パ
ターン(METRIC)の、ゲート・オフされた後
縁部の時間位置102を検出して、メトリツク・
パターン(METRIC)の中心時間位置に設定さ
れる基準時間位置との時間差異を抽出し、同期バ
ースト送信位相制御方式における位相誤差信号と
して出力する。この位相誤差信号は、メトリツ
ク・パターン位相制御手段12を介して同期バー
スト発生手段8に送られ、同期バースト発生手段
8において生成される同期バースト信号の位相を
制制する。以後の動作については、既に前述した
とおりで、第4図に示される閉ループにより形成
される同期バースト送信位相制御方式により、位
相誤差検出手段11から出力される前記位相誤差
信号が零となるように、同期バースト信号の位相
が制御調整されて、通信衛星内の同期ウインドウ
に同期したTDMAフレームが確立され、且つ維
持される。なお、同期バースト発生手段8におけ
る位相制御方法としては、例えば電圧制御発振器
を用いてもよく、または、分周器を用いることも
考えられる。 上述の同期バースト送信位相制御方式の具体的
な内容については、文献R.A.RAPUANO、N.
SHIMASAKI、“SYNCHRONIZATION OF
EARTH STATIONS TO SATELLITE−
SWITCHED SEQU−ENCES、”AIAA 4TH
COMMUNICATIONS SATE−LLITE
SYSTEMS CONFENCE、APRIL 1972.に詳記
されているが、前記計測用のメトリツク・パター
ン(METRIC)におけるゲート・オフ後縁部の
時間位置102を検出する場合には、アツプ・リ
ンクおよびダウン・リンクを含む伝送系における
信号対雑音比および同期ウインドウ後縁部100
(第5図bにおける波形特性等に起因する誤差要
因により、検出されるメトリツク・パターン
(METRIC)後縁部の時間位置に、不確定な時間
領域を生じる。この対策として、従来提案されて
いる手段としては、2相位相変調方式を用いる場
合に、受信復調されて出力されるメトリツク・パ
ターン(METRIC)について、各構成ビツトご
とに、原メトリツク・パターン(METRIC)の
対応構成ビツトとの比較照合をとり、各メトリツ
ク・ビツトの一致・不一致を複数の測定回数に対
応して検出し、これらの測定回数にわたる検出デ
ータの多数決論理により、前記メトリツク・パタ
ーン(METRIC)後縁部の時間位置を決定して、
同期バースト送信位相制御方式における、位相誤
差検出手段の機能向上を計つている。 しかしながら、上記の従来の同期バースト送信
位相制御方式においては、受信復調された計測用
のメトリツク・パターン(METRIC)を、直接
ハードウエア構成の論理装置により処理する方法
を採用しているため、処理方式上の柔軟性に乏し
く、また、4相以上の多相のPSK変調方式を用
いるSDMA/SS−TDMA方式には適用すること
ができないという欠点がある。 本発明の目的は上記の欠点を除去し、所定のタ
イム・スロツトにおいて受信復調され入力される
メトリツク・パターンを一時的に格納する記憶手
段と前記メトリツク・パターンと所定の基準メト
リツク・パターンとの比較照合に対応して、各測
定回ごとに各シンボルの重み係数値を抽出する手
段と、前記重み係数値の測定回数にわたる積算値
に対する、シンボルごとのしきい値判定信号を抽
出する手段と、これらのしきい値判定信号を参照
して位相誤差信号を生成する手段等を介して、伝
送特性および同期ウインドウの被形特性等に十分
対応し得る柔軟な処理方法を備え、且つ多相
PSK変調方式に対しても適用可能な同期バース
ト送信位相制御方式を提供することにある。 本発明の同期バースト送信位相制御方式は、ア
ツプ・リンクとダウン・リンクに対応する複数の
スポツト・ビームを備え、前記アツプ・リンクと
ダウン・リンクとの間の回線接続を、所定の接続
モードを介して切替制御する機能を有する通信衛
星と、この通信衛星を介して時分割多元接続方式
による通信を行う複数の地球局とにより形成され
るSDMA/SS−TDMA(Space Division
Multiple Access/Satellite Switching Time
Division Multiple Access)方式による衛星通信
回線において、複数の異なるスポツト領域に対応
する地球局間のTDMAフレームを確立し、且つ
維持することを目的として、前記通信衛星に対
し、前記SDMA/SS−TDMA方式による衛星通
信回線の運用管制機能を有する衛星通信基準局か
ら、前記TDMAフレームに対応する周期を基準
として送出される同期バースト信号に対応して前
記通信衛星において受信され、当該通信衛星内の
基準時間をベースとして生成される同期ウインド
ウと呼称される特定のゲート信号によりゲート・
オフされて、前記衛星通信基準局に返送されてく
る当該同期バースト信号を受信入力し、前記衛星
通信基準局内において、前記同期バースト信号の
一部を構成する所定のメトリツク・パターンを、
n(1より大きい整数)計測回数分格納するメト
リツク・パターン記憶手段と、前記メトリツク・
パターン記憶手段から読出されるメトリツク・パ
ターンを、シンボルごとに所定の基準メトリツ
ク・パターンと比較照合し、この比較照合結果に
対応してシンボルごとに所定の重み係数値を抽出
するシンボル重み付け手段と、前記重み係数値
を、シンボルごとに、n回積分する重み係数積算
手段と、前記重み係数積算手段によるシンボルご
との積算値を、所定の基準レベル値と比較照合す
ることにより、それぞれ、シンボルごとに、受信
スレツシホールドレベルに関連する所定のK(1
より大きい整数)値識別値を抽出する、シンボル
しきい値判定手段と、前記シンボルごとのK値識
別値を参照して、前記同期ウインドウによりゲー
ト・パスされる時間領域のメトリツク・パターン
のシンボル長を計測し、所定の基準シンボル長と
の比較照合により抽出されるシンボル長変位量に
対応して位相誤差信号を生成するシンボル・タイ
ミング判定手段と、を位相誤差検出手段として備
えて構成される。 以下、本発明について図面を参照して詳細に説
明する。 第6図は、本発明に適用される時間位相誤差検
出手段の一実施例の要部を示すブロツク図であ
る。第6図に示されるように、本発明に適用され
る時間位相誤差検出手段は、シフト・レジスタ
(p)17と、シフト・レジスタ(Q)18と、
UW検出回路19と、タイミング信号発生回路2
0と、ANDゲート21と、メモリ(p)22お
よびメモリ(Q)23より成るメトリツク・パタ
ーン記憶手段29と、基準メトリツク・パターン
発生回路24および重み付け回路25−1〜mよ
り成るメトリツク・パターン重み付け手段30
と、積算回路26−1〜mより成る重み係数積算
手段31と、しきい値判定回路27−1〜mより
成るシンボルしきい値判定手段32と、シンボ
ル・タイミング判定回路28とを備えている。な
お、この位相誤差検出信号は、搬送波に対する変
調方式としては、4相PSKを適用する場合に対
応しており、また、図において、mとして示され
るのは、メトリツク・パターンを形成するシンボ
ル数を表わしており、一般に1より大きい整数値
である。 第6図において、端子51および52からは、
受信復調系より送られてくる、PおよびQの各チ
ヤネルに対応する同期バースト信号が入力され
て、それぞれシフト・レジスタ(p)17および
UW検出回路19と、シフト・レジスタ(Q)1
8およびUW検出回路19とに送られる。シフ
ト・レジスタ(p)17およびシフト・レジスタ
(Q)18においては、前記各チヤネルの同期バ
ースト信号におけるメトリツク・パターン
(METRIC)が、一時的に蓄積される。また、
UW検出回路19においては、端子53から入力
される基準クロツク信号を介して端子51および
52から入力される前記P、Q両チヤネルの同期
バースト信号は、第5図に示されるユニーク・ワ
ード(UW)が、それぞれ検出され、UW検出信
号が出力されて、タイミング信号発生回路20に
送出される。タイミング信号発生回路20におい
ては、前記UW検出信号と端子53から入力され
る所定の基準クロツク信号とを入力して、所定の
第1のタイミング信号を生成してANDゲート2
1に出力する。なお、タイミング信号発生回路2
0からは、同様にして第2、第3および第4のタ
イミング信号が、それぞれ、積算回路26−1〜
m、しきい値判定回路27−1〜mおよびシンボ
ル・タイミング判定回路28に送出されるととも
に、所定のアドレス信号と、書込み/読出し制御
信号とが、それぞれメモリ(p)22およびメモ
リ(Q)23に送られている。 ANDゲート21においては、端子53から入
力される前記基準クロツク信号と、タイミング信
号発生回路20から送られてくる前記第1のタイ
ミング信号とを入力して、第1のタイミング信号
に対応する基準クロツク信号を出力して、シフ
ト・レジスタ(p)17およびシフト・レジスタ
(Q)18に送る。シフト・レジスタ(p)17
およびシフト・レジスタ(Q)18においては、
端子51および52から入力され、一時的に蓄積
されている前記PおよびQのチヤネルのメトリツ
ク・パターン(METRIC)が、前記基準クロツ
ク信号を介して順次出力され、それぞれメモリ
(p)22およびメモリ(Q)23に送られる。
メモリ(p)22およびメモリ(Q)23におい
ては、タイミング信号発生回路20から送られて
くる、前記アドレス信号および書込み制御信号を
介して、それぞれ、所定のアドレスに、Pおよび
Qの各チヤネルのメトリツク・パターン
(METRIC)を所定のn回数分格納する。この後
メモリ(p)22およびメモリ(Q)23のそれ
ぞれの所定のアドレスに格納された所定のn回数
分のメトリツク・パターン(METRIC)は、タ
イミング信号発生回路20から入力される、前記
アドレス信号および読出し制御信号を介して、並
列信号の形で順次読出され、シンボルごとに、そ
れぞれ重み付け回路25−1〜mに送られる。こ
の場合、メトリツク・パターン(METRIC)の
シンボル数をmと想定しているため、重みづけ回
路はm個必要となる。また、重み付け回路25−
1〜mに接続されてゆく積算回路26−1〜m、
およびしきい値判定回路27−1〜mについても
同様m個を必要とする。 重みづけ回路25−1〜mにおいては、タイミ
ング信号発生回路20から出力される読出し制御
信号を介して、メモリ(p)およびメモリ(Q)
23から読出される、それぞれのチヤネルのメト
リツク・パターン(METRIC)の並列出力を、
1ビツトずつシンボルの形で入力するとともに、
基準メトリツク・パターン発生回路24から出力
される、所定の基準メトリツク・パターン
(METRIC)を入力して、両者のメトリツク・パ
ターン(METRIC)を1シンボルごとに比較照
合し、この比較照合結果に対応して所定の重み係
数値を設定抽出して、それぞれ対応する積算回路 26−1〜mに送出する。この重み係数値は、例
えば下記のように設定される。 今、メモリ(p)22および(Q)23から読
出される、i番目の測定時における、メトリツ
ク・パターン(METRIC)のj番目のビツトに
対応するシンボルをaij,bijとし、aijおよびbijの、
前記基準メトリツク・パターン(METRIC)と
の比較照合後におけるシンボルを(ijij)と
する。この場合、ijijとにおける、1または
0の出現率に応じて、下表のように重み付け係数
値α0,α1,α2およびα3が設定される。
【表】 一例として、上表のように示される重み係数値
α0,α1,α2およびα3は、前記シンボル(aij,bij
に対応して、それぞれ積算回路26−1〜mに送
られ、タイミング信号発生回路20から入力され
る制御信号を介して、各シンボルごとに、測定回
数にわたり加算される。測定回数nである場合に
は、n回分の重み係数値が加算されることにな
る。一般に、積算回路26−1〜mから出力され
る重み係数加算値は、上記の例の場合には、次式
で表わされる。oi=1 αk{(ai,j、bi,j)}(k=0〜3) i=1、2、……、n j=1、2、……、m しきい値判定回路27−1〜mにおいては、積
算回路26−1〜mから、それぞれ各シンボルご
とに出力される重み係数加算値を入力して、タイ
ミング信号発生回路20から入力される制御信号
を介して、所定の基準レベル値との比較照合によ
り、例えば3値識別値を、それぞれのしきい値判
定回路27−1〜mから出力する。第5図cにお
ける、メトリツク・パターン(METRIC)の時
間位置103および104は、しきい値判定回路
27−1〜mの出力が3値識別値である場合の、
メトリツク・パターン(METRIC)上の時間位
置と3値識別値との対応関係の一例を示している
が、第5図cのメトリツク・パターンにおける領
域を次のように3分割する。 [1]〜[L]番目のシンボル…領域 [L+1]〜[L+p]番目のシンボル…領域 [L+p+1]〜[m]番目のシンボル…領域 (pは正整数) また、一例として、重みづけ係数値αk(k=0
〜3)を次のように設定する。 *ijが比較照合において一致…ij→0 *ijが比較照合において不一致…ij→1 *ijが比較照合において一致…ij→0 *ijが比較照合において不一致…ij→1 そして、更に、前記ijijの出現率に対応する
重みづけ係数値αkを示す表に対応して、 *ijij=0の場合…α0=0 *ij=0、ij=1の場合…α1=1 *ij=1、ij=0の場合…α2=2 *ijij=1の場合…α3=3 とする。 この場合、第5図bに示される同期ウインドウ
により、第5図cに示されるメトリツク・パター
ンの内、前記領域における各シンボルは、共に
ゲートオフされることなく、対応する同期バース
ト信号が衛星通信基準局において受信されるが、
受信誤りがない場合には、比較照合においてシン
ボルが一致するため、ijij=0、即ち、α0=0
となる。また、領域における各シンボルは、共
にゲートオフされて受信されないため、受信誤り
がない場合には、比較照合においてシンボルが不
一致となるため、ijij=1、即ちα3=3とな
る。同様に、領域における各シンボルの場合に
は、第5図cに示されるメトリツク・パターンに
おいて、時間位置102より左側に位置するシン
ボルはゲートオフされずに受信されるため、ij
bij=0、即ちα0=0となり、時間位置102より
右側に位置するシンボルはゲートオフされて受信
されないため、ijij=1、即ち、α3=3とな
る。 このことから、重みづけ係数値αkのn回測定回
数分の加算値は、上記各重みづけ係数値のn倍で
あるから、各シンボルの重みづけ加算値Σαkは、
次式にて表わされる。 領域…Σαk=0 領域…Σαk=0〜3n 領域…Σαk=3n なお、上記の説明においては、雑音が無視でき
る程に小さい場合について、αk=0、3としてい
るが、一般に、無線通信回線においては、その伝
送路において介在する雑音を無視することができ
るとは限らないため、実際には、一部においてαk
=1、2となることもあり得る。即ち、重みづけ
係数値として、αk=0〜3まで取り得ることにな
るため、3値識別基準レベルをL1およびL2とす
ると、L1とL2としては、下記の範囲の値を選択
すればよい。 0≦L1<L2≦3n 勿論、L1=0、L2=3nにおいても、上記不等
式が成立することは明らかである。 従つて、3値識別値メトリツク・パターンとの
対応関係としては、 Σαk1<L1 →[1]〜[L]番目のシンボル…領域 L1≦Σαk<L2 →[L+1]〜[L+p]番目のシンボル…領
域 L2≦Σαk →[L+p+1]〜[m]番目のシンボル…領
域 と判定すればよいことになる。なお、このことを
一般式にて表わすと、次式が成立する。oi=1 αk{(ai,j、bi,j)}(k=0〜3) <L1 (j=1、2、……l) L1oi=1 αk{(ai,j、bi,j)}(k=0〜3) <L2 (j=l+1、l+2、……、l+p) L2oi=1 αk{(ai,j、bi,j)}(k=0〜3) (j=l+p+1、l+p+2、……m) すなわち、第5図cにおける時間位置103お
よび、104は、上式を参照して明かなように、
メトリツク・パターン(METRIC)におけるl
番目のシンボルと(l+1)番目のシンボルとの
境界位置および、(l+p)番目のシンボルと
(l+p+1)番目のシンボルとの境界位置に対
応している。 上述のように、各シンボルごとに、それぞれ対
応するしきい値判定回路27−1〜mから出力さ
れるm個の3値識別値は、シンボル・タイミング
判定回路28に入力されて、これらのm個の2値
識別値を参照する演算処理により、メトリツク・
パターン(METRIC)における、同期ウインド
ウによりゲート・オフされた時間位置(第5図c
における102)を検出し、第5図cにおける時
間位置101と102とに対応するシンボル長を
計測して、所定の基準シンボル長との時間変位値
を抽出し、この時間変位値に相当する誤差電圧
を、同期バースト送信位相制御方式における位相
誤差電圧として出力する。この位相誤差電圧が、
第4図に示されるメトリツク・パターン位相制御
手段12に送られて、同期バースト発生手段8に
おいて生成される同期バースト信号の位相を制御
調整し、前記位相誤差電圧が零となるように同期
バースト送信位相制御方式が作動して、メトリツ
ク・パターン(METRIC)の基準シンボル長に
対応する時間位置が、常時同期ウインドウのゲー
ト・オフ後縁部の時間位置102(第5図b参
照)に追従する形で、同期バースト信号の送信位
相が所定の位相に保持され、SDMA/SS−
TDMA方式におけるTDMAフレームが確立さ
れ、且つ維持されることは前述のとおりである。 第7図a,b,c,d,eおよびfは、それぞ
れ、同期バースト信号、メトリツク・パターンの
論理処理過程、第1のタイミング信号、第2のタ
イミング信号、第3のタイミング信号、および第
4のタイミング信号を示すタイミング・チヤート
図の一例である。なお、第7図bにおける論理処
理の処理過程を示すタイミング・チヤートにおい
て、〜として示される論理処理は、下記の処
理内容を示している。 …メモリに対する書込み処理 …メモリからのメトリツク・パターンの読出し
処理 …比較照合および重みづけ処理 …演算処理 …しきい値判定処理 …シンボル・タイミング判定処理 第7図cに示される第1のタイミング信号は、
第7図aに示される同期バースト信号に含まれる
UW信号を基準として、タイミング発生回路20
において生成され、AND回路21に入力される
が、これは、第7図aに示される前記同期バース
ト信号に含まれるメトリツク・パターンの、メモ
リ22および23に対する書込みのタイミングに
対応している(第7図b−参照)。 第7図dに示される第2のタイミング信号は、
第1のタイミング信号に基づいて書込まれたメト
リツク・パターンの読出し処理と、比較照合およ
び重みづけ処理後のタイミングにおいて生成され
るタイミング信号で、次の演算処理のスタート・
タイミングに対応しており、この第2のタイミン
グ信号を基準として、次の演算処理が開始される
(第7図b−//参照)。 上記の第1および第2のタイミング信号を介し
て行われるメトリツク・パターンの読出し処理、
比較照合および重みづけ処理、および加算処理等
を含む論理処理動作が、測定回数n回分繰返され
て、各シンボルごとに、演算回路26においてn
回加算される。 第7図eに示される第3のタイミング信号は、
n測定回数分の積算処理後のタイミングで生成さ
れるタイミング信号で、次のしきい値判定処理ス
タート、タイミングに対応しており、この第3の
タイミング信号を基準として、次のしきい値判定
処理が実行される(第7図b−参照)。 第7図fに示される第4のタイミング信号は、
前記第3のタイミング信号によるしきい値判定後
に生成されるタイミング信号で、次のシンボル・
タイミング判定のスタート・タイミングに対応し
ており、この第4のタイミング信号を基準とし
て、シンボル・タイミング判定処理が行われる
(第7図b−参照)。 以上、第7図a,b,c,d,eおよびfを参
照して、実施例の動作説明を敷延したように、本
発明においては、メトリツク・パターンを一旦メ
モリに格納した後に、順次第7図bに示されるよ
うに、メモリに対する書込み処理、メモリからの
メトリツク・パターンの読出し処理、比較照合お
よび重みづけ処理、演算処理、しきい値判定処
理、およびシンボル・タイミング判定処理等の論
理処理が実行される。 なお、上記の説明においては、一例として、メ
トリツク・パターンの読出しから演算までの論理
処理を、同期バースト信号が到来する度ごとに、
毎回実行する場合についての説明を行つたが、勿
論、一旦、n回分を全てメモリに格納しておき、
改めて、一度にn回分の積算処理をまとめて実行
することも可能である。 なお、上記の説明においては、変調方式とし
て、4相のPSK変調方式を用いるSDMA/SS−
TDMA方式に本発明を適用する場合につき説明
したが、一般的には4相以上の多相PSK変調方
式等を用いる場合においても、本発明を有効に適
用できることは言うまでもない。 また、本発明はメトリツクパタンを一坦メモリ
に蓄積した後順次論理処理を行なうため、メトリ
ツクパタンを読出して処理する過程はTDMAフ
レーム、TDMAのシンボルレートとは独立に処
理する事がてき、この部分の処理はマイクロプロ
セツサの速度でも十分処理する事ができる。 本発明にマイクロプロセツサを応用した場合に
は、前述のm個の重みづけ回路、m個のしきい値
判定回路シンボルタイミング判定回路全てを1ケ
のマイクロプロセツサを用い、ソフトウエアで実
現する事もできる。 以上詳細に説明したように、本発明は
SDMA/SS−TDMA方式による衛生通信方式に
適用されて、通信衛星を経由する伝送路における
伝送特性および同期ウインドウの波形特性等によ
る、メトリツク・パターン変位量計測時の不確定
性に起因する位相誤差検出特性劣化を著しく改善
することができるとともに、搬送波に対する変調
方式として、多相のPSK変調方式等を用いる前
記SDMA/SS−TDMA方式に対しても有効に適
用できるという効果がある。 またメトリツクパタンを一坦メモリに蓄積した
後処理する事により、簡単にマイクロプロセツサ
を応用する事ができるため、装置を小形化する事
ができ、パラメータの変更も経済的に行えるとい
う効果がある。
【図面の簡単な説明】
第1図はSDMA/SS−TDMA方式のシステム
概念図、第2図はTDMAフレームの一例を示す
図、第3図は接続モードの一例を示す図、第4図
は同期バースト送信位相制御方式の概念的システ
ム・ブロツク図、第5図a,bおよびcは、それ
ぞれ送信的のメトリツク・パターン、同期ウイン
ドウおよび受信復調時のメトリツク・パターンの
波形概念図、第6図は本発明に適用される位相誤
差検出手段の一実施例の要部を示すブロツク図、
第7図a,b,c,d,eおよびfは、それぞ
れ、同期バースト信号、メトリツク・パターンの
論値処理過程、第1、第2、第3および第4のタ
イミング信号を示すタイミング・チヤート図であ
る。図において、 1……搭載受信機、2……搭載送信機、3……
マトリクス・スイツチ回路、4……マトリクス・
スイツチ回路制御回搬、5−1〜4……スポツ
ト・ビーム・アンテナ、6−1〜4……地球局、
7−1〜4……スポツト・ビーム、8……同期バ
ースト発生手段、9……変調送信系、10……受
信復調系、11……位相誤差検出手段、12……
メトリツク・パターン位相制御手段、13……通
信衛星、14……等価ゲート手段、15,16…
…等価遅延線路、17……シフト・レジスタ
(p)、18……シフト・レジスタ(Q)、19…
…UW検出回路、20……タイミング信号発生回
路、21……ANDゲート、22……メモリ
(p)、23……メモリ(Q)、24……基準メト
リツク・パターン発生回路、25−1〜m……重
み付け回路、26−1〜m……積算回路、27−
1〜m……しきい値判定回路、28……シンボ
ル・タイミング判定回路、29……メトリツク・
パターン記憶手段、30……メトリツク・パター
ン重み付け手段、31……重み係数積算手段、3
2……シンボルしきい値判定手段。

Claims (1)

  1. 【特許請求の範囲】 1 アツプ・リンクとダウン・リンクに対応する
    複数のスポツト・ビームを備え、前記アツプ・リ
    ングとダウン・リングとの間の回線接続を、所定
    の接続モードを介して切替制御する機能を有する
    通信衛星と、この通信衛星を介して時分割多元接
    続方式による通信を行う複数の地球局とにより形
    成されるSDMA/SS−TDMA(Space Division
    Multiple Access/Satellite Switching Time
    Division Multiple Access)方式による衛星通信
    回線において、 複数の異なるスポツト領域に対応する地球局間
    のTDMAフレームを確立し、且つ維持すること
    を目的として、前記通信衛星に対し、前記
    SDMA/SS−TDMA方式による衛星通信回線の
    運用管制機能を有する衛星通信基準局から、前記
    TDMAフレームに対応する周期を基準として送
    出される同期バースト信号に対応して前記通信衛
    星において受信され、当該通信衛星内の基準時間
    をベースとして生成される同期ウインドウと呼称
    される特定のゲート信号によりゲート・オフされ
    て、前記衛星通信基準局に返送されてくる当該同
    期バースト信号を受信入力し、前記衛星通信基準
    局内において、前記同期バースト信号の一部を構
    成する所定のメトリツク・パターンを、n(1よ
    り大きい整数)計測回数分格納するメトリツク・
    パターン記憶手段と、前記メトリツク・パターン
    記憶手段から読出されるメトリツク・パターン
    を、シンボルごとに所定の基準メトリツク・パタ
    ーンと比較照合し、この比較照合結果に対応して
    シンボルごとに所定の重み係数値を抽出するシン
    ボル重み付け手段と、前記重み係数値を、シンボ
    ルごとに、n回積分する重み係数積算手段と、 前記重み係数積算手段によるシンボルごとの積
    算値を、所定の基準レベル値と比較照合すること
    により、それぞれ、シンボルごとに、受信スレツ
    シホールドレベルに関連する所定のK(1より大
    きい整数)値識別値を抽出する、シンボルしきい
    値判定手段と、 前記シンボルごとのK値識別値を参照して、前
    記同期ウインドウによりゲート・パスされる時間
    領域のメトリツク・パターンのシンボル長を計測
    し、所定の基準シンボル長との比較照合により抽
    出されるシンボル長変位量に対応して位相誤差信
    号を生成するシンボル・タイミング判定手段と、
    を位相誤差検出手段として備えることを特徴とす
    る同期バースト送信位相制御方式。
JP2637284A 1984-02-15 1984-02-15 同期バ−スト送信位相制御方式 Granted JPS60171834A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2637284A JPS60171834A (ja) 1984-02-15 1984-02-15 同期バ−スト送信位相制御方式
US06/700,512 US4686673A (en) 1984-02-15 1985-02-11 Synchronizing burst transmission phase control system
EP85101558A EP0152108B1 (en) 1984-02-15 1985-02-13 Synchronizing burst transmission phase control system
DE8585101558T DE3577954D1 (de) 1984-02-15 1985-02-13 System zum steuerung der sendephase eines synchronisationsbursts.
CA000474262A CA1226082A (en) 1984-02-15 1985-02-14 Synchronizing burst transmission phase control system
AU38704/85A AU574026B2 (en) 1984-02-15 1985-02-14 Synchronizing burst transmission phase control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2637284A JPS60171834A (ja) 1984-02-15 1984-02-15 同期バ−スト送信位相制御方式

Publications (2)

Publication Number Publication Date
JPS60171834A JPS60171834A (ja) 1985-09-05
JPH0360210B2 true JPH0360210B2 (ja) 1991-09-13

Family

ID=12191676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2637284A Granted JPS60171834A (ja) 1984-02-15 1984-02-15 同期バ−スト送信位相制御方式

Country Status (1)

Country Link
JP (1) JPS60171834A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005053212A (ja) 2003-07-18 2005-03-03 Seiko Epson Corp 液体収容体
US7452062B2 (en) 2003-07-18 2008-11-18 Seiko Epson Corporation Liquid container with structure for controlling leaked liquid
US7758172B2 (en) 2003-07-18 2010-07-20 Seiko Epson Corporation Injection apparatus and a valve device provided in a passage

Also Published As

Publication number Publication date
JPS60171834A (ja) 1985-09-05

Similar Documents

Publication Publication Date Title
US4686673A (en) Synchronizing burst transmission phase control system
US4532635A (en) System and method employing two hop spread spectrum signal transmissions between small earth stations via a satellite and a large earth station and structure and method for synchronizing such transmissions
US5012491A (en) Preamable detection circuit for digital communications system
US4052670A (en) Space diversity system in pcm-tdma telecommunication system using stationary communication satellite
US4914676A (en) Cross polarization interference canceller
US5692015A (en) Coherent detector and a coherent detection method for a digital communication receiver
JP4016373B2 (ja) 周波数オフセットを評価する方法、及び装置
US4290140A (en) Combined coherent frequency and phase shift keying modulation system
US4339817A (en) Clock recovery circuit for burst communications systems
US6493360B1 (en) Reception synchronization circuit, receiver using the same, and digital communication system
US4262356A (en) Method and system for synchronizing a TDMA communication network comprising a satellite equipped with several directional beam antennas transmitting signals at various frequencies
US6249518B1 (en) TDMA single antenna co-channel interference cancellation
GB2286949A (en) A unique word recognition system
US4587661A (en) Apparatus for synchronizing spread spectrum transmissions from small earth stations used for satellite transmission
JPS61120538A (ja) 多方向多重通信装置
US5412694A (en) Data demodulator
JPH052022B2 (ja)
JPH0360210B2 (ja)
HK1002134B (en) Digital demodulator for pi/4 - qpsk signals
EP0789466B1 (en) Frequency error measuring apparatus and radio apparatus
US5541966A (en) System and circuit for estimating the carrier frequency of a PSK numeric signal
US6912248B1 (en) Equalizer circuit and equalizing
JPH0360211B2 (ja)
Yang et al. BiLSTM-Based Frame Synchronization for Overlapped S-AIS Signals: A Learning-Empowered Approach
JP3041320B2 (ja) Ss−tdma基準局装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees