JPH036030A - Field-effect type semiconductor device - Google Patents
Field-effect type semiconductor deviceInfo
- Publication number
- JPH036030A JPH036030A JP14157989A JP14157989A JPH036030A JP H036030 A JPH036030 A JP H036030A JP 14157989 A JP14157989 A JP 14157989A JP 14157989 A JP14157989 A JP 14157989A JP H036030 A JPH036030 A JP H036030A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- undoped
- undoped gaas
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電界効果型半導体装置に関し、特にヘテロ接合
電界効果型トランジスタの構造に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a field effect semiconductor device, and particularly to the structure of a heterojunction field effect transistor.
(従来の技術)
第2図に、従来のへテロ接合電界効果型トランジスタ(
以下では、r)(EMTjと称す)の断面図を示す。こ
のHEMTでは、半絶縁性基板1上に、二次元電子ガス
層が形成される不純物がドープされていないGaAs
(i−GaAs)層2、キャリア供給層となるn型不純
物がドープされたAlGaAs層3、及び電極との間に
良好なオーミック接合を与えるためのn型GaAs層4
がエピタキシャル成長により形成されているo n型G
aAs層4上にはソース電極5及びドレイン電極6が、
AlGaAs層3上にはゲート電極7が形成されている
。(Prior art) Figure 2 shows a conventional heterojunction field effect transistor (
Below, a cross-sectional view of r) (referred to as EMTj) is shown. In this HEMT, undoped GaAs is used to form a two-dimensional electron gas layer on a semi-insulating substrate 1.
(i-GaAs) layer 2, an n-type impurity-doped AlGaAs layer 3 serving as a carrier supply layer, and an n-type GaAs layer 4 for providing good ohmic contact with the electrode.
is formed by epitaxial growth.
A source electrode 5 and a drain electrode 6 are provided on the aAs layer 4.
A gate electrode 7 is formed on the AlGaAs layer 3.
このようなHEMTでは、ゲート長が短く(例えば、0
.3μm程度以下)なると、ソース・ドレイン間の電界
が強くなり、チャネル層である1−G a A s 屓
2 内の電子の一部がホ21−キャリアとなり、半絶縁
性基板1側に漏洩するようになる。In such HEMTs, the gate length is short (for example, 0
.. (approximately 3 μm or less), the electric field between the source and drain becomes strong, and some of the electrons in the channel layer 1-GaAs layer2 become carriers and leak to the semi-insulating substrate 1 side. It becomes like this.
その結果生じた電流はゲートバイアスによっては制御す
ることができないため、遮断不良を招来することになる
。即ち、充分なゲートバイアスを印加しても、ソース・
ドレイン間の電流が完全には遮断されない。このような
現象は短チャネル効果と呼ばれている。The resulting current cannot be controlled by gate bias, leading to failure. In other words, even if sufficient gate bias is applied, the source
The current between the drains is not completely cut off. Such a phenomenon is called short channel effect.
短チヤネル効果を抑制するために、半絶縁性基板1とi
−G a A s 石2との間に、p型の不純物がド
ープされたGaAs層や、AlGaAs層を挿入する構
造が提案されている。In order to suppress the short channel effect, semi-insulating substrate 1 and i
-GaAs A structure in which a GaAs layer doped with a p-type impurity or an AlGaAs layer is inserted between the stone 2 and the stone 2 has been proposed.
しかし、p型のGaAs層を挿入した構造では、寄生容
量が増加するという問題が生ずる。他方、AI GaA
s層を挿入した構造では、AIGaAS層上に存在する
1−GaAs層2の結晶性が低下し、−特性が劣化する
という問題が生じる。However, in a structure in which a p-type GaAs layer is inserted, a problem arises in that parasitic capacitance increases. On the other hand, AI GaA
In the structure in which the s-layer is inserted, a problem arises in that the crystallinity of the 1-GaAs layer 2 existing on the AIGaAS layer decreases, and the -characteristics deteriorate.
このため、p型の不純物がドープされたGaAs層やA
LGaAs層に代えて、GaAs−AlGaAs超格子
層を挿入する構造が提案されている(Appl、 Ph
ys、 Lett、 42(7)、 l April
19B3)o この構造では、超格子により、不純
物拡散が抑制され、平坦性が向上する。そのため、単純
なAlGaAs1mを挿入した時に見られたようなチャ
ネル層の結晶性の低下が生じない。この超格子層を用い
た構造の場合には、電気的特性、特に、高周波雑音特性
は良好である。For this reason, a GaAs layer doped with p-type impurities or an A
A structure in which a GaAs-AlGaAs superlattice layer is inserted in place of the LGaAs layer has been proposed (Appl, Ph.
ys, Lett, 42(7), l April
19B3)o In this structure, the superlattice suppresses impurity diffusion and improves flatness. Therefore, the crystallinity of the channel layer does not deteriorate as seen when 1 m of simple AlGaAs is inserted. In the case of a structure using this superlattice layer, electrical characteristics, particularly high frequency noise characteristics, are good.
(発明が解決しようとする課題)
しかし、上述のように電子遮断層としての超格子層を挿
入した構造に於いても、ゲート長が更に短くされた場合
には、以前と同様に短チヤネル効果が表れ、やはりHE
MTの雑音指数(N F)や利得等の緒特性が低下する
という問題があった。(Problem to be solved by the invention) However, even in a structure in which a superlattice layer is inserted as an electron blocking layer as described above, if the gate length is further shortened, the short channel effect will still be present as before. appears, and HE
There was a problem that the noise figure (NF), gain, and other characteristics of the MT deteriorated.
本発明の目的は、より一層ゲート長を短くした場合であ
っても、高周波低雑音デバイスとしてのHEMTの特性
の劣化が生じ難い構造を備えた電界効果型半導体装置を
提供することにある。An object of the present invention is to provide a field-effect semiconductor device having a structure in which the characteristics of a HEMT as a high-frequency, low-noise device are unlikely to deteriorate even when the gate length is further shortened.
(課題を解決するための手段)
本発明の電界効果型半導体装置は、GaAs−AlGa
As超格子層と、非ドープのGaAsチャネル層と、n
型AlGaAs層と、n型GaASとをこの順に有する
積層構造が半導体基板上に形成され、該非ドープのGa
Asチャネル層の該n型AlGaAs層との界面近傍に
二次元電子ガス層が形成された電界効果型半導体装置で
あって、該非ドープのGaAsチャネル層の厚さが10
〜2QOnmとされており、そのことにより上記目的が
達成される。(Means for Solving the Problems) A field effect semiconductor device of the present invention is a GaAs-AlGa
As superlattice layer, undoped GaAs channel layer, n
A laminated structure having an AlGaAs type layer and an n type GaAS layer in this order is formed on a semiconductor substrate, and the undoped GaAs layer is formed on a semiconductor substrate.
A field effect semiconductor device in which a two-dimensional electron gas layer is formed near the interface between an As channel layer and the n-type AlGaAs layer, the undoped GaAs channel layer having a thickness of 10
~2QOnm, thereby achieving the above objective.
(実施例) 以下に本発明を実施例について説明する。(Example) The present invention will be described below with reference to Examples.
第1図に、HEMTに適用した本発明の一実施例を示す
。第1図のHEMTでは、半絶縁性GaAs基板11上
に、非ドープGaAsバッファ層12(厚さ500nm
)、電子遮断用超格子層13、非ドープGaAsチャネ
ル層14(厚さ200nm)、電子供給層となるAlG
aAs層15、及びSiドープ(2xlO18cm−3
)されたn型GaAsキ+ ’77層16 (厚さ10
100nが積層されている。FIG. 1 shows an embodiment of the present invention applied to HEMT. In the HEMT shown in FIG. 1, an undoped GaAs buffer layer 12 (500 nm thick) is placed on a semi-insulating GaAs substrate 11.
), electron blocking superlattice layer 13, undoped GaAs channel layer 14 (thickness 200 nm), AlG serving as an electron supply layer
aAs layer 15, and Si-doped (2xlO18cm-3
) n-type GaAs + '77 layer 16 (thickness 10
100n are laminated.
超格子層13は、非ドープA l a、2sG a e
、vsAS層13a(厚さlonm)と、非ドープGa
A3層13b(厚さ10nm)とを交互に5層ずつ積層
した構造を有している。また、電子供給層となるA I
GaAs層15は、非ドープA l l+、25Ga
11.7sA 5層15b (厚さ2層m) と
、Si ドープ(I X 10I8am−3)されたn
型A l 11.2sG E11!、75A 5層15
a(厚さ45nm)との積層構造を有している。The superlattice layer 13 is made of undoped Al a, 2sG a e
, vsAS layer 13a (thickness lonm) and undoped Ga
It has a structure in which five A3 layers 13b (thickness 10 nm) are alternately laminated. In addition, A I which becomes an electron supply layer
The GaAs layer 15 is made of undoped A l l+, 25Ga
11.7sA 5 layers 15b (thickness 2 layers m) and Si doped (I x 10I8am-3) n
Type A l 11.2sG E11! , 75A 5 layers 15
It has a laminated structure with a (thickness: 45 nm).
これらの各層はMBE法により形成した。このMBE法
における成長条件は、A s / G aフラックス比
を約6とし、基板温度は580°Cとした。Each of these layers was formed by the MBE method. The growth conditions in this MBE method were an As/Ga flux ratio of about 6 and a substrate temperature of 580°C.
上述の半導体積層構造上に、公知技術により、ソース電
極17及びドレイン電極18が、金ゲルマニウム/ニッ
ケル/金(AuGe/Ni/Au)を用いて形成されて
いる。また、アルミニウムを用いてゲート電極19が、
ゲート長0.2μm1ゲ一ト幅200μmの大きさに形
成されている。A source electrode 17 and a drain electrode 18 are formed using gold germanium/nickel/gold (AuGe/Ni/Au) on the above-described semiconductor stacked structure using a known technique. Further, the gate electrode 19 is made of aluminum,
The gate length is 0.2 μm and the gate width is 200 μm.
本実施例のHEMTでは、非ドープGaAsチャネル層
14に於けるAlGaAs層15との界面近傍に二次元
電子ガス層が形成されている。In the HEMT of this example, a two-dimensional electron gas layer is formed near the interface with the AlGaAs layer 15 in the undoped GaAs channel layer 14.
本実施例のドレイン電流−電圧特性を第3図に示す。第
3図に示すグラフの左側縦軸の目盛りは2.632mA
単位である。第3図から、充分なゲートバイアスを印加
すれば、ドレイン電流が完全に遮断されることがわかる
。本実施例のHE MTは、高い相互フンダクタンスg
IIを示している。FIG. 3 shows the drain current-voltage characteristics of this example. The scale on the left vertical axis of the graph shown in Figure 3 is 2.632 mA.
It is a unit. From FIG. 3, it can be seen that if a sufficient gate bias is applied, the drain current is completely blocked. The HE MT of this example has a high mutual conductance g
II is shown.
また、本実施例の雑音指数は0.6dBであり、利得i
;! 12 d Bであった。このように、本実施例の
HEMTは、ゲート長が短くても短チヤネル効果が抑制
されており、優れた遮断特性を示し、しかも良好な電気
的特性を示すものである。Further, the noise figure of this example is 0.6 dB, and the gain i
;! It was 12 dB. As described above, the HEMT of this example suppresses the short channel effect even if the gate length is short, exhibits excellent cutoff characteristics, and also exhibits good electrical characteristics.
非ドープGaAsチャネル層14の厚さを、10 n
m、 15 n m、 20 n m、 50
n m、 l OOnm、又は150nmとした以外
は上述の実施例と同様の構成を有するHEMTを作製し
て各特性を調べた。その結果、これらのHEMTは、上
述の実施例と略同様の優れた緒特性を有するものであっ
た。The thickness of the undoped GaAs channel layer 14 is 10 n.
m, 15 nm, 20 nm, 50
A HEMT having the same configuration as the above-mentioned example except that the thickness was nm, lOOnm, or 150 nm was fabricated, and each characteristic was investigated. As a result, these HEMTs had almost the same excellent performance characteristics as those of the above-mentioned examples.
また、非ドープGaAsチャネル層14の厚さを、5n
m、250nm、500nm、又は11000nとした
HEMTを比較例として作製した。Further, the thickness of the undoped GaAs channel layer 14 was set to 5n.
HEMTs with a thickness of m, 250 nm, 500 nm, or 11000 nm were fabricated as comparative examples.
チャネル層14が250nm以上の場合には、遮断特性
がやや低下する傾向がみられた。−例として、チャネル
層14を500nmとしたHEMTのドレイン電流−電
圧特性を第4図に示す。尚、第4図に示すグラフの左側
縦軸の目盛りは2..476mA単位である。この実施
例では、ゲートノクイアスによっては、ドレイン電流が
0にならないことがあり、遮断特性が低下している。When the thickness of the channel layer 14 was 250 nm or more, there was a tendency for the blocking characteristics to decrease slightly. - As an example, FIG. 4 shows the drain current-voltage characteristics of a HEMT in which the channel layer 14 is 500 nm thick. The scale of the left vertical axis of the graph shown in FIG. 4 is 2. .. The unit is 476mA. In this embodiment, the drain current may not become zero depending on the gate noise, and the cutoff characteristics are degraded.
また、チャネル層14の厚さを5nmとしたHEMTで
は、雑音指数は0.8dBに低下した。Further, in the HEMT in which the thickness of the channel layer 14 was 5 nm, the noise figure decreased to 0.8 dB.
これは、電子の移動度が低下し、キャリア濃度も低下し
たためと考えられる。This is considered to be due to a decrease in electron mobility and a decrease in carrier concentration.
(発明の効果)
本発明の構成によれば、このように、チャネル長が短い
にも拘らず優れた遮断特性及び電気特性を示す電界効果
型半導体装置が得られる。(Effects of the Invention) According to the configuration of the present invention, a field effect semiconductor device can be obtained that exhibits excellent blocking characteristics and electrical characteristics despite having a short channel length.
4、′ の、 な:[
第1図は本発明の一実施例の模式的断面図、第2図は従
来例の模式的断面図、第3図は本発明の一実施例のドレ
イン電流−電圧特性を示すグラフ、第4図は比較例のド
レイン電流−電圧特性を示すグラフである。4,', na: [ Fig. 1 is a schematic cross-sectional view of an embodiment of the present invention, Fig. 2 is a schematic cross-sectional view of a conventional example, and Fig. 3 is a drain current of an embodiment of the present invention. Graph showing voltage characteristics. FIG. 4 is a graph showing drain current-voltage characteristics of a comparative example.
11・・・半絶縁性GaAs、12・・・非ドープGa
Asバッファ層、13・・・超格子層、13a・・・非
ドープA I a、2sG a l!、75A S層、
13 b−・・非ドープGaAs層、14 ・・・非ド
ープGaAsチャネル層、15 a −n型A 1 !
1.2sG a s、7sA s層、 151) −・
・非ドープA I +1.25G a s、ysA s
層。11... Semi-insulating GaAs, 12... Undoped Ga
As buffer layer, 13... superlattice layer, 13a... undoped A I a, 2sG a l! , 75A S layer,
13b--Undoped GaAs layer, 14--Undoped GaAs channel layer, 15a-n type A1!
1.2sGas, 7sAs layer, 151) -・
・Undoped A I +1.25G a s, ysA s
layer.
以 上that's all
Claims (1)
GaAsチャネル層と、n型AlGaAs層と、n型G
aAsとをこの順に有する積層構造が半導体基板上に形
成され、該非ドープのGaAsチャネル層の該n型Al
GaAs層との界面近傍に二次元電子ガス層が形成され
ている電界効果型半導体装置であって、該非ドープのG
aAsチャネル層の厚さが10〜200nmである電界
効果型半導体装置。1. GaAs-AlGaAs superlattice layer, undoped GaAs channel layer, n-type AlGaAs layer, and n-type G
aAs in this order is formed on a semiconductor substrate, the n-type Al of the undoped GaAs channel layer
A field effect semiconductor device in which a two-dimensional electron gas layer is formed near the interface with a GaAs layer, the undoped G
A field effect semiconductor device in which an aAs channel layer has a thickness of 10 to 200 nm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14157989A JPH036030A (en) | 1989-06-02 | 1989-06-02 | Field-effect type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14157989A JPH036030A (en) | 1989-06-02 | 1989-06-02 | Field-effect type semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036030A true JPH036030A (en) | 1991-01-11 |
Family
ID=15295274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14157989A Pending JPH036030A (en) | 1989-06-02 | 1989-06-02 | Field-effect type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036030A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170A (en) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | Semiconductor device |
| JPS6464367A (en) * | 1987-09-04 | 1989-03-10 | Nec Corp | Semiconductor device |
-
1989
- 1989-06-02 JP JP14157989A patent/JPH036030A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170A (en) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | Semiconductor device |
| JPS6464367A (en) * | 1987-09-04 | 1989-03-10 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| US5300795A (en) | GaAs FET with resistive AlGaAs | |
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| US6291842B1 (en) | Field effect transistor | |
| JPH06188271A (en) | Field effect transistor | |
| KR100286093B1 (en) | Compound semiconductor device | |
| JP2800770B2 (en) | Field effect transistor and method of manufacturing the same | |
| JPH09237889A (en) | Semiconductor crystal laminated body and semiconductor device using the same | |
| JPH11214676A (en) | Semiconductor device | |
| JPH036030A (en) | Field-effect type semiconductor device | |
| JP2616634B2 (en) | Field effect transistor | |
| JP2567730B2 (en) | Heterojunction field effect transistor | |
| JP2695832B2 (en) | Heterojunction field effect transistor | |
| JP3423812B2 (en) | HEMT device and manufacturing method thereof | |
| JPH09283745A (en) | High-electron mobility transistor | |
| JPH04321239A (en) | Field-effect transistor | |
| JPH05283439A (en) | Semiconductor device | |
| JPS6068661A (en) | Semiconductor device | |
| JPH04241428A (en) | Field effect transistor | |
| JPH04241431A (en) | field effect transistor | |
| JPH0797636B2 (en) | Heterojunction field effect transistor | |
| Hsu et al. | Characteristics of δ‐doped InGaAs/GaAs pseudomorphic double‐quantum‐well high electron mobility transistors | |
| JPH08148673A (en) | Semiconductor device | |
| JPH05235054A (en) | Field-effect semiconductor device | |
| JPH0864616A (en) | Compound semiconductor device |