JPH036030A - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置Info
- Publication number
- JPH036030A JPH036030A JP14157989A JP14157989A JPH036030A JP H036030 A JPH036030 A JP H036030A JP 14157989 A JP14157989 A JP 14157989A JP 14157989 A JP14157989 A JP 14157989A JP H036030 A JPH036030 A JP H036030A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- undoped
- undoped gaas
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は電界効果型半導体装置に関し、特にヘテロ接合
電界効果型トランジスタの構造に関する。
電界効果型トランジスタの構造に関する。
(従来の技術)
第2図に、従来のへテロ接合電界効果型トランジスタ(
以下では、r)(EMTjと称す)の断面図を示す。こ
のHEMTでは、半絶縁性基板1上に、二次元電子ガス
層が形成される不純物がドープされていないGaAs
(i−GaAs)層2、キャリア供給層となるn型不純
物がドープされたAlGaAs層3、及び電極との間に
良好なオーミック接合を与えるためのn型GaAs層4
がエピタキシャル成長により形成されているo n型G
aAs層4上にはソース電極5及びドレイン電極6が、
AlGaAs層3上にはゲート電極7が形成されている
。
以下では、r)(EMTjと称す)の断面図を示す。こ
のHEMTでは、半絶縁性基板1上に、二次元電子ガス
層が形成される不純物がドープされていないGaAs
(i−GaAs)層2、キャリア供給層となるn型不純
物がドープされたAlGaAs層3、及び電極との間に
良好なオーミック接合を与えるためのn型GaAs層4
がエピタキシャル成長により形成されているo n型G
aAs層4上にはソース電極5及びドレイン電極6が、
AlGaAs層3上にはゲート電極7が形成されている
。
このようなHEMTでは、ゲート長が短く(例えば、0
.3μm程度以下)なると、ソース・ドレイン間の電界
が強くなり、チャネル層である1−G a A s 屓
2 内の電子の一部がホ21−キャリアとなり、半絶縁
性基板1側に漏洩するようになる。
.3μm程度以下)なると、ソース・ドレイン間の電界
が強くなり、チャネル層である1−G a A s 屓
2 内の電子の一部がホ21−キャリアとなり、半絶縁
性基板1側に漏洩するようになる。
その結果生じた電流はゲートバイアスによっては制御す
ることができないため、遮断不良を招来することになる
。即ち、充分なゲートバイアスを印加しても、ソース・
ドレイン間の電流が完全には遮断されない。このような
現象は短チャネル効果と呼ばれている。
ることができないため、遮断不良を招来することになる
。即ち、充分なゲートバイアスを印加しても、ソース・
ドレイン間の電流が完全には遮断されない。このような
現象は短チャネル効果と呼ばれている。
短チヤネル効果を抑制するために、半絶縁性基板1とi
−G a A s 石2との間に、p型の不純物がド
ープされたGaAs層や、AlGaAs層を挿入する構
造が提案されている。
−G a A s 石2との間に、p型の不純物がド
ープされたGaAs層や、AlGaAs層を挿入する構
造が提案されている。
しかし、p型のGaAs層を挿入した構造では、寄生容
量が増加するという問題が生ずる。他方、AI GaA
s層を挿入した構造では、AIGaAS層上に存在する
1−GaAs層2の結晶性が低下し、−特性が劣化する
という問題が生じる。
量が増加するという問題が生ずる。他方、AI GaA
s層を挿入した構造では、AIGaAS層上に存在する
1−GaAs層2の結晶性が低下し、−特性が劣化する
という問題が生じる。
このため、p型の不純物がドープされたGaAs層やA
LGaAs層に代えて、GaAs−AlGaAs超格子
層を挿入する構造が提案されている(Appl、 Ph
ys、 Lett、 42(7)、 l April
19B3)o この構造では、超格子により、不純
物拡散が抑制され、平坦性が向上する。そのため、単純
なAlGaAs1mを挿入した時に見られたようなチャ
ネル層の結晶性の低下が生じない。この超格子層を用い
た構造の場合には、電気的特性、特に、高周波雑音特性
は良好である。
LGaAs層に代えて、GaAs−AlGaAs超格子
層を挿入する構造が提案されている(Appl、 Ph
ys、 Lett、 42(7)、 l April
19B3)o この構造では、超格子により、不純
物拡散が抑制され、平坦性が向上する。そのため、単純
なAlGaAs1mを挿入した時に見られたようなチャ
ネル層の結晶性の低下が生じない。この超格子層を用い
た構造の場合には、電気的特性、特に、高周波雑音特性
は良好である。
(発明が解決しようとする課題)
しかし、上述のように電子遮断層としての超格子層を挿
入した構造に於いても、ゲート長が更に短くされた場合
には、以前と同様に短チヤネル効果が表れ、やはりHE
MTの雑音指数(N F)や利得等の緒特性が低下する
という問題があった。
入した構造に於いても、ゲート長が更に短くされた場合
には、以前と同様に短チヤネル効果が表れ、やはりHE
MTの雑音指数(N F)や利得等の緒特性が低下する
という問題があった。
本発明の目的は、より一層ゲート長を短くした場合であ
っても、高周波低雑音デバイスとしてのHEMTの特性
の劣化が生じ難い構造を備えた電界効果型半導体装置を
提供することにある。
っても、高周波低雑音デバイスとしてのHEMTの特性
の劣化が生じ難い構造を備えた電界効果型半導体装置を
提供することにある。
(課題を解決するための手段)
本発明の電界効果型半導体装置は、GaAs−AlGa
As超格子層と、非ドープのGaAsチャネル層と、n
型AlGaAs層と、n型GaASとをこの順に有する
積層構造が半導体基板上に形成され、該非ドープのGa
Asチャネル層の該n型AlGaAs層との界面近傍に
二次元電子ガス層が形成された電界効果型半導体装置で
あって、該非ドープのGaAsチャネル層の厚さが10
〜2QOnmとされており、そのことにより上記目的が
達成される。
As超格子層と、非ドープのGaAsチャネル層と、n
型AlGaAs層と、n型GaASとをこの順に有する
積層構造が半導体基板上に形成され、該非ドープのGa
Asチャネル層の該n型AlGaAs層との界面近傍に
二次元電子ガス層が形成された電界効果型半導体装置で
あって、該非ドープのGaAsチャネル層の厚さが10
〜2QOnmとされており、そのことにより上記目的が
達成される。
(実施例)
以下に本発明を実施例について説明する。
第1図に、HEMTに適用した本発明の一実施例を示す
。第1図のHEMTでは、半絶縁性GaAs基板11上
に、非ドープGaAsバッファ層12(厚さ500nm
)、電子遮断用超格子層13、非ドープGaAsチャネ
ル層14(厚さ200nm)、電子供給層となるAlG
aAs層15、及びSiドープ(2xlO18cm−3
)されたn型GaAsキ+ ’77層16 (厚さ10
100nが積層されている。
。第1図のHEMTでは、半絶縁性GaAs基板11上
に、非ドープGaAsバッファ層12(厚さ500nm
)、電子遮断用超格子層13、非ドープGaAsチャネ
ル層14(厚さ200nm)、電子供給層となるAlG
aAs層15、及びSiドープ(2xlO18cm−3
)されたn型GaAsキ+ ’77層16 (厚さ10
100nが積層されている。
超格子層13は、非ドープA l a、2sG a e
、vsAS層13a(厚さlonm)と、非ドープGa
A3層13b(厚さ10nm)とを交互に5層ずつ積層
した構造を有している。また、電子供給層となるA I
GaAs層15は、非ドープA l l+、25Ga
11.7sA 5層15b (厚さ2層m) と
、Si ドープ(I X 10I8am−3)されたn
型A l 11.2sG E11!、75A 5層15
a(厚さ45nm)との積層構造を有している。
、vsAS層13a(厚さlonm)と、非ドープGa
A3層13b(厚さ10nm)とを交互に5層ずつ積層
した構造を有している。また、電子供給層となるA I
GaAs層15は、非ドープA l l+、25Ga
11.7sA 5層15b (厚さ2層m) と
、Si ドープ(I X 10I8am−3)されたn
型A l 11.2sG E11!、75A 5層15
a(厚さ45nm)との積層構造を有している。
これらの各層はMBE法により形成した。このMBE法
における成長条件は、A s / G aフラックス比
を約6とし、基板温度は580°Cとした。
における成長条件は、A s / G aフラックス比
を約6とし、基板温度は580°Cとした。
上述の半導体積層構造上に、公知技術により、ソース電
極17及びドレイン電極18が、金ゲルマニウム/ニッ
ケル/金(AuGe/Ni/Au)を用いて形成されて
いる。また、アルミニウムを用いてゲート電極19が、
ゲート長0.2μm1ゲ一ト幅200μmの大きさに形
成されている。
極17及びドレイン電極18が、金ゲルマニウム/ニッ
ケル/金(AuGe/Ni/Au)を用いて形成されて
いる。また、アルミニウムを用いてゲート電極19が、
ゲート長0.2μm1ゲ一ト幅200μmの大きさに形
成されている。
本実施例のHEMTでは、非ドープGaAsチャネル層
14に於けるAlGaAs層15との界面近傍に二次元
電子ガス層が形成されている。
14に於けるAlGaAs層15との界面近傍に二次元
電子ガス層が形成されている。
本実施例のドレイン電流−電圧特性を第3図に示す。第
3図に示すグラフの左側縦軸の目盛りは2.632mA
単位である。第3図から、充分なゲートバイアスを印加
すれば、ドレイン電流が完全に遮断されることがわかる
。本実施例のHE MTは、高い相互フンダクタンスg
IIを示している。
3図に示すグラフの左側縦軸の目盛りは2.632mA
単位である。第3図から、充分なゲートバイアスを印加
すれば、ドレイン電流が完全に遮断されることがわかる
。本実施例のHE MTは、高い相互フンダクタンスg
IIを示している。
また、本実施例の雑音指数は0.6dBであり、利得i
;! 12 d Bであった。このように、本実施例の
HEMTは、ゲート長が短くても短チヤネル効果が抑制
されており、優れた遮断特性を示し、しかも良好な電気
的特性を示すものである。
;! 12 d Bであった。このように、本実施例の
HEMTは、ゲート長が短くても短チヤネル効果が抑制
されており、優れた遮断特性を示し、しかも良好な電気
的特性を示すものである。
非ドープGaAsチャネル層14の厚さを、10 n
m、 15 n m、 20 n m、 50
n m、 l OOnm、又は150nmとした以外
は上述の実施例と同様の構成を有するHEMTを作製し
て各特性を調べた。その結果、これらのHEMTは、上
述の実施例と略同様の優れた緒特性を有するものであっ
た。
m、 15 n m、 20 n m、 50
n m、 l OOnm、又は150nmとした以外
は上述の実施例と同様の構成を有するHEMTを作製し
て各特性を調べた。その結果、これらのHEMTは、上
述の実施例と略同様の優れた緒特性を有するものであっ
た。
また、非ドープGaAsチャネル層14の厚さを、5n
m、250nm、500nm、又は11000nとした
HEMTを比較例として作製した。
m、250nm、500nm、又は11000nとした
HEMTを比較例として作製した。
チャネル層14が250nm以上の場合には、遮断特性
がやや低下する傾向がみられた。−例として、チャネル
層14を500nmとしたHEMTのドレイン電流−電
圧特性を第4図に示す。尚、第4図に示すグラフの左側
縦軸の目盛りは2..476mA単位である。この実施
例では、ゲートノクイアスによっては、ドレイン電流が
0にならないことがあり、遮断特性が低下している。
がやや低下する傾向がみられた。−例として、チャネル
層14を500nmとしたHEMTのドレイン電流−電
圧特性を第4図に示す。尚、第4図に示すグラフの左側
縦軸の目盛りは2..476mA単位である。この実施
例では、ゲートノクイアスによっては、ドレイン電流が
0にならないことがあり、遮断特性が低下している。
また、チャネル層14の厚さを5nmとしたHEMTで
は、雑音指数は0.8dBに低下した。
は、雑音指数は0.8dBに低下した。
これは、電子の移動度が低下し、キャリア濃度も低下し
たためと考えられる。
たためと考えられる。
(発明の効果)
本発明の構成によれば、このように、チャネル長が短い
にも拘らず優れた遮断特性及び電気特性を示す電界効果
型半導体装置が得られる。
にも拘らず優れた遮断特性及び電気特性を示す電界効果
型半導体装置が得られる。
4、′ の、 な:[
第1図は本発明の一実施例の模式的断面図、第2図は従
来例の模式的断面図、第3図は本発明の一実施例のドレ
イン電流−電圧特性を示すグラフ、第4図は比較例のド
レイン電流−電圧特性を示すグラフである。
来例の模式的断面図、第3図は本発明の一実施例のドレ
イン電流−電圧特性を示すグラフ、第4図は比較例のド
レイン電流−電圧特性を示すグラフである。
11・・・半絶縁性GaAs、12・・・非ドープGa
Asバッファ層、13・・・超格子層、13a・・・非
ドープA I a、2sG a l!、75A S層、
13 b−・・非ドープGaAs層、14 ・・・非ド
ープGaAsチャネル層、15 a −n型A 1 !
1.2sG a s、7sA s層、 151) −・
・非ドープA I +1.25G a s、ysA s
層。
Asバッファ層、13・・・超格子層、13a・・・非
ドープA I a、2sG a l!、75A S層、
13 b−・・非ドープGaAs層、14 ・・・非ド
ープGaAsチャネル層、15 a −n型A 1 !
1.2sG a s、7sA s層、 151) −・
・非ドープA I +1.25G a s、ysA s
層。
以 上
Claims (1)
- 1、GaAs−AlGaAs超格子層と、非ドープの
GaAsチャネル層と、n型AlGaAs層と、n型G
aAsとをこの順に有する積層構造が半導体基板上に形
成され、該非ドープのGaAsチャネル層の該n型Al
GaAs層との界面近傍に二次元電子ガス層が形成され
ている電界効果型半導体装置であって、該非ドープのG
aAsチャネル層の厚さが10〜200nmである電界
効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14157989A JPH036030A (ja) | 1989-06-02 | 1989-06-02 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14157989A JPH036030A (ja) | 1989-06-02 | 1989-06-02 | 電界効果型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036030A true JPH036030A (ja) | 1991-01-11 |
Family
ID=15295274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14157989A Pending JPH036030A (ja) | 1989-06-02 | 1989-06-02 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036030A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体装置 |
| JPS6464367A (en) * | 1987-09-04 | 1989-03-10 | Nec Corp | Semiconductor device |
-
1989
- 1989-06-02 JP JP14157989A patent/JPH036030A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63170A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体装置 |
| JPS6464367A (en) * | 1987-09-04 | 1989-03-10 | Nec Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5300795A (en) | GaAs FET with resistive AlGaAs | |
| US4558337A (en) | Multiple high electron mobility transistor structures without inverted heterojunctions | |
| US6291842B1 (en) | Field effect transistor | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| KR100286093B1 (ko) | 화합물반도체장치 | |
| JP2800770B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
| JPH11214676A (ja) | 半導体装置 | |
| JPH036030A (ja) | 電界効果型半導体装置 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP3423812B2 (ja) | Hemt素子およびその製造方法 | |
| JPH09283745A (ja) | 高電子移動度トランジスタ | |
| JPH04321239A (ja) | 電界効果型トランジスタ | |
| JPH05283439A (ja) | 半導体装置 | |
| JPS6068661A (ja) | 半導体装置 | |
| JPH04241428A (ja) | 電界効果トランジスタ | |
| JPH04241431A (ja) | 電界効果トランジスタ | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| Hsu et al. | Characteristics of δ‐doped InGaAs/GaAs pseudomorphic double‐quantum‐well high electron mobility transistors | |
| JPH08148673A (ja) | 半導体装置 | |
| JPH05235054A (ja) | 電界効果型半導体装置 | |
| JPH0864616A (ja) | 化合物半導体装置 |