JPH036031A - 電荷結合イメージセンサ - Google Patents
電荷結合イメージセンサInfo
- Publication number
- JPH036031A JPH036031A JP2129337A JP12933790A JPH036031A JP H036031 A JPH036031 A JP H036031A JP 2129337 A JP2129337 A JP 2129337A JP 12933790 A JP12933790 A JP 12933790A JP H036031 A JPH036031 A JP H036031A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- electrodes
- voltage
- coupled device
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/153—Two-dimensional or three-dimensional array CCD image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/158—Charge-coupled device [CCD] image sensors having arrangements for blooming suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、一導電形の電荷転送チャネルを有している半
導体本体を具え、該チャネルが半導体本体の表面付近に
位置し、しかもｐｎ接合を介して前記第１導電形とは反
対の第２導電形の隣接層内に通じており、前記表面には
一連の連続電極を設け、これらの電極を絶縁層により前
記表面から分離させると共に阻止レベル及び活性レベル
を有するクロック電圧を印加する電圧源に接続し、電荷
転送チャネルには電位障壁又は電位ウェルを誘起させ、
前記阻止レベルを半導体本体の表面にて導電形の反転が
生ずるようなレベルに選定する埋込みチャネル形の電荷
結合デバイスに関するものである。
導体本体を具え、該チャネルが半導体本体の表面付近に
位置し、しかもｐｎ接合を介して前記第１導電形とは反
対の第２導電形の隣接層内に通じており、前記表面には
一連の連続電極を設け、これらの電極を絶縁層により前
記表面から分離させると共に阻止レベル及び活性レベル
を有するクロック電圧を印加する電圧源に接続し、電荷
転送チャネルには電位障壁又は電位ウェルを誘起させ、
前記阻止レベルを半導体本体の表面にて導電形の反転が
生ずるようなレベルに選定する埋込みチャネル形の電荷
結合デバイスに関するものである。
本発明は斯種の電荷結合デバイスを具えているイメージ
センサ装置にも関するものである。情報は電気的、即ち
別個の入力段を介して外部電源から電気的に供給したり
、光学的に、即ち電荷キャリヤを半導体本体そのものに
入射する光の吸収によって発生させる光学的のいずれで
も供給することができる。前者の場合には電荷結合デバ
イスをメモリとしてか、又は信号プロセッサとして使用
することができ、又後者の場合にはそれをイメージセン
サ又はカメラのセンサとして使用することができる。
センサ装置にも関するものである。情報は電気的、即ち
別個の入力段を介して外部電源から電気的に供給したり
、光学的に、即ち電荷キャリヤを半導体本体そのものに
入射する光の吸収によって発生させる光学的のいずれで
も供給することができる。前者の場合には電荷結合デバ
イスをメモリとしてか、又は信号プロセッサとして使用
することができ、又後者の場合にはそれをイメージセン
サ又はカメラのセンサとして使用することができる。
（従来技術の説明）
冒頭にて述べた種類の電荷結合デバイスは特に、１、Ｅ
、Ｅ、Ｅ、 Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ、 Ｖｏｌ、 ＥＤ−１Ｎα７ （１９８０年
７月）の第１３１〜１３３頁にＮ、 Ｊ、 ５ａｋｓに
より発表された論文“Ａ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ
Ｓｕｐｐｒｅｓｓｉｎｇ Ｄａｒｋ Ｃｕｒｒｅｎｔ
Ｇｅｎｅｒａｔｅｄ ｂｙ Ｉｎｔｅｒｆａｃｅ ５
ｔａｔｅｓｉｎ Ｂｕｒｉｅｄ Ｃｈａｎｎｅｌ ＣＣ
Ｄ ｉｍａｇｅｒｓ ”から既知である。
、Ｅ、Ｅ、 Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔ
ｔｅｒｓ、 Ｖｏｌ、 ＥＤ−１Ｎα７ （１９８０年
７月）の第１３１〜１３３頁にＮ、 Ｊ、 ５ａｋｓに
より発表された論文“Ａ Ｔｅｃｈｎｉｑｕｅ ｆｏｒ
Ｓｕｐｐｒｅｓｓｉｎｇ Ｄａｒｋ Ｃｕｒｒｅｎｔ
Ｇｅｎｅｒａｔｅｄ ｂｙ Ｉｎｔｅｒｆａｃｅ ５
ｔａｔｅｓｉｎ Ｂｕｒｉｅｄ Ｃｈａｎｎｅｌ ＣＣ
Ｄ ｉｍａｇｅｒｓ ”から既知である。
（発明が解決しようとする課題）
電荷結合デバイスでは漏れ電流、即ち暗電流をできるだ
け低くする。このようなデバイスを例えばメモリとして
用いる場合、漏れ電流が最大蓄積時間をかなり決定する
ことになる。電荷結合イメージセンサ装置では、その感
度がＣＣＤの暗電流によって著しく限定される。一般に
知られているように、暗電流の大部分は禁止エネルギー
帯の表面状態によって生ずる。これらの表面状態は電子
が価電子帯（充満帯）から伝導体へと進む際に中間ステ
ーションとして電子により利用される。ＣＣＤにおける
暗電流は、これらの表面状態を伝導帯とする第２ステツ
プとした以前における電子と正孔の再結合により表面状
態を空にすることにより著しく低減させることができる
。この目的に好適な方法は、表面を反転層化して、この
表面に前述した文献に記載されているように、正孔をあ
ふれさせる方法である。この既知のものはＣＣＤイメー
ジセンサであり、この場合には積分期間中に転送チャネ
ルの全表前が反転層となるような電圧を電極に印加する
。この場合には積分電極の下側の半導体表面も反転層と
なる欠点がある。電極の電荷分離機能（これは通常電極
に種々の電圧を印加することにより行なう）は実際上、
表面電位が反転層における電位によって実際上専ら決定
されることからして完全になくなる。前記文献に既に示
されているように、連続する電荷パケット間の分離は別
の方法で行なう必要がある。
け低くする。このようなデバイスを例えばメモリとして
用いる場合、漏れ電流が最大蓄積時間をかなり決定する
ことになる。電荷結合イメージセンサ装置では、その感
度がＣＣＤの暗電流によって著しく限定される。一般に
知られているように、暗電流の大部分は禁止エネルギー
帯の表面状態によって生ずる。これらの表面状態は電子
が価電子帯（充満帯）から伝導体へと進む際に中間ステ
ーションとして電子により利用される。ＣＣＤにおける
暗電流は、これらの表面状態を伝導帯とする第２ステツ
プとした以前における電子と正孔の再結合により表面状
態を空にすることにより著しく低減させることができる
。この目的に好適な方法は、表面を反転層化して、この
表面に前述した文献に記載されているように、正孔をあ
ふれさせる方法である。この既知のものはＣＣＤイメー
ジセンサであり、この場合には積分期間中に転送チャネ
ルの全表前が反転層となるような電圧を電極に印加する
。この場合には積分電極の下側の半導体表面も反転層と
なる欠点がある。電極の電荷分離機能（これは通常電極
に種々の電圧を印加することにより行なう）は実際上、
表面電位が反転層における電位によって実際上専ら決定
されることからして完全になくなる。前記文献に既に示
されているように、連続する電荷パケット間の分離は別
の方法で行なう必要がある。
本発明の目的は、反転層での再結合により漏れ電流（暗
電流）を低くすることができ、しかも同時に電荷パケッ
トの分離を通常の方法、特に電極間に適当な電位差を持
たせることによって実現し得る電荷結合デバイスを提供
することにある。
電流）を低くすることができ、しかも同時に電荷パケッ
トの分離を通常の方法、特に電極間に適当な電位差を持
たせることによって実現し得る電荷結合デバイスを提供
することにある。
（課題を解決するための手段）
本発明による電荷結合デバイスは、前記活性レベルを空
乏層化が半導体本体の表面でだけ生ずるようなレベルに
選定し、作動中に前記一連の電極の少なくとも一部に対
応する電荷転送チャネルの表面部分が交互に、信号電荷
を前記電極の下側に蓄えることのできる空乏層化及び反
転層化するようにしたことを特徴とする。
乏層化が半導体本体の表面でだけ生ずるようなレベルに
選定し、作動中に前記一連の電極の少なくとも一部に対
応する電荷転送チャネルの表面部分が交互に、信号電荷
を前記電極の下側に蓄えることのできる空乏層化及び反
転層化するようにしたことを特徴とする。
本発明によるデバイスでは、電荷転送チャネルの電荷を
蓄える部分を永久的でなく、周期的にのみ反転層とする
。この場合には表面状態（トラップ）による暗電流の発
生が、時定数が重要な役割を果すプロセスによるもので
あると云うことを利用する。表面部分が反転層とならず
、又情報がチャネルの関連部分に記憶される期間を十分
短く選定すると、過剰量のトラップが価電子帯からの電
子で満たされて、暗電流を発生するのを回避することが
できる。全暗電流はチャネルの全表面を永久に反転させ
る場合よりも僅かに大きくなるも、本発明による装置で
は暗電流を極めて低くすることができることを実際に確
めた。同時に、電荷は反転層が局所的になくなるために
比較的深い電位ウェルに蓄えることができ、従って連続
する電荷パケットを互いに満足に分離させることができ
る。
蓄える部分を永久的でなく、周期的にのみ反転層とする
。この場合には表面状態（トラップ）による暗電流の発
生が、時定数が重要な役割を果すプロセスによるもので
あると云うことを利用する。表面部分が反転層とならず
、又情報がチャネルの関連部分に記憶される期間を十分
短く選定すると、過剰量のトラップが価電子帯からの電
子で満たされて、暗電流を発生するのを回避することが
できる。全暗電流はチャネルの全表面を永久に反転させ
る場合よりも僅かに大きくなるも、本発明による装置で
は暗電流を極めて低くすることができることを実際に確
めた。同時に、電荷は反転層が局所的になくなるために
比較的深い電位ウェルに蓄えることができ、従って連続
する電荷パケットを互いに満足に分離させることができ
る。
本発明はメモリフィルタ、信号プロセッサ多重回路等の
如き各ＣＣＤ系に有利に用いることができる。特に、電
荷パケットをＴ、 Ｖ、方式の２０ ｍ ｓｅｃのフレ
ーム期間中蓄積部位に蓄えるＣＣＤイメージセンサに用
いるのが有利である。
如き各ＣＣＤ系に有利に用いることができる。特に、電
荷パケットをＴ、 Ｖ、方式の２０ ｍ ｓｅｃのフレ
ーム期間中蓄積部位に蓄えるＣＣＤイメージセンサに用
いるのが有利である。
クロック信号から出力信号へのクロストークをできるだ
けなくすために、本発明の好適例では、電荷パケットを
前記蓄積部位に蓄える期間内において、該蓄積部位の内
側電極における電圧を、２つの連続ラインを読出す工程
間におけるライン帰線時間に一致する期間内にて周期的
に変えるようにする。
けなくすために、本発明の好適例では、電荷パケットを
前記蓄積部位に蓄える期間内において、該蓄積部位の内
側電極における電圧を、２つの連続ラインを読出す工程
間におけるライン帰線時間に一致する期間内にて周期的
に変えるようにする。
（実施例）
以下図面を参照して本発明を実施例につき説明するに、
先ず、第１及び第２図の図面は概略図示したものであり
、実寸にて示したものではない点に留意すべきである。
先ず、第１及び第２図の図面は概略図示したものであり
、実寸にて示したものではない点に留意すべきである。
又、第１図では僅か８つの平行チャネル５を示しである
に過ぎないが、この数は実際にはかなり多数であること
にも特に留意すべきである。
に過ぎないが、この数は実際にはかなり多数であること
にも特に留意すべきである。
本発明をフレーム転送（ＦＴ）タイプの電荷結合イメー
ジセンサ装置につきさらに詳細に説明する。
ジセンサ装置につきさらに詳細に説明する。
しかし本発明はＦＴセンサでの使用に限定されるもので
なく、埋込みチャネルを有するいずれの電荷結合デバイ
スにも使用することができると云うことも常に考慮すべ
きである。第１図はイメージセンサ段１と、メモリ段２
と水平読出しレジスタ３とを具えているＦＴセンサの既
知の線図である。レジスタ３の出力端子は出力増幅器４
に接続する。
なく、埋込みチャネルを有するいずれの電荷結合デバイ
スにも使用することができると云うことも常に考慮すべ
きである。第１図はイメージセンサ段１と、メモリ段２
と水平読出しレジスタ３とを具えているＦＴセンサの既
知の線図である。レジスタ３の出力端子は出力増幅器４
に接続する。
センサ段１及びメモリ段２は電荷転送レジスタ５のマッ
トにより構成され、検知すべき画像が上に投映されるセ
サン段１を構成するマットの上側部分は光でアクセスす
ることができる。メモリ段２及び読出しレジスタ３は大
ていの場合、例えばこれらの表面にアルミニウム層を被
せることにより光でアクセスできないように形成する。
トにより構成され、検知すべき画像が上に投映されるセ
サン段１を構成するマットの上側部分は光でアクセスす
ることができる。メモリ段２及び読出しレジスタ３は大
ていの場合、例えばこれらの表面にアルミニウム層を被
せることにより光でアクセスできないように形成する。
電荷の転送はセンサ段１、メモリ段２及び水平読出しレ
ジスタ３の上に配設したクロック電極にクロック電圧を
印加することにより行なう。第１図では、これらのクロ
ック電極を関連するタロツク電圧φ１φ２．φ３及びφ
４と共に僅か４つ示しであるだけである。
ジスタ３の上に配設したクロック電極にクロック電圧を
印加することにより行なう。第１図では、これらのクロ
ック電極を関連するタロツク電圧φ１φ２．φ３及びφ
４と共に僅か４つ示しであるだけである。
第２図はイメージセンサ段における電荷転送チャネルの
部分に沿う装置の断面図であり、電荷は左から右へと転
送される。この装置はｎ形基板６を具えており、これは
過剰露光の場合に発生した電荷キャリヤに対するドレイ
ンとして作用する。
部分に沿う装置の断面図であり、電荷は左から右へと転
送される。この装置はｎ形基板６を具えており、これは
過剰露光の場合に発生した電荷キャリヤに対するドレイ
ンとして作用する。
なお、この点については本願人の出願に係る１９８３年
１１月２４日出願で、１９８５年６月１７日に既に公開
されているオランダ国特許出願第８３０４０３５号を参
照することができる。ｎ形基板６の表面には比較的薄い
ｐ形層７を設け、これによりｎ形基板６とｎ形表面層８
とを分離させる。ｎ形表面層８は垂直方向のＣＣＤチャ
ネル５の１つを構成する。クロック電極１０ａ、 １０
ｂ、 １０ｃ、 １０ｄ、 Ｉｌａ、 ｌｌｂ、 ｌｉ
ｅ等はゲート誘電層９により表面層８から分離させるよ
うにして表面層の上方に配設する。図面では判り易くす
るためにクロック電極を互いにそばに並べて示しである
が、実際にはこれらの電極は多層配線系の形態で一部が
互いにオーバラップするように配設する。クロック電極
はタロツクライン１３゜１４、 １５及び１６を介して
クロック電圧φＩ、φ２．φ３及びφ４．を印加する電
圧源１７に接続する。なお、本例の構成のものは４相Ｃ
ＣＤを構成する。しかし、以下に明らかとするように、
本発明は４相ＣＣＤだけでなく、他の既知のいずれのｎ
相ＣＣＤにも使用することができる。第３図に時間ｔの
関数として示すタロツク電圧φ１．φ２．φ３及びφ４
は２つのレベル、即ち電位障壁が表面層８内に誘起され
る低レベルと、電位ウェルが電極の下側に誘起されて、
これらのウェル内に電荷パケットを蓄える高レベルとの
２つのレベルを有する。低レベルはｎ形層８と誘電層９
との間の界面１８に正孔の反転層が形成されるように選
定する。本発明によれば、クロックφ１−−−−φ、の
正レベルの電圧でｎ形層８の表面が反転されずに、せい
ぜい空乏層化され、即ちその表面が、それに移動電荷キ
ャリヤが存在しない状態になるようにクロックチ１−一
−−φ４の正レベルを選定する。活性電圧レベルにある
電極の下側に過度に大きな暗電流が発生しないようにす
るために、これらの電極の下側の表面部分が交互に空乏
層化及び反転層化するように電圧を変化させる。
１１月２４日出願で、１９８５年６月１７日に既に公開
されているオランダ国特許出願第８３０４０３５号を参
照することができる。ｎ形基板６の表面には比較的薄い
ｐ形層７を設け、これによりｎ形基板６とｎ形表面層８
とを分離させる。ｎ形表面層８は垂直方向のＣＣＤチャ
ネル５の１つを構成する。クロック電極１０ａ、 １０
ｂ、 １０ｃ、 １０ｄ、 Ｉｌａ、 ｌｌｂ、 ｌｉ
ｅ等はゲート誘電層９により表面層８から分離させるよ
うにして表面層の上方に配設する。図面では判り易くす
るためにクロック電極を互いにそばに並べて示しである
が、実際にはこれらの電極は多層配線系の形態で一部が
互いにオーバラップするように配設する。クロック電極
はタロツクライン１３゜１４、 １５及び１６を介して
クロック電圧φＩ、φ２．φ３及びφ４．を印加する電
圧源１７に接続する。なお、本例の構成のものは４相Ｃ
ＣＤを構成する。しかし、以下に明らかとするように、
本発明は４相ＣＣＤだけでなく、他の既知のいずれのｎ
相ＣＣＤにも使用することができる。第３図に時間ｔの
関数として示すタロツク電圧φ１．φ２．φ３及びφ４
は２つのレベル、即ち電位障壁が表面層８内に誘起され
る低レベルと、電位ウェルが電極の下側に誘起されて、
これらのウェル内に電荷パケットを蓄える高レベルとの
２つのレベルを有する。低レベルはｎ形層８と誘電層９
との間の界面１８に正孔の反転層が形成されるように選
定する。本発明によれば、クロックφ１−−−−φ、の
正レベルの電圧でｎ形層８の表面が反転されずに、せい
ぜい空乏層化され、即ちその表面が、それに移動電荷キ
ャリヤが存在しない状態になるようにクロックチ１−一
−−φ４の正レベルを選定する。活性電圧レベルにある
電極の下側に過度に大きな暗電流が発生しないようにす
るために、これらの電極の下側の表面部分が交互に空乏
層化及び反転層化するように電圧を変化させる。
このことは、上述したＦＴセンサの場合に、５つの連続
する一連の電極での積分期間中４相ＣＣＤとして作動す
るイメージセンサ段における電荷蓄積部位が第１と第５
電極、例えば電極１０ａとｌｌａの下側の電位障壁によ
って制限されると云う事を意味する。電極１０ａ：、
ｌｌａに印加する電圧φ１は、′これらの電極の下側に
反転層が生ずるような低い値とする。積分期間中活性レ
ベルと阻止レベルとの間にて変化する交番電圧を、通常
の装置では積分期間中直流電圧レベルとする電極１０ｂ
、 １０ｃ、 １０ｄに印加する。このために、これら
の電極の下側の表面部分は周期的に反転層となったり、
空乏層化される。出力増幅器４における出力信号へのク
ロストークをなくすために電圧φ２．φ３及びφ４を積
分期間におけるライン帰線時間にのみ変化させる。本発
明では、暗電流の発生がトラップにより行なわれるプロ
セスによるものであり、しがも時定数が重要な役目を果
すと云うことを利用する。
する一連の電極での積分期間中４相ＣＣＤとして作動す
るイメージセンサ段における電荷蓄積部位が第１と第５
電極、例えば電極１０ａとｌｌａの下側の電位障壁によ
って制限されると云う事を意味する。電極１０ａ：、
ｌｌａに印加する電圧φ１は、′これらの電極の下側に
反転層が生ずるような低い値とする。積分期間中活性レ
ベルと阻止レベルとの間にて変化する交番電圧を、通常
の装置では積分期間中直流電圧レベルとする電極１０ｂ
、 １０ｃ、 １０ｄに印加する。このために、これら
の電極の下側の表面部分は周期的に反転層となったり、
空乏層化される。出力増幅器４における出力信号へのク
ロストークをなくすために電圧φ２．φ３及びφ４を積
分期間におけるライン帰線時間にのみ変化させる。本発
明では、暗電流の発生がトラップにより行なわれるプロ
セスによるものであり、しがも時定数が重要な役目を果
すと云うことを利用する。
このことを説明するために第５図にシリコンのエネルギ
ー帯の線図を示しである。エネルギー準位を占める最下
側帯をＥ、 （価電子帯）によって示し、その上にある
許容状態のエネルギー帯をＥ。
ー帯の線図を示しである。エネルギー準位を占める最下
側帯をＥ、 （価電子帯）によって示し、その上にある
許容状態のエネルギー帯をＥ。
（伝導帯）により示しである。
禁止帯のほぼ中間の位置にトラップ１９を示しである。
複数のトラップ又はトラップの大部分が反転層により空
にされたのちには、これ・らのトラップは価電子帯から
の電子により時定数τ１で再び満たされる。これと同時
に多数の電子がトラップから伝導帯Ｅ６へと流れる。こ
れは時定数τ２で起る。平衡状態は時定数τ３で達成さ
れ、これには次式が成立する。
にされたのちには、これ・らのトラップは価電子帯から
の電子により時定数τ１で再び満たされる。これと同時
に多数の電子がトラップから伝導帯Ｅ６へと流れる。こ
れは時定数τ２で起る。平衡状態は時定数τ３で達成さ
れ、これには次式が成立する。
τ３ τｌ τ２
トラップは禁止エネルギー帯全体に分配されるから、τ
３の平均をとる必要がある。実際にはτ３の値を少なく
とも約１００μＳｅＣに選定し得ることを確かめた。各
イメージセンサセル（画素）での電荷積分は、この際期
間がＴの周期に分割し、この期間内における時間Ｔ１７
．中には電極の下側を反転層とし、ついで時間Ｔ−Ｔ、
、中は積分し、即ち電極の下側に電位ウェルを誘起させ
るように反転層と電位ウェルを交互に発生させるように
する。
３の平均をとる必要がある。実際にはτ３の値を少なく
とも約１００μＳｅＣに選定し得ることを確かめた。各
イメージセンサセル（画素）での電荷積分は、この際期
間がＴの周期に分割し、この期間内における時間Ｔ１７
．中には電極の下側を反転層とし、ついで時間Ｔ−Ｔ、
、中は積分し、即ち電極の下側に電位ウェルを誘起させ
るように反転層と電位ウェルを交互に発生させるように
する。
時間Ｔ１３．は十分に長くして、多数の電子を反転層か
らの正孔とトラップで再結合させる必要がある。この再
結合が起こる時定数でτｒが約１０μＳｅＣ又はそれ以
下であることが判明する。時間４Ｔ−ＴＩ＋＋ｖはτ３
よりも短いか、又はτ３程度に選定して、過度に多数の
トラップが再度充満されないようにするのが好適である
。
らの正孔とトラップで再結合させる必要がある。この再
結合が起こる時定数でτｒが約１０μＳｅＣ又はそれ以
下であることが判明する。時間４Ｔ−ＴＩ＋＋ｖはτ３
よりも短いか、又はτ３程度に選定して、過度に多数の
トラップが再度充満されないようにするのが好適である
。
第３図はクロック電圧φ１．φ２．φ３．φ４を時間ｔ
の関数として示した線図である。ＴａとＴｂとの間の期
間内では捕獲された光パターンがイメージセンサ段にて
電荷パターンに変換される。期間Ｔａ−Ｔｂを積分期間
と称する。積分期間の後、即ちＴｂ後には形成された電
荷パターンが４相クロツクによってイメージセンサ段か
らメモリ段へと転送される。
の関数として示した線図である。ＴａとＴｂとの間の期
間内では捕獲された光パターンがイメージセンサ段にて
電荷パターンに変換される。期間Ｔａ−Ｔｂを積分期間
と称する。積分期間の後、即ちＴｂ後には形成された電
荷パターンが４相クロツクによってイメージセンサ段か
らメモリ段へと転送される。
積分期間中にはメモリ段に蓄えられた画像が水平読出し
レジスタを介してライン順次で読出される。
レジスタを介してライン順次で読出される。
２つの連続するライン間の期間をライン帰線時間と称し
、これを第３図にＴＩにて示しである。
、これを第３図にＴＩにて示しである。
時間Ｔａに開始する積分期間にはφ１が阻止レベルに調
整されるため、隣接する電位ウェルを互いに隔離する電
位障壁が全積分期間中電極１０ａ 、Ｉｌａ。
整されるため、隣接する電位ウェルを互いに隔離する電
位障壁が全積分期間中電極１０ａ 、Ｉｌａ。
１２ａの下側に誘起される。説明のために、多数の瞬時
にクロック電圧φ１が印加された一連の電極の下側の電
位分布を第４図に示しである。クロックの低レベルは電
極の下側に反転層が生ずるように選定し、この反転層を
第４図に十記号にて示してあり、これは正孔が存在する
ことを示す。残りの電極す、 ｃ及びｄは例えば１０
Ｖ高いレベルに調整するため、これらの電極の下側は反
転せずに電位ウェルが誘起される（第４図の瞬時ｔ１参
照）。
にクロック電圧φ１が印加された一連の電極の下側の電
位分布を第４図に示しである。クロックの低レベルは電
極の下側に反転層が生ずるように選定し、この反転層を
第４図に十記号にて示してあり、これは正孔が存在する
ことを示す。残りの電極す、 ｃ及びｄは例えば１０
Ｖ高いレベルに調整するため、これらの電極の下側は反
転せずに電位ウェルが誘起される（第４図の瞬時ｔ１参
照）。
従来のものでは、センサ段における電極の電圧は積分期
間中には変化させない。過度に多くのトラップが積分ゲ
ートの下側の電子で充満されないようにするために、本
発明では積分ゲートの電圧を周期的に変化させる。例え
ば、最初はφ２及びφ４の電圧をＩＯＶだけ下げ、φ３
は高レベルのままとすることができる。これを第４図で
は瞬時ｔ２により示しである。電荷は電極φ３の下に完
全に押込められ、又反転層は電極φ２及びφ４の下にも
生ずる。この状況は局所トラップにて捕らえられた全て
、又は少なくとも殆ど全ての電子が反転層からの正孔と
再結合するまで持続される。ついでφ２及びφ、を再び
高電圧レベルに調整しくｔ３）、その後（ｔ４）にφ、
を１０ｖだけ下げる。この際、φ。
間中には変化させない。過度に多くのトラップが積分ゲ
ートの下側の電子で充満されないようにするために、本
発明では積分ゲートの電圧を周期的に変化させる。例え
ば、最初はφ２及びφ４の電圧をＩＯＶだけ下げ、φ３
は高レベルのままとすることができる。これを第４図で
は瞬時ｔ２により示しである。電荷は電極φ３の下に完
全に押込められ、又反転層は電極φ２及びφ４の下にも
生ずる。この状況は局所トラップにて捕らえられた全て
、又は少なくとも殆ど全ての電子が反転層からの正孔と
再結合するまで持続される。ついでφ２及びφ、を再び
高電圧レベルに調整しくｔ３）、その後（ｔ４）にφ、
を１０ｖだけ下げる。この際、φ。
に接続された電極の下側領域は反転され、この結果これ
らの電極の下側の表面状態も空になる。ついでφ、も高
レベルとなり、これによりｔｌの状態が再び得られ、こ
れはつぎのライン帰線時間ｔｌまで持続される。従って
、種々の表面部分を交互に、しかも周期的に反転させる
ことにより、表面状態により発生される暗電流を著しく
低減させることができる。改善度を反転時における電極
の負電圧に対してプロットしたものを第６図に示しであ
る。電圧が低下するにつれて、反転層における正孔の濃
度、従って捕らえられた電子を正孔との再結合度が増大
するので暗電流が低下する。センサを作動させるのに好
適な電圧値である一９Ｖの電圧では、暗電流が約１７３
に低下する。
らの電極の下側の表面状態も空になる。ついでφ、も高
レベルとなり、これによりｔｌの状態が再び得られ、こ
れはつぎのライン帰線時間ｔｌまで持続される。従って
、種々の表面部分を交互に、しかも周期的に反転させる
ことにより、表面状態により発生される暗電流を著しく
低減させることができる。改善度を反転時における電極
の負電圧に対してプロットしたものを第６図に示しであ
る。電圧が低下するにつれて、反転層における正孔の濃
度、従って捕らえられた電子を正孔との再結合度が増大
するので暗電流が低下する。センサを作動させるのに好
適な電圧値である一９Ｖの電圧では、暗電流が約１７３
に低下する。
上述した４相の例では、積分期間中４つの電極の内の３
つを活性高電圧レベルとする。この結果、４つの電極の
内の３つの電極の下側で積分処理が行われ、このことは
光電感度を最高とし得るので好適である。積分期間後の
電荷転送中には電荷が２つの電極の下側、又は単一電極
の下側だけに押込まれる。積分期間中に電圧を変化させ
ない従来のものでは過剰量の電荷が垂直方向のアンチ−
ブルーミングにより基板６へと流れる。しかし、−部の
電荷は表面に達し、そこでトラップにより捕らえられる
ため、これらの電荷は転送期間中の成る時間後にしか再
び釈放されないことにより所謂スミャ現象を起こすこと
になる。積分期間中に２つの電極又は１つの電極の下側
に電荷を規則的に押込めるようにする前述した本発明に
よる手段を講じることにより、起り得る過剰量の電荷を
適宜基板を経て排出させることができるため、上述した
ようなスミャ効果をなくすことができる。
つを活性高電圧レベルとする。この結果、４つの電極の
内の３つの電極の下側で積分処理が行われ、このことは
光電感度を最高とし得るので好適である。積分期間後の
電荷転送中には電荷が２つの電極の下側、又は単一電極
の下側だけに押込まれる。積分期間中に電圧を変化させ
ない従来のものでは過剰量の電荷が垂直方向のアンチ−
ブルーミングにより基板６へと流れる。しかし、−部の
電荷は表面に達し、そこでトラップにより捕らえられる
ため、これらの電荷は転送期間中の成る時間後にしか再
び釈放されないことにより所謂スミャ現象を起こすこと
になる。積分期間中に２つの電極又は１つの電極の下側
に電荷を規則的に押込めるようにする前述した本発明に
よる手段を講じることにより、起り得る過剰量の電荷を
適宜基板を経て排出させることができるため、上述した
ようなスミャ効果をなくすことができる。
本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。例えば反転層を得る
ためのφ２及びφ、の負パルスは同時でなく順次に印加
することもできる。本発明は上述した以外の電荷結合デ
バイスにも使用することができる。
の変更を加え得ること勿論である。例えば反転層を得る
ためのφ２及びφ、の負パルスは同時でなく順次に印加
することもできる。本発明は上述した以外の電荷結合デ
バイスにも使用することができる。
第１図は本発明を用いるＦＴタイプのＣＣＤセンサ装置
を示す線図； 第２図は第１図の装置のセンサ段におけるＣＣＤレジス
タの内の１つの長手方向断面図；第３図は第１図の装置
に印加する。クロック電圧φ１．φ２．φ、及びφ４を
時間ｔの関数として示す線図； 第４図は第３図のタロツク電圧での４つの瞬時における
ＣＣＤチャネル内の電位分布を示す説明図；第５図はシ
リコンのエネルギー帯を示す線図；第６図は漏れ電流の
減少を印加電圧の関数として示した特性図である。 １・・・イメージセンサ ２・・・メモリ段 ３・・・水平読出しレジスタ ４・・・出力増幅器 ５・・・電荷転送レジスタ（電荷転送チャネル）６・・
・ｎ形基板 ７・・・ｐ形層 ８・・・ｎ形表面層 ９・・・ゲート誘電層 １０ａ 〜１０ｄ、 ｌｌａ〜ｌｉｄ、 １２ｈ−・・
りｏ ツク電極１３〜１６・・・クロックライン １７・・・電圧源 １８・・・界面 １９・・・トラップ
を示す線図； 第２図は第１図の装置のセンサ段におけるＣＣＤレジス
タの内の１つの長手方向断面図；第３図は第１図の装置
に印加する。クロック電圧φ１．φ２．φ、及びφ４を
時間ｔの関数として示す線図； 第４図は第３図のタロツク電圧での４つの瞬時における
ＣＣＤチャネル内の電位分布を示す説明図；第５図はシ
リコンのエネルギー帯を示す線図；第６図は漏れ電流の
減少を印加電圧の関数として示した特性図である。 １・・・イメージセンサ ２・・・メモリ段 ３・・・水平読出しレジスタ ４・・・出力増幅器 ５・・・電荷転送レジスタ（電荷転送チャネル）６・・
・ｎ形基板 ７・・・ｐ形層 ８・・・ｎ形表面層 ９・・・ゲート誘電層 １０ａ 〜１０ｄ、 ｌｌａ〜ｌｉｄ、 １２ｈ−・・
りｏ ツク電極１３〜１６・・・クロックライン １７・・・電圧源 １８・・・界面 １９・・・トラップ
Claims (1)
- 【特許請求の範囲】 １、一導電形の電荷転送チャネルを有している半導体本
体を具え、該チャネルが半導体本体の表面付近に位置し
、しかもｐｎ接合を介して前記第１導電形とは反対の第
２導電形の隣接層内に通じており、前記表面には一連の
連続電極を設け、これらの電極を絶縁層により前記表面
から分離させると共に阻止レベル及び活性レベルを有す
るクロック電圧を印加する電圧源に接続し、電荷転送チ
ャネルには電位障壁又は電位ウェルを誘起させ、前記阻
止レベルを半導体本体の表面にて導電形の反転が生ずる
ようなレベルに選定する埋込みチャネル形の電荷結合デ
バイスにおいて、前記活性レベルを空乏層化が半導体本
体の表面でだけ生ずるようなレベルに選定し、作動中に
前記一連の電極の少なくとも一部に対応する電荷転送チ
ャネルの表面部分が交互に、信号電荷を前記電極の下側
に蓄えることのできる空乏層化及び反転層化するように
したことを特徴とする電荷結合デバイス。 ２、前記一連の電極が、ｎ＞３とする場合にｎ＋１個の
連続電極を１群とするすくなくとも１つの電極群を具え
、これら一群の電極によって電荷転送チャネルにおける
電荷蓄積部位を規定し、かつ電荷パケットを前記蓄積部
位に蓄える期間中は前記電圧源が前記ｎ＋１個の 電極
の内の２つの外側電極に阻止レベルの電圧を印加すると
共にこれら２つの外側電極の間に位置する電極には電荷
蓄積期間中阻止レベルと活性レベルとの間で変化する交
番電圧を印加して、これら外側電極の間に位置する電極
の下側の表面部分を交互に反転層化及び空乏層化するよ
うにしたことを特徴とする請求求項１に記載の電荷結合
デバイス。 ３、電荷転送チャネルが関連するチャネルと相俟って行
列配置したイメージセンサ素子の 系と、列方向に延在すると共に光の吸収により発生した
電荷パケットを列方向に転送してこれらの電荷パケット
をライン順次で読出す手段へと転送し得る転送チャネル
系とを有しているイメージセンサ装置の一部を形成する
ようにしたことを特徴とする請求項２に記載の電荷結合
デバイス。 ４、電荷パケットを前記蓄積部位に蓄える期間内におい
て、該蓄積部位の内側電極における電圧を、２つの連続
ラインを読出す工程間におけるライン帰線時間に一致す
る期間内にて周期的に変えることを特徴とする請求項３
に記載の電荷結合デバイス。 ５、ライン帰線時間中、活性電圧レベルが印加される内
側電極の数を、２つのライン帰線時間の間の期間に活性
電圧レベルが印加される内側電極の数よりも一時的に少
なくして、電位ウェルが形成される表面を一時的に小さ
くし、この電位ウェルの減縮で生ずる過剰量の電荷キャ
リヤをいずれも排出し得る排出手段を設けたことを特徴
とする請求項４に記載の電荷結合デバイス。 ６、請求項３〜５のいずれかに記載のイメージセンサ装
置を具えているカメラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8901283A NL8901283A (nl) | 1989-05-23 | 1989-05-23 | Ladingsgekoppelde inrichting en beeldopneeminrichting omvattende een dergelijke ladingsgekoppelde inrichting, en camera voorzien van een dergelijke beeldopneeminrichting. |
| NL8901283 | 1989-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036031A true JPH036031A (ja) | 1991-01-11 |
| JP3235081B2 JP3235081B2 (ja) | 2001-12-04 |
Family
ID=19854694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12933790A Expired - Fee Related JP3235081B2 (ja) | 1989-05-23 | 1990-05-21 | 電荷結合イメージセンサ |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0399601B1 (ja) |
| JP (1) | JP3235081B2 (ja) |
| KR (1) | KR100194846B1 (ja) |
| CN (1) | CN1047589A (ja) |
| AT (1) | ATE136414T1 (ja) |
| DE (1) | DE69026305T2 (ja) |
| NL (1) | NL8901283A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69225846T2 (de) * | 1991-07-15 | 1998-12-24 | Philips Electronics N.V., Eindhoven | Ladungsgekoppelte Bildaufnahmeanordnung |
| EP0601638B1 (en) * | 1992-12-09 | 2000-07-26 | Koninklijke Philips Electronics N.V. | Charge-coupled device |
| DE69410147T2 (de) * | 1993-03-03 | 1998-12-03 | Philips Electronics N.V., Eindhoven | Ladungsgekoppelte Anordnung |
| US5786852A (en) * | 1994-06-20 | 1998-07-28 | Canon Kabushiki Kaisha | Image pick-up apparatus having an image sensing device including a photoelectric conversion part and a vertical transfer part |
| US7973836B2 (en) * | 2004-10-28 | 2011-07-05 | Omnivision Technologies, Inc. | Camera, image sensor, and method for decreasing undesirable dark current |
| CN100413084C (zh) * | 2006-09-18 | 2008-08-20 | 西安理工大学 | 绕行转移面阵电荷耦合器件ccd |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269357A (ja) * | 1986-05-19 | 1987-11-21 | Sony Corp | 固体撮像装置 |
-
1989
- 1989-05-23 NL NL8901283A patent/NL8901283A/nl not_active Application Discontinuation
-
1990
- 1990-05-17 EP EP90201249A patent/EP0399601B1/en not_active Expired - Lifetime
- 1990-05-17 AT AT90201249T patent/ATE136414T1/de not_active IP Right Cessation
- 1990-05-17 DE DE69026305T patent/DE69026305T2/de not_active Expired - Fee Related
- 1990-05-21 CN CN90103852A patent/CN1047589A/zh active Pending
- 1990-05-21 JP JP12933790A patent/JP3235081B2/ja not_active Expired - Fee Related
- 1990-05-22 KR KR1019900007324A patent/KR100194846B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3235081B2 (ja) | 2001-12-04 |
| NL8901283A (nl) | 1990-12-17 |
| KR100194846B1 (ko) | 1999-06-15 |
| ATE136414T1 (de) | 1996-04-15 |
| DE69026305T2 (de) | 1996-10-02 |
| CN1047589A (zh) | 1990-12-05 |
| KR900019247A (ko) | 1990-12-24 |
| EP0399601A1 (en) | 1990-11-28 |
| EP0399601B1 (en) | 1996-04-03 |
| DE69026305D1 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0381351B2 (ja) | ||
| US4697200A (en) | Field storage drive in interline transfer CCD image sensor | |
| US4758895A (en) | Storage registers with charge packet accumulation capability, as for solid-state imagers | |
| US4949183A (en) | Image sensor having multiple horizontal shift registers | |
| US4131950A (en) | Charge transfer device | |
| CN102623479A (zh) | 电荷积分多线性图像传感器 | |
| US4016550A (en) | Charge transfer readout of charge injection device arrays | |
| JPH0444466B2 (ja) | ||
| US5703642A (en) | Full depletion mode clocking of solid-state image sensors for improved MTF performance | |
| JPH036031A (ja) | 電荷結合イメージセンサ | |
| JPH0447515B2 (ja) | ||
| EP0088134B1 (en) | Solid state image pickup device | |
| US5325412A (en) | Charge-coupled device, image sensor arrangement and camera provided with such an image sensor arrangement | |
| US9093353B2 (en) | Matrix image sensor providing bidirectional charge transfer with asymmetric gates | |
| US4523326A (en) | Low noise charge coupled imager circuit | |
| JPS6141468B2 (ja) | ||
| EP0161023A1 (en) | Charge-coupled semiconductor device with dynamic control | |
| US4752829A (en) | Multipacket charge transfer image sensor and method | |
| JP3970425B2 (ja) | 固体撮像装置 | |
| JP3592772B2 (ja) | 固体撮像装置 | |
| JPH0150156B2 (ja) | ||
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JPH02161880A (ja) | 固体撮像装置の駆動方法 | |
| JPS6329872B2 (ja) | ||
| JP2566217B2 (ja) | 電子シヤッタ−装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |