JPH0444466B2 - - Google Patents
Info
- Publication number
- JPH0444466B2 JPH0444466B2 JP58026932A JP2693283A JPH0444466B2 JP H0444466 B2 JPH0444466 B2 JP H0444466B2 JP 58026932 A JP58026932 A JP 58026932A JP 2693283 A JP2693283 A JP 2693283A JP H0444466 B2 JPH0444466 B2 JP H0444466B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- readout
- pixel cells
- scanning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は２次元固体撮像装置に関するものであ
り、更に詳しくは静電誘導トランジスタを光検出
及びスイツチング素子として１つの画素セルを構
成し、これを２次元方向に多数配列して成る２次
元固体撮像装置に関するものである。
り、更に詳しくは静電誘導トランジスタを光検出
及びスイツチング素子として１つの画素セルを構
成し、これを２次元方向に多数配列して成る２次
元固体撮像装置に関するものである。
従来の固体撮像装置は光検出用のダイオードと
スイツチ用のトランジスタにより１つのセルが構
成されていて、光検出をダイオードで行ない、こ
のダイオードで検出した光の信号そのものを映像
信号として取り出すので、信号出力が小さく感度
が悪いという欠点を有している。従つてかかる従
来の固体撮像装置では感度の点から集積度を高め
る上に限界がある。
スイツチ用のトランジスタにより１つのセルが構
成されていて、光検出をダイオードで行ない、こ
のダイオードで検出した光の信号そのものを映像
信号として取り出すので、信号出力が小さく感度
が悪いという欠点を有している。従つてかかる従
来の固体撮像装置では感度の点から集積度を高め
る上に限界がある。
そこで、本願出願人は、光検出に光感度の大き
い静電誘導トランジスタを用いてゲート領域に光
信号を蓄積し、このゲート領域のポテンシヤルに
応じてソース・ドレイン間の電流を制御して映像
信号を取り出すことによつて高い信号出力の得ら
れる固体撮像装置を特願昭56−204656号により既
に出願している。
い静電誘導トランジスタを用いてゲート領域に光
信号を蓄積し、このゲート領域のポテンシヤルに
応じてソース・ドレイン間の電流を制御して映像
信号を取り出すことによつて高い信号出力の得ら
れる固体撮像装置を特願昭56−204656号により既
に出願している。
第１図及び第５図はかかる固体撮像装置に使用
する画素セルの一実施例を示す素子断面図であ
る。同図において１はSiのn+基板、２は高抵抗な
n-（ないしは真性）半導体領域でチヤンネルとな
るべき領域、３はドレイン領域となる高不純物密
度なn+領域、４はチヤンネル領域を塞がない形
状にしたゲートとなるべき高不純物密度なp+領
域、６はゲート領域上にコンデンサを形成するた
めのSiO2膜、Si3N4膜のような絶縁膜、７，８，
１０はそれぞれゲート、ドレイン、ソース電極で
あり、少なくともゲート電極７は入射光１８に対
して透明な透明電極となつている。９はSiO2等
の表面保護膜である。
する画素セルの一実施例を示す素子断面図であ
る。同図において１はSiのn+基板、２は高抵抗な
n-（ないしは真性）半導体領域でチヤンネルとな
るべき領域、３はドレイン領域となる高不純物密
度なn+領域、４はチヤンネル領域を塞がない形
状にしたゲートとなるべき高不純物密度なp+領
域、６はゲート領域上にコンデンサを形成するた
めのSiO2膜、Si3N4膜のような絶縁膜、７，８，
１０はそれぞれゲート、ドレイン、ソース電極で
あり、少なくともゲート電極７は入射光１８に対
して透明な透明電極となつている。９はSiO2等
の表面保護膜である。
１１はスイツチング用のトランジスタ、φSはそ
の制御信号、１３はφGという読出しパルス電圧
を図示しない画素選択回路からゲート電極７に加
える選択線、１４は負荷抵抗、１５はビデオ電圧
電源、１６は信号読出し線、１７は出力端子、１
８は光入力である。
の制御信号、１３はφGという読出しパルス電圧
を図示しない画素選択回路からゲート電極７に加
える選択線、１４は負荷抵抗、１５はビデオ電圧
電源、１６は信号読出し線、１７は出力端子、１
８は光入力である。
ここで第１図及び第２図に示される画素セル
は、後者が１つの画素セルについて２つのゲート
領域を有している点で相異しており、p+領域４
−１は光入力により励起された電荷が蓄積される
ことによりソース、ドレイン間の電流を制御する
ためのコントロールゲートであつて、絶縁物６及
び電極７によつてコンデンサが形成されている。
他方のp+領域４−２はシールデイングゲートで
あり、コントロールゲート４−１及びn+ドレイ
ン領域３を囲つている形状をしており、これらコ
ントロールゲート４−１及びシールデイングゲー
ト４−２によりチヤンネル中に電位障壁を形成す
る。第２図では１個の画素セルしか示していない
が、このシールデイングゲート４−２は沢山の画
素セルを形成したときに各セルを空乏層で相互に
分離する働きを持つている。このシールデイング
ゲート４−２は場合によつてはある電位を加えて
もよいし、抵抗を介して接地してもよい。
は、後者が１つの画素セルについて２つのゲート
領域を有している点で相異しており、p+領域４
−１は光入力により励起された電荷が蓄積される
ことによりソース、ドレイン間の電流を制御する
ためのコントロールゲートであつて、絶縁物６及
び電極７によつてコンデンサが形成されている。
他方のp+領域４−２はシールデイングゲートで
あり、コントロールゲート４−１及びn+ドレイ
ン領域３を囲つている形状をしており、これらコ
ントロールゲート４−１及びシールデイングゲー
ト４−２によりチヤンネル中に電位障壁を形成す
る。第２図では１個の画素セルしか示していない
が、このシールデイングゲート４−２は沢山の画
素セルを形成したときに各セルを空乏層で相互に
分離する働きを持つている。このシールデイング
ゲート４−２は場合によつてはある電位を加えて
もよいし、抵抗を介して接地してもよい。
第３図は第１図及び第２図に示した画素セルの
等価回路であり、この図面を用いてその動作を説
明する。同図において、光入力１８があると、第
１図及び第２図の断面図に示す静電誘導トランジ
スタのゲート領域４，４−１、に光励起された正
孔が流れ込むことによつて光信号の書込みが行な
われる。次にトランジスタ１１のベース（ないし
はゲート）にφSというパルス電圧が加わると電源
１５の電圧が第１図の断面図に示す静電誘導トラ
ンジスタ１００のソース・ドレイン間に加えら
れ、更にゲート領域４にφGというパルス電圧が
印加され静電誘導トランジスタ１００が導通する
と、光入力１８に対応してドレイン電流が生じ出
力端子１７により出力信号が得られる。この出力
は光入力１８の強弱によつて変化し、増幅率103
以上となり従来のバイポラトランジスタよりも一
桁以上大きいという特徴を有しており、更に得ら
れる出力信号のダイナミツクレンジも大きいとい
う特徴を有している。なおゲートに接続されたコ
ンデンサは直流カツトの作用と光信号の蓄積のた
めに設けられたものである。
等価回路であり、この図面を用いてその動作を説
明する。同図において、光入力１８があると、第
１図及び第２図の断面図に示す静電誘導トランジ
スタのゲート領域４，４−１、に光励起された正
孔が流れ込むことによつて光信号の書込みが行な
われる。次にトランジスタ１１のベース（ないし
はゲート）にφSというパルス電圧が加わると電源
１５の電圧が第１図の断面図に示す静電誘導トラ
ンジスタ１００のソース・ドレイン間に加えら
れ、更にゲート領域４にφGというパルス電圧が
印加され静電誘導トランジスタ１００が導通する
と、光入力１８に対応してドレイン電流が生じ出
力端子１７により出力信号が得られる。この出力
は光入力１８の強弱によつて変化し、増幅率103
以上となり従来のバイポラトランジスタよりも一
桁以上大きいという特徴を有しており、更に得ら
れる出力信号のダイナミツクレンジも大きいとい
う特徴を有している。なおゲートに接続されたコ
ンデンサは直流カツトの作用と光信号の蓄積のた
めに設けられたものである。
かかる構成を有する固体撮像装置は上記の如く
単体の画素セルにおいて好ましい特性を有するも
のであるが、かかる画素セルを２次元方向に多数
配列して２次元固体撮像装置を形成した場合、そ
の読出しのために新たな工夫を必要とすることを
本発明者らは見い出した。
単体の画素セルにおいて好ましい特性を有するも
のであるが、かかる画素セルを２次元方向に多数
配列して２次元固体撮像装置を形成した場合、そ
の読出しのために新たな工夫を必要とすることを
本発明者らは見い出した。
即ち、一般に２次元固体撮像装置を用いてテレ
ビジヨン信号を得る場合、画素信号の蓄積及び読
出しはフイールド単位あるいはフレーム単位で繰
返して行なう必要があり、従つて１つの画素セル
あるいは１つの水平ラインに接続されている各画
素セルの画像信号の読出し（１水平走査）完了
後、次のフイールドあるいはフレームにおけるそ
の画素セルあるいはその水平ラインに接続されて
いる各画素セルの読出しを行なうまでがその画素
セルの画像蓄積しうる時間となる。従つて１つの
画素セルあるいは１つの水平ラインに接続されて
いる各画素セルの読出しが行なわれた直後にはそ
の画素セルはリフレツシユ（クリア）され、新た
な画像信号の蓄積を開始する必要がある。
ビジヨン信号を得る場合、画素信号の蓄積及び読
出しはフイールド単位あるいはフレーム単位で繰
返して行なう必要があり、従つて１つの画素セル
あるいは１つの水平ラインに接続されている各画
素セルの画像信号の読出し（１水平走査）完了
後、次のフイールドあるいはフレームにおけるそ
の画素セルあるいはその水平ラインに接続されて
いる各画素セルの読出しを行なうまでがその画素
セルの画像蓄積しうる時間となる。従つて１つの
画素セルあるいは１つの水平ラインに接続されて
いる各画素セルの読出しが行なわれた直後にはそ
の画素セルはリフレツシユ（クリア）され、新た
な画像信号の蓄積を開始する必要がある。
ここで、現在汎用されているフオトダイオード
とMOSトランジスタを組合せたMOS型の２次元
固体撮像装置はMOSトランジスタがオフの間に
フオトダイオードに入射した光に応じたキヤリア
をMOSトランジスタのソース接合部に接続し、
MOSトランジスタをONさせると共に該MOSト
ランジスタのドレインに接続したトランジスタを
ONさせて、ドレインからソースを再び充電させ
る電流を流してその多少によつて信号を取り出す
ものであるから、その画素セルの読出し工程がそ
のままその画素のリフレツシユに相当するので、
前記MOSトランジスタのゲートに印加するパル
スφG及び該MOSトランジスタのドレインとビデ
オ電源（及び出力端子）の間に設けられたトラン
ジスタのゲートに印加するパルスφSのいずれを先
行してONしてもテレビジヨン信号を得ることが
可能である。
とMOSトランジスタを組合せたMOS型の２次元
固体撮像装置はMOSトランジスタがオフの間に
フオトダイオードに入射した光に応じたキヤリア
をMOSトランジスタのソース接合部に接続し、
MOSトランジスタをONさせると共に該MOSト
ランジスタのドレインに接続したトランジスタを
ONさせて、ドレインからソースを再び充電させ
る電流を流してその多少によつて信号を取り出す
ものであるから、その画素セルの読出し工程がそ
のままその画素のリフレツシユに相当するので、
前記MOSトランジスタのゲートに印加するパル
スφG及び該MOSトランジスタのドレインとビデ
オ電源（及び出力端子）の間に設けられたトラン
ジスタのゲートに印加するパルスφSのいずれを先
行してONしてもテレビジヨン信号を得ることが
可能である。
これに対して前述の静電誘導トランジスタを用
いてゲート領域に光信号を蓄積し、このゲート領
域のポテンシヤルに応じてソース・ドレイン間の
電流を制御して映像信号を得る固体撮像装置にお
いては、映像信号の読出しを行なつた後直ちにゲ
ート領域に蓄積されている画像信号をリフレツシ
ユしなければ新たな画像信号の蓄積を行なうこと
ができず、従つてテレビジヨン信号を得ることが
できない。例えば第４図に示す如く垂直走査回路
２０によつて読出し線１６−１…１６−Ｌを順次
選択し、水平走査回路２１によつて選択線１３−
１…１３−Ｋを選択する。第５図に示すようにま
ずφS1で読出し線１６−１を選択し、このパルス
φS1期間中にφG1，φG2…φGKを順次選択して、その
読出し線に接続した画素セル１−１，２−１…Ｋ
−１の画素信号を読出した後、次のφS2で読出し
線１６−１を選択し、このパルスφS2の期間中に
φG1，φG2…φGKを順次選択する場合に、読出し線
１６−１に接続した画素セル１−１，２−１…Ｋ
−１の各ゲート領域４，４−１に蓄積されている
光信号は全くリフレツシユされないこととなる。
ここで、読出し線１６−１に接続している画素セ
ル１−１，２−１…Ｋ−１のゲート領域４，４−
１をリフレツシユするためにゲートパルスφG1，
φGKの電圧を大きくしてゲート領域４，４−１に
蓄積されている光信号を排出することも考えられ
るがこのようにすると選択線１３−１，…１３−
Ｋで共通に接続されているすべての画素セルの蓄
積光信号も排出され、２次元の画像読出しが全く
不可能となつてしまう。
いてゲート領域に光信号を蓄積し、このゲート領
域のポテンシヤルに応じてソース・ドレイン間の
電流を制御して映像信号を得る固体撮像装置にお
いては、映像信号の読出しを行なつた後直ちにゲ
ート領域に蓄積されている画像信号をリフレツシ
ユしなければ新たな画像信号の蓄積を行なうこと
ができず、従つてテレビジヨン信号を得ることが
できない。例えば第４図に示す如く垂直走査回路
２０によつて読出し線１６−１…１６−Ｌを順次
選択し、水平走査回路２１によつて選択線１３−
１…１３−Ｋを選択する。第５図に示すようにま
ずφS1で読出し線１６−１を選択し、このパルス
φS1期間中にφG1，φG2…φGKを順次選択して、その
読出し線に接続した画素セル１−１，２−１…Ｋ
−１の画素信号を読出した後、次のφS2で読出し
線１６−１を選択し、このパルスφS2の期間中に
φG1，φG2…φGKを順次選択する場合に、読出し線
１６−１に接続した画素セル１−１，２−１…Ｋ
−１の各ゲート領域４，４−１に蓄積されている
光信号は全くリフレツシユされないこととなる。
ここで、読出し線１６−１に接続している画素セ
ル１−１，２−１…Ｋ−１のゲート領域４，４−
１をリフレツシユするためにゲートパルスφG1，
φGKの電圧を大きくしてゲート領域４，４−１に
蓄積されている光信号を排出することも考えられ
るがこのようにすると選択線１３−１，…１３−
Ｋで共通に接続されているすべての画素セルの蓄
積光信号も排出され、２次元の画像読出しが全く
不可能となつてしまう。
従つて本発明の目的は光検出に光感度の大きな
静電誘導トランジスタ、スイツチ用に光検出と同
じ静電誘導トランジスタを使つた１セル１トラン
ジスタ方式の２次元固体撮像装置を提供せんとす
ることにある。
静電誘導トランジスタ、スイツチ用に光検出と同
じ静電誘導トランジスタを使つた１セル１トラン
ジスタ方式の２次元固体撮像装置を提供せんとす
ることにある。
本発明の他の目的は上記の２次元固体撮像装置
を用いてテレビジヨン信号を得るに好適な２次元
固体撮像装置を提供せんとすることにある。
を用いてテレビジヨン信号を得るに好適な２次元
固体撮像装置を提供せんとすることにある。
即ち、本発明は上記の２次元固体撮像装置にお
いて、複数の画素セルのゲート領域をコンデンサ
を介して行方向に共通に接続した複数の選択線を
水平走査期間毎に選択して読出しパルス電圧を印
加しうるように読出し用垂直走査回路に接続し、
該複数の画素セルの一方の主電極領域を列方向に
共通に接続した複数の信号読出し線を水平走査期
間内に選択して読出しパルス電圧を印加しうるよ
うに水平走査回路に接続して行方向及び列方向に
画素セルを選択して信号を読出し可能に形成する
と共に、前記複数の選択線を水平帰線期間毎に選
択してリフレツシユ用パルス電圧を印加しうるよ
うにリフレツシユ用垂直走査回路に接続したこと
を特徴とする２次元固体撮像装置である。
いて、複数の画素セルのゲート領域をコンデンサ
を介して行方向に共通に接続した複数の選択線を
水平走査期間毎に選択して読出しパルス電圧を印
加しうるように読出し用垂直走査回路に接続し、
該複数の画素セルの一方の主電極領域を列方向に
共通に接続した複数の信号読出し線を水平走査期
間内に選択して読出しパルス電圧を印加しうるよ
うに水平走査回路に接続して行方向及び列方向に
画素セルを選択して信号を読出し可能に形成する
と共に、前記複数の選択線を水平帰線期間毎に選
択してリフレツシユ用パルス電圧を印加しうるよ
うにリフレツシユ用垂直走査回路に接続したこと
を特徴とする２次元固体撮像装置である。
以下本発明を図面によつて更に詳細に説明す
る。第６図及び第７図は本発明の２次元固体撮像
装置の一実施例及びその動作のタイミングを示す
図であり、前記第４図及び第５図と同一の部分に
は同一の符号を付し説明を省略する。
る。第６図及び第７図は本発明の２次元固体撮像
装置の一実施例及びその動作のタイミングを示す
図であり、前記第４図及び第５図と同一の部分に
は同一の符号を付し説明を省略する。
第６図において信号読出し線１６−１，…１６
−ｎはスイツチ用トランジスタ１１−１…１１−
ｎを介して出力端子１７に接続されている。この
スイツチ用トランジスタ１１−１…１１−ｎ水平
走査回路６２によつて選択されφS1，φS2…φSoな
るパルスによつて読出し線１６−１…１６−ｎを
順次選択してビデオ電圧を選択された列の各画素
セルに印加するようになつている。選択線１３−
１…１３−ｍはスイツチ用トランジスタ６０−１
…６０−ｍを介して読出し用垂直走査回路６３に
接続されている。このスイツチ用トランジスタ６
０−１…６０−ｍは水平走査期間内はONされ水
平帰線期間はOFFされるようになつている。従
つて選択線１３−１…１３−ｍには１水平走査期
間毎に読出し用垂直走査回路６３から電圧VGな
る１つのパルスφGが印加されることとなる。更
にこの選択線１３−１…１３−ｍはスイツチ用ト
ランジスタ６１−１…６１−ｍを介してリフレツ
シユ用垂直走査回路６４にも接続されている。こ
のスイツチ用トランジスタ６１−１…６１−ｍは
水平帰線期間はONされ、水平走査期間内はOFF
されるようになつている。従つて選択線１３−１
…１３−ｍへは１水平帰線期間毎に電圧VRなる
１つのパルスφRが印加されることとなる。
−ｎはスイツチ用トランジスタ１１−１…１１−
ｎを介して出力端子１７に接続されている。この
スイツチ用トランジスタ１１−１…１１−ｎ水平
走査回路６２によつて選択されφS1，φS2…φSoな
るパルスによつて読出し線１６−１…１６−ｎを
順次選択してビデオ電圧を選択された列の各画素
セルに印加するようになつている。選択線１３−
１…１３−ｍはスイツチ用トランジスタ６０−１
…６０−ｍを介して読出し用垂直走査回路６３に
接続されている。このスイツチ用トランジスタ６
０−１…６０−ｍは水平走査期間内はONされ水
平帰線期間はOFFされるようになつている。従
つて選択線１３−１…１３−ｍには１水平走査期
間毎に読出し用垂直走査回路６３から電圧VGな
る１つのパルスφGが印加されることとなる。更
にこの選択線１３−１…１３−ｍはスイツチ用ト
ランジスタ６１−１…６１−ｍを介してリフレツ
シユ用垂直走査回路６４にも接続されている。こ
のスイツチ用トランジスタ６１−１…６１−ｍは
水平帰線期間はONされ、水平走査期間内はOFF
されるようになつている。従つて選択線１３−１
…１３−ｍへは１水平帰線期間毎に電圧VRなる
１つのパルスφRが印加されることとなる。
ここで、読出し用垂直走査回路６３及びリフレ
ツシユ用走査回路６４は例えば、互いに同期して
動作するように、即ち第７図に示すようにφG1な
るパルスで選択線１３−１が選択され、その期間
内にφS1，φS2…φSoなる読出しパルスが与えられ
て画素セル１−１，１−２…１−ｎの画像信号の
読出しが行なわれた直後の水平走査期間にφR1な
るパルス電圧を印加してこれらの画素セル１−
１，１−２…１−ｎのゲート領域をリフレツシユ
するようにしてもよい。この場合選択線に印加さ
れるリフレツシユ用パルスφRの電圧VRは読出し
用パルスφGの電圧VGに比べて十分に大きい、例
えばVR≧５・VGなる関係を有するようにするこ
とが好ましい。しかしながら、読出し用垂直走査
回路６３及びリフレツシユ用走査回路は、必ずし
も互いに同期して動作する必要はなく、例えば第
７図に示すφG1なるパルスの印加が行なわれた後
の複数の水平帰線期間に繰返してφR1なるリフレ
ツシユ用パルスを与えるようにしてもよい。つま
り、１つの選択線、例えば１３−１に接続される
各画素セルの読出しが行なわれた後、これらの画
素セルに複数回のリフレツシユが行なわれる。こ
の場合、各選択線１３−１，１３−２…１３−ｍ
が各水平走査期間毎に順次選択された後の各水平
帰線期間に複数の選択線に接続された画素セルが
同時にリフレツシユ動作が行なわれることとな
る。更に本発明におけるリフレツシユは必ずしも
１つの選択線に接続された各画素セルの読出しが
行なわれた直後の水平帰線期間に行なわれる必要
はなく、リフレツシユ期間は任意の水平帰線期間
に行なわれればよい。
ツシユ用走査回路６４は例えば、互いに同期して
動作するように、即ち第７図に示すようにφG1な
るパルスで選択線１３−１が選択され、その期間
内にφS1，φS2…φSoなる読出しパルスが与えられ
て画素セル１−１，１−２…１−ｎの画像信号の
読出しが行なわれた直後の水平走査期間にφR1な
るパルス電圧を印加してこれらの画素セル１−
１，１−２…１−ｎのゲート領域をリフレツシユ
するようにしてもよい。この場合選択線に印加さ
れるリフレツシユ用パルスφRの電圧VRは読出し
用パルスφGの電圧VGに比べて十分に大きい、例
えばVR≧５・VGなる関係を有するようにするこ
とが好ましい。しかしながら、読出し用垂直走査
回路６３及びリフレツシユ用走査回路は、必ずし
も互いに同期して動作する必要はなく、例えば第
７図に示すφG1なるパルスの印加が行なわれた後
の複数の水平帰線期間に繰返してφR1なるリフレ
ツシユ用パルスを与えるようにしてもよい。つま
り、１つの選択線、例えば１３−１に接続される
各画素セルの読出しが行なわれた後、これらの画
素セルに複数回のリフレツシユが行なわれる。こ
の場合、各選択線１３−１，１３−２…１３−ｍ
が各水平走査期間毎に順次選択された後の各水平
帰線期間に複数の選択線に接続された画素セルが
同時にリフレツシユ動作が行なわれることとな
る。更に本発明におけるリフレツシユは必ずしも
１つの選択線に接続された各画素セルの読出しが
行なわれた直後の水平帰線期間に行なわれる必要
はなく、リフレツシユ期間は任意の水平帰線期間
に行なわれればよい。
第８図は本発明による固体撮像装置に電子的シ
ヤツタ機能をもたせるように構成した実施例を示
す。第６図の実施例と異なる点は、リフレツシユ
パルスφR1，φR2…φRnが直接、リフレツシユ用垂
直走査回路６４から供給されるように構成され、
各リフレツシユパルスφR1，φR2…φRnは第９図に
示すように、シヤツタ開放期間τ以外の水平帰線
時間継続して各選択線１３−１…１３−ｍに印加
されていることである。つまり、リフレツシユ用
垂直走査回路６４は、各選択線１３−１…１３−
ｍを順次、1H期間（水平帰線期間を含む水平走
査期間）だけ位相をずらせて消勢し、シヤツタ開
放期間τが経過すると再びリフレツシユ電圧VR
を同様に順次、1H期間だけ位相をずらせて印加
する。シヤツタ開放期間τ終了の直前の１水平走
査期間において、読出し用垂直走査回路６３およ
び水平走査回路６２が第６図の実施例の場合と同
様にして読出しパルスφG1，GG2…φGnおよびφS1，
φS2…φSoを順次発生し、順次、水平行ごとの読出
しを行なう。なお、リフレツシユパルスの電圧
は、第６図の場合と異なり第８図の場合は、各撮
像セルのゲート・チヤンネル間拡散電位差程度か
それより若干大きい程度が望ましい。
ヤツタ機能をもたせるように構成した実施例を示
す。第６図の実施例と異なる点は、リフレツシユ
パルスφR1，φR2…φRnが直接、リフレツシユ用垂
直走査回路６４から供給されるように構成され、
各リフレツシユパルスφR1，φR2…φRnは第９図に
示すように、シヤツタ開放期間τ以外の水平帰線
時間継続して各選択線１３−１…１３−ｍに印加
されていることである。つまり、リフレツシユ用
垂直走査回路６４は、各選択線１３−１…１３−
ｍを順次、1H期間（水平帰線期間を含む水平走
査期間）だけ位相をずらせて消勢し、シヤツタ開
放期間τが経過すると再びリフレツシユ電圧VR
を同様に順次、1H期間だけ位相をずらせて印加
する。シヤツタ開放期間τ終了の直前の１水平走
査期間において、読出し用垂直走査回路６３およ
び水平走査回路６２が第６図の実施例の場合と同
様にして読出しパルスφG1，GG2…φGnおよびφS1，
φS2…φSoを順次発生し、順次、水平行ごとの読出
しを行なう。なお、リフレツシユパルスの電圧
は、第６図の場合と異なり第８図の場合は、各撮
像セルのゲート・チヤンネル間拡散電位差程度か
それより若干大きい程度が望ましい。
このようにしてシヤツタ開放期間τ中にのみ各
画素セル１００において入射光に応じた光キヤリ
アの蓄積が行なわれ、その期間の終了の際、読出
しが行なわれる。期間τ以外では、対応する画素
セル１００は常にリセツト状態におかれている。
このような動作は、あたかも機械的なフオーカル
プレーンシヤツタのそれに酷似しており、その機
能を電子的に実現したものである。
画素セル１００において入射光に応じた光キヤリ
アの蓄積が行なわれ、その期間の終了の際、読出
しが行なわれる。期間τ以外では、対応する画素
セル１００は常にリセツト状態におかれている。
このような動作は、あたかも機械的なフオーカル
プレーンシヤツタのそれに酷似しており、その機
能を電子的に実現したものである。
なお、シヤツタ開放期間τの長さは、読出し用
垂直走査回路６３とリフレツシユ用垂直走査回路
６４の動作の位相を変えることによつて可変とす
ることができる。また、第９図のタイミング図は
この電子的シヤツタ機能を静止画像の撮影に適用
した例を示しているが、テレビジヨン信号の垂直
走査に同期して繰返しこの電子的シヤツタ開閉動
作を行なえば、動画像の撮影にもこれを適用する
ことができる。
垂直走査回路６３とリフレツシユ用垂直走査回路
６４の動作の位相を変えることによつて可変とす
ることができる。また、第９図のタイミング図は
この電子的シヤツタ機能を静止画像の撮影に適用
した例を示しているが、テレビジヨン信号の垂直
走査に同期して繰返しこの電子的シヤツタ開閉動
作を行なえば、動画像の撮影にもこれを適用する
ことができる。
本発明の２次元固体撮像装置に用いられる各画
素セルは前記第１図及び第２図に示されるものを
そのまま用いることができる。かかる画素セルを
構成するトランジスタを静電誘導トランジスタと
するためには、チヤンネルとなるn-領域２の不
純物密度は、おおよそ１×1016cm-3以下、ゲー
ト、ソース、及びドレイン領域の不純物密度は、
おおよそ１×1018cm-3以上とする。ゲート電圧が
0Vでもドレイン電流が流れないためには、拡散
電位のみで、ゲートとゲートの間及びチヤンネル
が既に空乏層化するような寸法と不純物密度に選
ぶ。さらに、ゲート電圧が0Vでもドレイン電流
を流すことができ、わずかな負のゲート電圧を加
えたときにドレイン電流が流れなくなるような
SITを用いてもよい。ゲートの厚さを厚くして、
ゲート間隔を小さくすればより一層容易となるこ
とはいうまでもない。光増幅をさせるので、各工
程では結晶に転位、欠陥等が導入されないように
注意する必要があり、例えばp+ゲートをボロン
拡散するときには、格子歪みを起さないように
族原子を用いて格子歪の補償をする。光により励
起された電子、正孔対がチヤンネルのn-領域で
容易に再結合しないためには、チヤンネル領域に
おけるキヤリアの寿命が長いことが必要で、工程
の最終段階において、重金属に対するゲツタリン
グを施してチヤンネル領域のキヤリア寿命を上げ
る。
素セルは前記第１図及び第２図に示されるものを
そのまま用いることができる。かかる画素セルを
構成するトランジスタを静電誘導トランジスタと
するためには、チヤンネルとなるn-領域２の不
純物密度は、おおよそ１×1016cm-3以下、ゲー
ト、ソース、及びドレイン領域の不純物密度は、
おおよそ１×1018cm-3以上とする。ゲート電圧が
0Vでもドレイン電流が流れないためには、拡散
電位のみで、ゲートとゲートの間及びチヤンネル
が既に空乏層化するような寸法と不純物密度に選
ぶ。さらに、ゲート電圧が0Vでもドレイン電流
を流すことができ、わずかな負のゲート電圧を加
えたときにドレイン電流が流れなくなるような
SITを用いてもよい。ゲートの厚さを厚くして、
ゲート間隔を小さくすればより一層容易となるこ
とはいうまでもない。光増幅をさせるので、各工
程では結晶に転位、欠陥等が導入されないように
注意する必要があり、例えばp+ゲートをボロン
拡散するときには、格子歪みを起さないように
族原子を用いて格子歪の補償をする。光により励
起された電子、正孔対がチヤンネルのn-領域で
容易に再結合しないためには、チヤンネル領域に
おけるキヤリアの寿命が長いことが必要で、工程
の最終段階において、重金属に対するゲツタリン
グを施してチヤンネル領域のキヤリア寿命を上げ
る。
第１図及び第２図に示した画素セルのうち好ま
しくは第２図に示した如きコントロールゲート４
−１とシールデイングゲート４−２を分割した形
態の分割ゲート型のものが隣接する画素セルとの
セル間分離が良好であるので高集積化する上で好
ましい。このような第２図に示す画素セルの配置
を電極と共に平面図として第１０図に示してい
る。シールデイングゲート領域４−２はコントロ
ールゲート領域４−１及びドレイン（ドレイン電
極）３を囲んで各画素セルにわたつて共通に設け
られている。１６は読出し線であつてドレイン３
にハツチングで示した部分で電気的に接触してお
り、他の部分では電気的に絶縁されており、コン
トロールゲート４−１部分は開孔となつている。
１３は選択線であり、コントロールゲート４−１
部に破線でハツチングがされている部分でコント
ロールゲートのコンデンサを形成しており、この
電極は書き込むべき光に対して透明である必要が
ある。
しくは第２図に示した如きコントロールゲート４
−１とシールデイングゲート４−２を分割した形
態の分割ゲート型のものが隣接する画素セルとの
セル間分離が良好であるので高集積化する上で好
ましい。このような第２図に示す画素セルの配置
を電極と共に平面図として第１０図に示してい
る。シールデイングゲート領域４−２はコントロ
ールゲート領域４−１及びドレイン（ドレイン電
極）３を囲んで各画素セルにわたつて共通に設け
られている。１６は読出し線であつてドレイン３
にハツチングで示した部分で電気的に接触してお
り、他の部分では電気的に絶縁されており、コン
トロールゲート４−１部分は開孔となつている。
１３は選択線であり、コントロールゲート４−１
部に破線でハツチングがされている部分でコント
ロールゲートのコンデンサを形成しており、この
電極は書き込むべき光に対して透明である必要が
ある。
第１１図は本発明に用いられる固体撮像装置の
１画素セルの更に改良案であつて、ドレイン領域
３の位置をシールデイングゲート領域４−２との
間隔W2をコントロールゲート領域４−１との間
隔W1に比して十分小さくなる、即ちW1＞W2な
る間隔に設定したものでコントロールゲート領域
４−１からの空乏層を更に広げることによつて光
励起されて発生した電荷をコントロールゲート領
域４−１に効率よく蓄積するためのものである。
１画素セルの更に改良案であつて、ドレイン領域
３の位置をシールデイングゲート領域４−２との
間隔W2をコントロールゲート領域４−１との間
隔W1に比して十分小さくなる、即ちW1＞W2な
る間隔に設定したものでコントロールゲート領域
４−１からの空乏層を更に広げることによつて光
励起されて発生した電荷をコントロールゲート領
域４−１に効率よく蓄積するためのものである。
以上の実施例においてドレイン領域３及びソー
ス領域１の関係を互いに逆にしてn+領域１にに
電源１５から負荷抵抗１４を介して電圧を印加す
るようにしてもよい。又、上記の実施例において
固体撮像装置を構成する各領域の電導型をすべて
逆転させてもよい。この場合選択線１３に加えら
れるパルス電圧VG及びVRは前述の実施例におい
ては正の電圧であつたものが、負に、又同様にビ
デオ電源も正から負にそれぞれ変更されればよ
く、この場合ゲート領域に蓄積された電荷も電子
となる。
ス領域１の関係を互いに逆にしてn+領域１にに
電源１５から負荷抵抗１４を介して電圧を印加す
るようにしてもよい。又、上記の実施例において
固体撮像装置を構成する各領域の電導型をすべて
逆転させてもよい。この場合選択線１３に加えら
れるパルス電圧VG及びVRは前述の実施例におい
ては正の電圧であつたものが、負に、又同様にビ
デオ電源も正から負にそれぞれ変更されればよ
く、この場合ゲート領域に蓄積された電荷も電子
となる。
以上詳細に説明したように本発明によれば選択
線を１水平走査期間毎に順次選択して各画素セル
の画像信号を読み出すと共に、水平帰線期間にそ
の選択に接続している画素セルをリフレツシユす
ることができるようにしたのでテレビジヨン信号
を得るに好適となる。
線を１水平走査期間毎に順次選択して各画素セル
の画像信号を読み出すと共に、水平帰線期間にそ
の選択に接続している画素セルをリフレツシユす
ることができるようにしたのでテレビジヨン信号
を得るに好適となる。
第１図及び第２図は本発明の２次元固体撮像装
置に用いられる１画素セルを示す断面図、第３図
はその等価回路を示す回路図、第４図及び第５図
はそれぞれ上記の各画素セルを２次元固体撮像装
置に組込んだ場合の回路を示す回路図及びその動
作タイミングチヤート、第６図，第８図及び第７
図，第９図はそれぞれ本発明の２次元固体撮像装
置の回路図及びその動作タイミングチヤート、第
１０図は本発明の２次元固体撮像装置の部分平面
図、第１１図は本発明の２次元固体撮像装置に用
いられる１画素セルの他の実施例を示す断面図で
ある。 主要部分の符号の説明、１１−１〜１１−ｎ…
スイツチ用トランジスタ、１３−１〜１３−ｍ…
選択線、１６−１〜１６−ｎ…信号読出し線、６
０−１〜６０−ｍ…スイツチ用トランジスタ、６
１−１〜６１−ｍ…スイツチ用トランジスタ、６
２…水平走査回路、６３…読出し用垂直走査回
路、６４…リフレツシユ用垂直走査回路。
置に用いられる１画素セルを示す断面図、第３図
はその等価回路を示す回路図、第４図及び第５図
はそれぞれ上記の各画素セルを２次元固体撮像装
置に組込んだ場合の回路を示す回路図及びその動
作タイミングチヤート、第６図，第８図及び第７
図，第９図はそれぞれ本発明の２次元固体撮像装
置の回路図及びその動作タイミングチヤート、第
１０図は本発明の２次元固体撮像装置の部分平面
図、第１１図は本発明の２次元固体撮像装置に用
いられる１画素セルの他の実施例を示す断面図で
ある。 主要部分の符号の説明、１１−１〜１１−ｎ…
スイツチ用トランジスタ、１３−１〜１３−ｍ…
選択線、１６−１〜１６−ｎ…信号読出し線、６
０−１〜６０−ｍ…スイツチ用トランジスタ、６
１−１〜６１−ｍ…スイツチ用トランジスタ、６
２…水平走査回路、６３…読出し用垂直走査回
路、６４…リフレツシユ用垂直走査回路。
Claims (1)
- １ 高抵抗半導体から形成されたチヤンネル領域
を介して対向する一導電型半導体領域を一主電極
領域及び他主電極領域とし、該両主電極領域間に
流れる電流を制御するために該チヤンネル領域に
接して設けられた他導電型のゲート領域とから成
る静電誘導トランジスタから構成されており、且
つ前記ゲート領域の少なくとも一部にコンデンサ
を介して透明電極が形成され、光励起によつて生
じたキヤリアの一方が該ゲート領域に蓄積され、
これによつて前記両主電極間の電流を制御しうる
ように形成された画素セルを２次元方向に複数個
配列して成り、該複数の画素セルのゲート領域を
コンデンサを介して行方向に共通に接続した複数
の選択線を水平走査期間毎に選択して読出しパル
ス電圧を印加しうるように読出し用垂直走査回路
に接続し、該複数の画素セルの一方の主電極領域
を列方向に共通に接続した複数の信号読出し線を
水平走査期間内に選択して読出しパルス電圧を印
加しうるように水平走査回路に接続して行方向及
び列方向に画素セルを選択して信号を読出し可能
に形成すると共に、前記複数の選択線を水平帰線
期間毎に選択してリフレツシユ用パルス電圧を印
加しうるようにリフレツシユ用垂直走査回路に接
続したことを特徴とする２次元固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026932A JPS59153381A (ja) | 1983-02-22 | 1983-02-22 | ２次元固体撮像装置 |
| US06/579,644 US4524391A (en) | 1983-02-22 | 1984-02-13 | Two-dimensional solid-state image sensor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026932A JPS59153381A (ja) | 1983-02-22 | 1983-02-22 | ２次元固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59153381A JPS59153381A (ja) | 1984-09-01 |
| JPH0444466B2 true JPH0444466B2 (ja) | 1992-07-21 |
Family
ID=12206929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026932A Granted JPS59153381A (ja) | 1983-02-22 | 1983-02-22 | ２次元固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4524391A (ja) |
| JP (1) | JPS59153381A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108462A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 静電誘導トランジスタを具える固体撮像素子 |
| JPS59108464A (ja) * | 1982-12-14 | 1984-06-22 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4665325A (en) * | 1984-01-30 | 1987-05-12 | Matsushita Electric Industrial Co., Ltd. | Solid state image sensor with signal amplification |
| JPH0666446B2 (ja) * | 1984-03-29 | 1994-08-24 | オリンパス光学工業株式会社 | 固体撮像素子 |
| JPH0824351B2 (ja) * | 1984-04-27 | 1996-03-06 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JPS60254886A (ja) * | 1984-05-31 | 1985-12-16 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS614376A (ja) * | 1984-06-19 | 1986-01-10 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4573076A (en) * | 1984-07-13 | 1986-02-25 | Fuji Photo Film Co., Ltd. | Image sensor including a repeating read function |
| JPS6181087A (ja) * | 1984-09-28 | 1986-04-24 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS61136388A (ja) * | 1984-11-21 | 1986-06-24 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPH0773344B2 (ja) * | 1984-12-27 | 1995-08-02 | キヤノン株式会社 | 固体撮像装置 |
| US4875100A (en) * | 1986-10-23 | 1989-10-17 | Sony Corporation | Electronic shutter for a CCD image sensor |
| JPS6442992A (en) * | 1987-08-08 | 1989-02-15 | Olympus Optical Co | Solid-state image pickup device |
| JP2822393B2 (ja) * | 1988-07-30 | 1998-11-11 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| US5288988A (en) * | 1990-08-07 | 1994-02-22 | Canon Kabushiki Kaisha | Photoconversion device having reset control circuitry |
| US5486711A (en) * | 1993-06-25 | 1996-01-23 | Nikon Corporation | Solid-state image sensor with overlapping split gate electrodes |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546548A (en) * | 1978-09-28 | 1980-04-01 | Semiconductor Res Found | Electrostatic induction integrated circuit |
| JPS6033345B2 (ja) * | 1979-06-08 | 1985-08-02 | 日本電気株式会社 | 電荷転送撮像装置とその駆動方法 |
| JPS56165473A (en) * | 1980-05-24 | 1981-12-19 | Semiconductor Res Found | Semiconductor pickup device |
| JPS5799086A (en) * | 1980-12-12 | 1982-06-19 | Fuji Photo Film Co Ltd | Solid-state image sensor |
-
1983
- 1983-02-22 JP JP58026932A patent/JPS59153381A/ja active Granted
-
1984
- 1984-02-13 US US06/579,644 patent/US4524391A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59153381A (ja) | 1984-09-01 |
| US4524391A (en) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352757B1 (ko) | 고속도 동작 고체 촬상 장치 | |
| JPH0340996B2 (ja) | ||
| KR100262287B1 (ko) | 증폭형고체촬상장치 | |
| JPH0444466B2 (ja) | ||
| JP3554224B2 (ja) | 光電変換装置 | |
| US5119202A (en) | Scan circuit with bootstrap drive | |
| US6476371B2 (en) | Solid state imaging device and driving method thereof | |
| JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| US4223330A (en) | Solid-state imaging device | |
| JPH0447515B2 (ja) | ||
| US5386108A (en) | Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof | |
| US5990503A (en) | Selectable resolution CCD sensor | |
| JPH0453149B2 (ja) | ||
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JPS60254886A (ja) | 固体撮像装置 | |
| US20050151867A1 (en) | Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP2589312B2 (ja) | 光電変換装置 | |
| US7218346B1 (en) | Method for driving solid-state image pickup device | |
| JPS6376582A (ja) | 光電変換装置 | |
| JPH06326928A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JPS6148308B2 (ja) | ||
| JPH0746839B2 (ja) | 光電変換装置 | |
| KR830000575B1 (ko) | 고체촬상 장치 | |
| JPH069239B2 (ja) | 固体撮像装置 |