JPH0360376A - Electric power source device - Google Patents

Electric power source device

Info

Publication number
JPH0360376A
JPH0360376A JP1193435A JP19343589A JPH0360376A JP H0360376 A JPH0360376 A JP H0360376A JP 1193435 A JP1193435 A JP 1193435A JP 19343589 A JP19343589 A JP 19343589A JP H0360376 A JPH0360376 A JP H0360376A
Authority
JP
Japan
Prior art keywords
power supply
circuit
transistor
input
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1193435A
Other languages
Japanese (ja)
Other versions
JP2690045B2 (en
Inventor
Minoru Maehara
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1193435A priority Critical patent/JP2690045B2/en
Priority to US07/514,052 priority patent/US5063490A/en
Priority to CA002015281A priority patent/CA2015281C/en
Priority to DE69015418T priority patent/DE69015418T2/en
Priority to EP90107778A priority patent/EP0394966B1/en
Priority to KR1019900005973A priority patent/KR930004817B1/en
Publication of JPH0360376A publication Critical patent/JPH0360376A/en
Application granted granted Critical
Publication of JP2690045B2 publication Critical patent/JP2690045B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • Y02B20/202

Landscapes

  • Inverter Devices (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)
  • Rectifiers (AREA)

Abstract

PURPOSE:To increase the degree of freedom in control while maintaining the balance between input and output power by intermittently stopping a switching element capable of input control, corresponding to the power source polarity detected by a power source polarity detecting means. CONSTITUTION:First oscillation output out 1 is input in an AND gate G1, and the output of an AND gate G1 becomes the trigger input of a monostable multivibrator MV1. The output of the monostable multivibrator MV1 becomes the trigger input of a monostable multivibrator MV2. The monostable multivibrator MV2 outputs a pulse signal of pulse width capable of containing one output pulse of an oscillation circuit 10. This pulse signal is input together with a power source polarity detection signal into an AND gate G2, and the output of the AND gate G2 is inverted for logic, and is input together with the first oscillation out 1 into an AND gate G4.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、交流電力を直流電力に変換し、この直流電力
をスイッチングして負荷に電力を供給する電源装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a power supply device that converts alternating current power into direct current power and switches this direct current power to supply power to a load.

[従来の技術] 第16図は従来の電源装置(平成1年特許願第6446
5号)の回路図である。以下、その回路構成について説
明する。この回路は、スイッチング素子として、パワー
MOSFETよりなるトランジスタQ 、Q 2を備え
ている。トランジスタQ。
[Prior Art] Figure 16 shows a conventional power supply device (Patent Application No. 6446 of 1999).
5) is a circuit diagram. The circuit configuration will be explained below. This circuit includes transistors Q 1 and Q 2 made of power MOSFETs as switching elements. Transistor Q.

のソースは、トランジスタQ2のトレインに接続されて
いる。トランジスタQ、Q2には、ダイオードD、、D
、が夫々逆並列接続されている。このダイオードD、、
D2はパワーMO3FETのドレイン・ソース間に寄生
する逆方向ダイオードにより代用できる。トランジスタ
Q、のトレインにはダイオードD、のカソードが接続さ
れ−ダイオードD3のアノードはダイオードD4のカソ
ードに接続され、ダイオードD4のアノードはトランジ
スタQ2のソースに接続されている。トランジスタQ1
のドレインには、コンデンサC3の一端が接続され、コ
ンデンサC8の他端はコンデンサC1の一端に接続され
、コンデンサC4の他端はトランジスタQ2のソースに
接続されている。トランジスタQ 1. Q 2の接続
点とコンデンサCs 、 C<の接続点の間には、負荷
回路2が接続されている。トランジスタQ 1. Q 
2の接続点は交流電源Vsの一端に接続されている。交
流電源Vsの他端は、インダクタL + 、 L 2を
介して、ダイオードD 2.D 、の接続点に接続され
ている。インダクタL、、L、の接続点と交流電源Vs
の一端との間には、コンデンサC1が接続されている。
The source of is connected to the train of transistor Q2. Transistors Q and Q2 have diodes D, D
, are connected in antiparallel. This diode D...
D2 can be replaced by a reverse diode parasitic between the drain and source of the power MO3FET. The train of transistor Q is connected to the cathode of diode D, - the anode of diode D3 is connected to the cathode of diode D4, and the anode of diode D4 is connected to the source of transistor Q2. Transistor Q1
One end of the capacitor C3 is connected to the drain of the capacitor C3, the other end of the capacitor C8 is connected to one end of the capacitor C1, and the other end of the capacitor C4 is connected to the source of the transistor Q2. Transistor Q 1. A load circuit 2 is connected between the connection point of Q 2 and the connection point of capacitors Cs and C<. Transistor Q 1. Q
The connection point 2 is connected to one end of the AC power supply Vs. The other end of the AC power supply Vs is connected to a diode D2. through inductors L+ and L2. It is connected to the connection point of D. Connection point of inductors L, L, and AC power supply Vs
A capacitor C1 is connected between one end of the capacitor C1 and one end of the capacitor C1.

インダクタL1とコンデンサC7はACフィルタを構成
している。
Inductor L1 and capacitor C7 constitute an AC filter.

トランジスタQ、のゲート・ソース間には、矩形波の駆
動信号S、が入力されており、トランジスタQ2のゲー
ト・ソース間には、駆動信号SIが高レベルのときに低
レベルとなり、駆動信号Sが低レベルのときに高レベル
となる矩形波の駆動信号S、が入力されている。これに
より、トランジスタQ、、Q、は交互にオン・オフされ
る。
A square wave drive signal S is input between the gate and source of the transistor Q, and when the drive signal SI is at a high level, the drive signal S becomes low level, and the drive signal S is input between the gate and source of the transistor Q2. A rectangular wave drive signal S that becomes high level when S is low level is input. As a result, transistors Q, , Q, are turned on and off alternately.

まず、交流電源Vsが正の半サイクルのときに、トラン
ジスタQ1がオンすると、インダクタL2、ダイオード
D1、トランジスタQ、を通る経路で交流電源Vsから
インダクタL2に電流が流れ、その電流値は入力交流電
圧Vinの瞬時値に比例した傾きで増加していく、この
とき、トランジスタQはインバータ用のスイッチング素
子としても機能し、コンデンサC3からトランジスタQ
、を介して負荷回路Zに電流を流す。
First, when the transistor Q1 is turned on during a positive half cycle of the AC power supply Vs, a current flows from the AC power supply Vs to the inductor L2 through a path passing through the inductor L2, the diode D1, and the transistor Q, and the current value is The voltage increases at a slope proportional to the instantaneous value of the voltage Vin. At this time, the transistor Q also functions as a switching element for the inverter, and the voltage is increased from the capacitor C3 to the transistor Q.
, to cause current to flow through the load circuit Z.

次に、トランジスタQ、がオフすると、インダクタL2
、ダイオードD3.コンデンサC3、負荷回路Z、交流
電源Vsを通る経路、並びに、インダクタL2、ダイオ
ードD1、コンデンサC3,C4、ダイオードD2、交
流電源Vsを通る経路で、インダクタL2のエネルギー
が放出され、コンデンサC1及びC2を充電する。この
とき、トランジスタQ2がオンしており、コンデンサC
1がら負荷回路Z、トランジスタQ、を通る経路で、上
記とは逆方向に負荷回路2に電流を流す。
Next, when transistor Q is turned off, inductor L2
, diode D3. The energy of the inductor L2 is released through the path passing through the capacitor C3, the load circuit Z, and the AC power supply Vs, as well as through the inductor L2, diode D1, capacitors C3, C4, diode D2, and the AC power supply Vs. to charge. At this time, transistor Q2 is on and capacitor C
A current flows through the load circuit 2 in the opposite direction to the above through a path that passes through the load circuit Z and the transistor Q.

このように、交流電源Vsが正の半サイクルでは、トラ
ンジスタQ、がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタQ2
はインバータ用のスイッチング素子としてだけ機能する
In this way, during the positive half cycle of the AC power supply Vs, the transistor Q serves as both the switching element for the chopper and the switching element for the inverter, and the transistor Q2
functions only as a switching element for the inverter.

次に、交流電源Vsが負の半サイクルのときに、トラン
ジスタQ2がオンすると、交流電源Vs、トランジスタ
Q2、ダイオードD1、インダクタL2を通る経路で、
インダクタL2に電流が流れ、その電流値は入力交流電
圧Vinの瞬時値に比例した傾きで増加して行く、この
とき、トランジスタ。2はインバータ用のスイッチング
素子としても機能し、コンデンサc4がら負荷回路2、
トランジスタQ2を通る経路で負荷回路Zに電流を流す
Next, when the transistor Q2 is turned on during the negative half cycle of the AC power supply Vs, the path passes through the AC power supply Vs, the transistor Q2, the diode D1, and the inductor L2.
A current flows through the inductor L2, and the current value increases at a slope proportional to the instantaneous value of the input AC voltage Vin.At this time, the transistor. 2 also functions as a switching element for the inverter, and the capacitor C4 also connects the load circuit 2,
Current flows through the load circuit Z through a path passing through the transistor Q2.

次に、トランジスタQ2がオフすると、交流電源Vs、
負荷回路Z、コンデンサc4、ダイオードD4、インダ
クタL2を通る経路、並びに、交流電源Vs、ダイオー
ドD、、−1ンデン?C,、C,ダイオードD4、イン
ダクタL2を通る経路で、インダクタL2のエネルギー
が放出され、コンデンサC1及びC1を充電する。この
とき、トランジスタQ、がオンしており、コンデンサC
5からトランジスタQ、を介して、上記とは逆方向に負
荷回路Zに電流を流す。
Next, when the transistor Q2 turns off, the AC power supply Vs,
A path passing through load circuit Z, capacitor c4, diode D4, and inductor L2, as well as AC power supply Vs, diode D, . In the path through C, , C, diode D4, and inductor L2, the energy in inductor L2 is released and charges capacitors C1 and C1. At this time, transistor Q is on, and capacitor C
5 to the load circuit Z through the transistor Q in the opposite direction to the above.

このように、交流電源Vsが負の半サイクルでは、トラ
ンジスタQ2がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタQ、はインバータ用のスイッチング素子としてだけ
機能する。
In this manner, during the negative half cycle of the AC power supply Vs, the transistor Q2 functions both as a chopper switching element and an inverter switching element, and the transistor Q functions only as an inverter switching element.

したがって、上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼ね
、且つ少ない素子数で構成されており、電力損失が少な
く、回路構成も簡単になるという利点がある。また、上
記回路にあっては、交流電源Vsの半サイクル毎に各ト
ランジスタQ。
Therefore, in the above circuit, the switching element for the inverter also serves as the switching element for the chopper, and is configured with a small number of elements, which has the advantage of reducing power loss and simplifying the circuit configuration. Further, in the above circuit, each transistor Q is activated every half cycle of the AC power supply Vs.

Q2が交互にチョッパー用及びインバータ用のスイッチ
ング素子として働くので、スイッチング素子1側当たり
のストレスが軽減される1いう利点があり、またスイッ
チング素子(トランジスタQQ、)の電力損失のバラン
スが取れているので、例えば放熱構造は同じで良い、さ
らに、スイッチング素子(トランジスタQ 7. Q 
2 )はチョッパー用及びインバータ用のスイッチング
素子として動作しているから、別個にチョッパー駆動回
路を設ける必要がなく、また駆動回路の構成も簡単化さ
れる。
Since Q2 alternately works as a switching element for the chopper and an inverter, there is an advantage that the stress per switching element side is reduced, and the power loss of the switching element (transistor QQ,) is balanced. Therefore, for example, the heat dissipation structure may be the same, and the switching element (transistor Q7.
2) operates as a switching element for the chopper and the inverter, so there is no need to provide a separate chopper drive circuit, and the configuration of the drive circuit is also simplified.

なお、交流電源VsとインダクタL2の間に、インダク
タL、とコンデンサC1よりなるACフィルタを挿入し
て入力電流Iinを連続的にすることにより、入力電流
歪率を低減することができ、また、入力電流Iinを入
力電圧Vinと同相の正弦波にできるので、入力力率は
ほぼ1となる。
Note that the input current distortion factor can be reduced by inserting an AC filter consisting of an inductor L and a capacitor C1 between the AC power supply Vs and the inductor L2 to make the input current Iin continuous. Since the input current Iin can be made into a sine wave having the same phase as the input voltage Vin, the input power factor becomes approximately 1.

上記回路において、負荷回路2としては、例えば、第1
7図に示すような回路が用いられる。この回路は放電灯
点灯回路であり、例えば蛍光灯のような熱陰極型放電灯
1aの電源側端子に限流及び共振用のインダクタし、を
直列接続し、非電源側端子間に共振及び予熱電流通電用
のコンデンサC2を並列接続したものである。放電灯り
の始動時にはコンデンサC2を介してフィラメントに予
熱電流が流れると共に、インダクタし、とコンデンサC
2の直列共振作用により放電灯1aの両端に高電圧が発
生し、放電灯1aが点灯するものである。
In the above circuit, as the load circuit 2, for example, the first
A circuit as shown in FIG. 7 is used. This circuit is a discharge lamp lighting circuit. For example, an inductor for current limiting and resonance is connected in series to the power supply side terminal of a hot cathode discharge lamp 1a such as a fluorescent lamp, and resonance and preheating are performed between the non-power supply side terminals. A capacitor C2 for current supply is connected in parallel. When the discharge lamp starts, a preheating current flows to the filament via capacitor C2, and the inductor and capacitor C
A high voltage is generated across the discharge lamp 1a due to the series resonance effect of the discharge lamp 1a, and the discharge lamp 1a is lit.

第18図は上記回路の動作波形図である。負荷電流IZ
はインダクタし、とコンデンサC2の共振作用により正
弦波状の電流となる。また、チョッパー電流TCHは三
角波状の高周波電流となるが、入力電流Iinはインダ
クタL、とコンデンサC1よりなるACフィルタにより
高周波成分を除去されて、入力電圧Vinと相似形の正
弦波状となり、入力力率が改善され、入力電流高調波歪
みが低減されるものである。
FIG. 18 is an operational waveform diagram of the above circuit. Load current IZ
is an inductor, and a sinusoidal current is generated due to the resonance effect of the capacitor C2. In addition, the chopper current TCH becomes a triangular wave-like high-frequency current, but the input current Iin has its high-frequency components removed by an AC filter consisting of an inductor L and a capacitor C1, and becomes a sine wave similar to the input voltage Vin, and the input current Iin becomes a sinusoidal waveform similar to the input voltage Vin. The input current harmonic distortion is improved and input current harmonic distortion is reduced.

第19図及び第20図は上記回路に用いる発振回路と駆
動回路の構成をそれぞれ示す回路図である。まず、第1
9図に示す発振回路は、スイッチングレギュレータ用の
制御用IC(日本電気株式会社製造μPC494C)よ
りなる、この制御用ICは、周知のように、電源端子(
12番ビン)とアース端子(7番ビン)の間に制御電源
Vccを印加されて使用され、コンデンサ端子(5番ビ
ン)とアース端子間に接続されるコンデンサC6と、抵
抗端子(6番ピン)とアース端子間に接続される抵抗R
3,R,との時定数に応じた周波数で発振する発振器を
内蔵している。その第1の発振出力は、第1のオープン
コレクタ端子(11番ピン)と第1のオープンエミッタ
端子(10番ビン)の間が短絡される状態と開放される
状態が交番することにより得られ、第2の発振出力は、
第2のオープンコレクタ端子(8番ビン〉と第2のオー
プンエミッタ端子(9番ビン)の間が短絡される状態と
開放される状態が交番することにより得られる。ここで
、出力制御端子(13番ピン〉をアースレベルに落とし
たときには、1石用のシングル・エンド動作を行い、第
1の発振出力は第2の発振出力と一致するものであるが
、出力制御端子を基準電圧出力端子(14番ビン)に得
られる基準電圧Vrefのレベルに設定したときには、
2石用のプッシュプル動作を行い、第1の発振出力と第
2の発振出力は所定のデッドオフタイムを経て、反対の
状態を取る。
FIGS. 19 and 20 are circuit diagrams respectively showing the configurations of an oscillation circuit and a drive circuit used in the above circuit. First, the first
The oscillation circuit shown in Figure 9 consists of a control IC for a switching regulator (μPC494C manufactured by NEC Corporation).As is well known, this control IC is connected to a power supply terminal (
A control power supply Vcc is applied between the capacitor terminal (bin No. 12) and the ground terminal (bin no. 7), and a capacitor C6 is connected between the capacitor terminal (bin no. 5) and the ground terminal, ) and the ground terminal
It has a built-in oscillator that oscillates at a frequency according to the time constant of 3 and R. The first oscillation output is obtained by alternately shorting and opening the first open collector terminal (pin 11) and the first open emitter terminal (bin 10). , the second oscillation output is
This is obtained by alternately shorting and opening the second open collector terminal (bin 8) and the second open emitter terminal (bin 9).Here, the output control terminal ( When pin 13 is dropped to the ground level, single-ended operation for one stone is performed, and the first oscillation output matches the second oscillation output, but the output control terminal is connected to the reference voltage output terminal. When set to the level of the reference voltage Vref obtained in (bin 14),
A push-pull operation for two stones is performed, and the first oscillation output and the second oscillation output take opposite states after a predetermined dead-off time.

このデッドオフタイムは、デッドオフタイム制御端子(
4番ビン)の電圧で決まるが、この回路では同端子をア
ース端子に接続して、デッドオフタイムをゼロとしてい
る。なお、非反転入力端子(1番ピン、16番ピン〉と
反転入力端子(2番ピン、15番ピン)は、パルス幅制
御用のコンパレータの入力端子であり、パルス幅制御を
行わない場合には、前者をアースレベルGNDにプルダ
ウン(又は開放)し、後者を制御電源Vceのレベルに
プルアップしておくものである。また、フィードバック
端子(3番ビン)はパルス幅制御用の帰還入力端子であ
り、上記回路では使用しないのでアース端子に接続しで
ある。
This dead-off time is determined by the dead-off time control terminal (
It is determined by the voltage of the 4th bin), but in this circuit, this terminal is connected to the ground terminal to make the dead-off time zero. Note that the non-inverting input terminals (pin 1, pin 16) and the inverting input terminals (pin 2, pin 15) are the input terminals of the comparator for pulse width control, and are used when pulse width control is not performed. The former is pulled down (or opened) to the ground level GND, and the latter is pulled up to the level of the control power supply Vce.Furthermore, the feedback terminal (bin 3) is a feedback input terminal for pulse width control. Since it is not used in the above circuit, it is connected to the ground terminal.

この発振回路の第1のオープンエミッタ端子(10番ビ
ン)は抵抗R1を介して接地され、第2のオープンエミ
ッタ端子(9番ビン)は抵抗R2を介して接地されてい
る。したがって、第1のオープンエミッタ端子(10番
ビン〉と第1のオープンコレクタ端子(11番ピン)と
が短絡されたときには、第1の発振出力“outl”は
制御電源電圧Vccにょリ“High”レベルとなる。
The first open emitter terminal (bin No. 10) of this oscillation circuit is grounded via a resistor R1, and the second open emitter terminal (bin No. 9) is grounded via a resistor R2. Therefore, when the first open emitter terminal (bin No. 10) and the first open collector terminal (pin No. 11) are short-circuited, the first oscillation output "outl" becomes "High" as compared to the control power supply voltage Vcc. level.

このとき、第2のオープンエミッタ端子く9番ピン〉と
第2のオープンコレクタ端子〈8番ピン〉とは開放され
ており、第2の発振出力“out2”は抵抗R2により
プルダウンされて“L os”レベルとなる。また、第
1のオープンエミッタ端子(10番ピン)と第1のオー
プンコレクタ端子(11番ビン)とが開放されたときに
は、第1の発振出力“outl”は抵抗R1によりプル
ダウンされて“L os”レベルとなる。このとき、第
2のオープンエミッタ端子(9番ピン)と第2のオープ
ンコレクタ端子(8番ビン〉とは短絡されており、第2
の発振出力“out2”は制御電源電圧Vccにより”
High”レベルとなる。
At this time, the second open emitter terminal (pin 9) and the second open collector terminal (pin 8) are open, and the second oscillation output "out2" is pulled down by the resistor R2 to "L". os” level. Furthermore, when the first open emitter terminal (pin 10) and the first open collector terminal (bin 11) are opened, the first oscillation output "outl" is pulled down by the resistor R1 and becomes "L os “It becomes a level. At this time, the second open emitter terminal (pin 9) and the second open collector terminal (pin 8) are short-circuited, and the second open emitter terminal (pin 9) is short-circuited.
The oscillation output "out2" is determined by the control power supply voltage Vcc.
It becomes "High" level.

次に、第20図に示す駆動回路について説明する。第1
の発振出力“outl”は、バイポーラ型のトランジス
タQ、、Q、よりなるトーテムポール回路を介してパル
ストランスPTの1次巻線とコンデンサC6の直列回路
に印加される。パルストランスPTの2次巻線は順バイ
アス用の抵抗R6と逆バイアス用のダイオードD、を介
してトランジスタQ、のゲート・ソース間に接続されて
いる。
Next, the drive circuit shown in FIG. 20 will be explained. 1st
The oscillation output "outl" is applied to the series circuit of the primary winding of the pulse transformer PT and the capacitor C6 through a totem pole circuit made up of bipolar transistors Q, , Q. The secondary winding of the pulse transformer PT is connected between the gate and source of the transistor Q via a forward bias resistor R6 and a reverse bias diode D.

トランジスタQ、のゲート・ソース間には、ツェナダイ
オードZD、、ZD2の逆直列回路と抵抗R。
Between the gate and source of transistor Q, there is an inverse series circuit of Zener diodes ZD, ZD2 and a resistor R.

が並列接続されている。また、第2の発振出力out2
”は、バイポーラ型のトランジスタQ、、Q@よりなる
トーテムポール回路とバイアス用の抵抗R2を介してト
ランジスタQ2のゲート・ソース間に供給されている。
are connected in parallel. In addition, the second oscillation output out2
" is supplied between the gate and source of the transistor Q2 via a totem pole circuit consisting of bipolar transistors Q, , Q@ and a bias resistor R2.

トランジスタQ2のゲート・ソース間には抵抗R3が並
列接続されている。
A resistor R3 is connected in parallel between the gate and source of the transistor Q2.

第1の発振出力“out 1”が“High″レベルに
なると、トランジスタQsがオン、トランジスタQ6が
オフとなり、制御電源電圧VccによりトランジスタQ
、を介してパルストランスPTの1次巻線とコンデンサ
C6に電流が流れて、コンデンサC6が充電される。こ
のとき、パルストランスPTの2次巻線に発生する電圧
により抵抗R1を介してトランジスタQ、のゲート・ソ
ース間容量が充電され、そのゲート電位がスレショルド
電圧よりも高くなると、トランジスタQ1がオンとなる
0次に、第1の発振出力“outl″が“L ow”レ
ベルになると、トランジスタQ、はオフとなり、トラン
ジスタQ6はコンデンサC6の充電電圧によりオンとな
る。
When the first oscillation output "out 1" reaches the "High" level, the transistor Qs is turned on and the transistor Q6 is turned off, and the control power supply voltage Vcc turns the transistor Q
, current flows through the primary winding of the pulse transformer PT and the capacitor C6, and the capacitor C6 is charged. At this time, the voltage generated in the secondary winding of the pulse transformer PT charges the gate-source capacitance of the transistor Q via the resistor R1, and when the gate potential becomes higher than the threshold voltage, the transistor Q1 is turned on. Then, when the first oscillation output "outl" goes to the "Low" level, the transistor Q is turned off, and the transistor Q6 is turned on by the charging voltage of the capacitor C6.

これにより、コンデンサC6からパルストランスPTの
1次巻線、トランジスタQ6を介して電流が流れ、パル
ストランスPTの2次巻線には上記とは逆極性の電圧が
発生する。これにより、トランジスタQ、のゲート・ソ
ース間容量の蓄積電荷はダイオードD7を介して引き抜
かれ、そのゲート電位がスレショルド電圧よりも低くな
ると、トランジスタQ、はオフとなる。なお、トランジ
スタQ、のゲート・ソース間にはツェナダイオードZD
、、ZD2の逆直列回路と抵抗R6が並列接続されてい
るので、トランジスタQ、のゲート・ソース間電圧がパ
ルストランスPTの誘起電圧により極端に高くなること
は防止できる。
As a result, a current flows from the capacitor C6 through the primary winding of the pulse transformer PT and the transistor Q6, and a voltage having a polarity opposite to that described above is generated in the secondary winding of the pulse transformer PT. As a result, the accumulated charge in the gate-source capacitance of transistor Q is extracted through diode D7, and when the gate potential becomes lower than the threshold voltage, transistor Q is turned off. Note that a Zener diode ZD is connected between the gate and source of the transistor Q.
, ZD2 and the resistor R6 are connected in parallel, it is possible to prevent the gate-source voltage of the transistor Q from becoming extremely high due to the induced voltage of the pulse transformer PT.

次に、第2の発振出力“out2”が“High”レベ
ルになると、トランジスタQ、がオン、トランジスタQ
Iがオフとなり、制御電源電圧Vccによりトランジス
タQ、と抵抗R2を介してトランジスタQ2のゲート・
ソース間容量が充電され、そのゲート電位がスレショル
ド電圧よりも高くなると、トランジスタQ2がオンとな
る。次に、第2の発振出力“out 2”が“L ow
”レベルになると、トランジスタQ7はオフとなり、ト
ランジスタQ、はトランジスタQ2のゲート・ソース間
容量の充電電圧によりオンとなる。これにより、トラン
ジスタQ2のゲート・ソース間容量の蓄積電荷は抵抗R
,,,R。
Next, when the second oscillation output "out2" becomes "High" level, the transistor Q is turned on and the transistor Q is turned on.
I is turned off, and the gate of transistor Q2 is turned off by control power supply voltage Vcc through transistor Q and resistor R2.
When the source-to-source capacitance is charged and its gate potential becomes higher than the threshold voltage, transistor Q2 is turned on. Next, the second oscillation output “out 2” becomes “Low”.
” level, the transistor Q7 is turned off, and the transistor Q is turned on by the charging voltage of the gate-source capacitance of the transistor Q2.As a result, the accumulated charge in the gate-source capacitance of the transistor Q2 is transferred to the resistor R.
,,,R.

を介して引き抜かれ、そのゲート電位がスレショルド電
圧よりも低くなると、トランジスタQ2はオフとなる。
When the gate potential becomes lower than the threshold voltage, transistor Q2 is turned off.

[発明が解決しようとする課題] 上述の従来例においては、インバータ回路とチョッパー
回路とでスイッチング素子を兼用しているので、出力電
力制御のためにインバータ回路の制御状態を変えると、
それがチョッパー回路にも影響を与え、反対に入力電力
制御のためにチョッパー回路の制御状態を変えると、そ
れがインバータ回路にも影響を与えることになり、制御
の自由度が小さいという問題があった。そこで、本発明
者はインバータ回路の制御は主として周波数制御により
行い、チョッパー回路の制御は主としてオン・デユーテ
ィ制御により行うことを提案したく平成1年特許願第1
34397号参照〉。
[Problems to be Solved by the Invention] In the above-mentioned conventional example, since the inverter circuit and the chopper circuit share the same switching element, when the control state of the inverter circuit is changed to control the output power,
This also affects the chopper circuit, and conversely, if you change the control state of the chopper circuit for input power control, it will also affect the inverter circuit, causing the problem that the degree of freedom in control is small. Ta. Therefore, the present inventor would like to propose that the inverter circuit be controlled mainly by frequency control, and the chopper circuit be controlled mainly by on-duty control.
See No. 34397.

しかしながら、例えば、トランジスタQ、、Q2のスイ
ッチング周波数を高くして、放電灯1aを調光すると、
インバータ回路の動作による負荷回路Zでの電力消費は
少なくなるが、チョッパー回路の動作による交流電源V
sからの電力供給は余り変化しない、このため、負荷回
路Zでの電力消費に比べて交流電源Vsからの電力供給
が過剰となり・、この過剰となった電力は全てコンデン
サC5゜C1に蓄積される。故に、コンデンサC,,C
4の充電電圧VDCが上昇し、耐圧オーバーでコンデン
サC,,C4が破壊される。また、トランジスタQQ2
やダイオードD1〜D2等の回路素子も耐圧オーバーで
破壊される場合がある。さらに、素子破壊の前には高電
圧が発生することになり、安全上も好ましくない、した
がって、調光時に余りスイッチング周波数を高くするこ
とはできず、制御の自由度が低下する。また、入力電力
や出力電力の変動補償をスイッチング素子の制御により
行う場合にも、制御の自由度が小さいので、変動補償範
囲が小さくなり、電源装置の安定度が悪くなるという問
題がある。
However, for example, if the switching frequency of the transistors Q, Q2 is increased to dim the discharge lamp 1a,
The power consumption in the load circuit Z due to the operation of the inverter circuit decreases, but the AC power consumption due to the operation of the chopper circuit decreases.
The power supply from s does not change much, so the power supply from the AC power supply Vs becomes excessive compared to the power consumption in the load circuit Z, and all this excess power is stored in the capacitor C5°C1. Ru. Therefore, capacitors C,,C
The charging voltage VDC of C4 increases, and capacitors C and C4 are destroyed due to overvoltage resistance. Also, transistor QQ2
Circuit elements such as diodes D1 and D2 may also be destroyed due to overvoltage breakdown. Furthermore, a high voltage will be generated before the element is destroyed, which is not desirable from a safety standpoint. Therefore, the switching frequency cannot be made too high during dimming, and the degree of freedom in control is reduced. Further, even when compensation for fluctuations in input power and output power is performed by controlling switching elements, there is a problem that the degree of freedom of control is small, so the fluctuation compensation range becomes small and the stability of the power supply device deteriorates.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、チョッパー回路とインバータ回
路とでスイッチング素子を兼用した電源装置において、
入力電力と出力電力のバランスを保ちながら制御の自由
度を高めることにある。
The present invention has been made in view of these points, and its object is to provide a power supply device in which a chopper circuit and an inverter circuit also serve as switching elements.
The goal is to increase the degree of freedom in control while maintaining a balance between input power and output power.

[課題を解決するための手段] 本発明にあっては、上記の課題を解決するために、第1
図に示すように、交流電源Vsの交流電圧をスイッチン
グ素子(トランジスタQ、、Q、)により高周波的にチ
ョッピングしてインダクタL2に印加し、上記インダク
タL2に蓄積されたエネルギーをコンデンサCs 、 
C4に充電して直流電源を得るチョッパー回路と、上記
直流電源の直流電圧を入力とし直列接続された第1及び
第2のスイッチング素子のオン・オフ動作により負荷回
路2に電力を供給するインバータ回路とを備え、第1の
スイッチング素子(トランジスタQ、)は交流電源Vs
の一方の電源極性(V in> O)のときにチョッパ
ー回路のスイッチング素子として兼用され、第2のスイ
ッチング素子(トランジスタQ2)は交流電源Vsの他
方の電源極性(V in< O)のときにチョッパー回
路のスイッチング素子として兼用される電源装置におい
て、交流電源Vsの電源極性を検出する電源極性検出手
段と、電源極性検出手段の検出出力に基づいて、チョッ
パー回路のスイッチング素子として兼用される側のスイ
ッチング素子の動作を間欠的に停止させる制御手段とを
設けたことを特徴とするものである。
[Means for Solving the Problems] In the present invention, in order to solve the above problems, the first
As shown in the figure, the alternating current voltage of the alternating current power source Vs is chopped at high frequency by a switching element (transistors Q, ,Q,) and applied to the inductor L2, and the energy stored in the inductor L2 is transferred to the capacitor Cs,
A chopper circuit that charges C4 to obtain a DC power supply, and an inverter circuit that receives the DC voltage of the DC power supply as input and supplies power to the load circuit 2 through on/off operations of first and second switching elements connected in series. The first switching element (transistor Q) is connected to an AC power source Vs.
It is also used as a switching element of the chopper circuit when one power supply polarity (V in > O) of the AC power supply Vs, and the second switching element (transistor Q2) is activated when the other power supply polarity (V in < O) of the AC power supply Vs. In a power supply device that is also used as a switching element of a chopper circuit, a power supply polarity detection means that detects the power supply polarity of an AC power supply Vs, and a detection output of the power supply polarity detection means that detects the power supply polarity of the AC power supply Vs, The present invention is characterized in that it includes a control means for intermittently stopping the operation of the switching element.

[作用] 第1図に示す回路にあっては、交流電源Vsの電源極性
と入力チョッパーを制御するスイッチング素子とが一対
一に対応している。すなわち、入力を制御可能なスイッ
チング素子は交流電源Vsの各電源極性について1個ず
つである。交流電源Vsの電源極性が正(V in> 
O)のときには、トランジスタQ1は入力を制御可能で
あるが、トランジスタQ、は入力を制御不可能である0
反対に、交流電源Vsの電源極性が負(Vin<O)の
ときには、トランジスタQ2は入力を制御可能であるが
、トランジスタQ、は入力を制御不可能である。そこで
、電源極性検出手段により検出された電源極性に対応し
て、入力制御可能なスイッチング素子を間欠的に停止さ
せる。具体的には、第2図の動作波形図に示すように、
交流電源Vsの電源極性が正(V in> O)のとき
には、トランジスタQ1の動作を間欠的に停止させる0
反対に、交流電源Vsの電源極性が負(Vin<O)の
ときには、トランジスタQ2の動作を間欠的に停止させ
る。このように、入力制御可能なスイッチング素子の動
作を間欠的に停止させることにより、交流電源Vsから
の電力供給を自由に減少させることができ、電力供給の
過剰によりコンデンサC,,C,の電圧VOCが上昇す
ることは防止できる。
[Operation] In the circuit shown in FIG. 1, there is a one-to-one correspondence between the power supply polarity of the AC power supply Vs and the switching element that controls the input chopper. That is, the number of switching elements whose input can be controlled is one for each power supply polarity of the AC power supply Vs. The power supply polarity of AC power supply Vs is positive (V in>
0), transistor Q1 can control the input, but transistor Q cannot control the input.
On the contrary, when the power supply polarity of the AC power supply Vs is negative (Vin<O), the input of the transistor Q2 can be controlled, but the input of the transistor Q cannot be controlled. Therefore, the input-controllable switching element is intermittently stopped in accordance with the power supply polarity detected by the power supply polarity detection means. Specifically, as shown in the operating waveform diagram in Figure 2,
When the power supply polarity of the AC power supply Vs is positive (V in > O), the operation of the transistor Q1 is stopped intermittently.
On the other hand, when the power supply polarity of the AC power supply Vs is negative (Vin<O), the operation of the transistor Q2 is intermittently stopped. In this way, by intermittently stopping the operation of the input-controllable switching elements, it is possible to freely reduce the power supply from the AC power supply Vs, and due to excessive power supply, the voltage of the capacitors C,,C, It is possible to prevent an increase in VOC.

[実施例1] 第1図は本発明の第1実施例の回路図である。[Example 1] FIG. 1 is a circuit diagram of a first embodiment of the present invention.

この回路は、第16図に示すハーフブリッジ回路の負荷
回路2として第17図に示す放電灯点灯回路を接続した
ものである0本実施例では、第2図の動作波形図に示す
ように、交流電源Vsの電源極性が正(Vin>O)の
ときには、トランジスタQ1の駆動信号Slを間欠的に
停止させ、交流電源Vsの電源極性が負(Vin<O)
のときには、トランジスタQ2の駆動信号S2を間欠的
に停止させている。
In this circuit, the discharge lamp lighting circuit shown in FIG. 17 is connected as the load circuit 2 of the half-bridge circuit shown in FIG. 16. In this embodiment, as shown in the operating waveform diagram of FIG. When the power supply polarity of the AC power supply Vs is positive (Vin>O), the drive signal Sl of the transistor Q1 is intermittently stopped, and the power supply polarity of the AC power supply Vs is negative (Vin<O).
At this time, the drive signal S2 of the transistor Q2 is intermittently stopped.

第3図は上記の動作を実現するための制御回路のi戒を
示している1図中、発振回路10の構成は第19図に示
す回路と同じであり、駆動回路12の構成は第20図に
示す回路と同じである0本実施例では、発振回路10と
駆動回路12の間に間欠駆動回路11を挿入したことを
特徴としている。
FIG. 3 shows the i-precepts of the control circuit for realizing the above operation. In FIG. 1, the configuration of the oscillation circuit 10 is the same as the circuit shown in FIG. This embodiment, which is the same as the circuit shown in the figure, is characterized in that an intermittent drive circuit 11 is inserted between an oscillation circuit 10 and a drive circuit 12.

この間欠駆動回路11の構成を第4図に示し説明する0
図中、VINは交流電源Vsの電源極性が正(V in
> O)のときに“High”レベル、負(Vin<O
)のときに“L am”レベルとなる信号であり、電源
極性検出手段の出力である。電源極性検出手段は上記の
信号VINを作成できる回路であれば良く、その構成は
特に限定しない、第1の発振出力“out1°′は電源
極性検出信号VINと共にANDゲートG、に入力され
、ANDゲートG、の出力CK1は単安定マルチバイブ
レータMVIのトリガー人力となる。このため、単安定
マルチバイブレータMVlは電源極性が正(Vin>O
)のときに、第1の発振出力“outl”の立ち下がり
でトリガーされる。
The configuration of this intermittent drive circuit 11 is shown in FIG.
In the figure, VIN indicates that the power supply polarity of the AC power supply Vs is positive (V in
> O), “High” level, negative (Vin<O)
), this signal becomes the "L am" level, and is the output of the power supply polarity detection means. The power supply polarity detection means may be any circuit that can generate the above-mentioned signal VIN, and its configuration is not particularly limited. The output CK1 of the gate G becomes the trigger for the monostable multivibrator MVI. Therefore, the monostable multivibrator MVl has a positive power supply polarity (Vin>O
), it is triggered at the falling edge of the first oscillation output "outl".

単安定マルチバイブレータMVIはトリガーされると、
所定の期間“High”レベルとなるパルス信号P1を
出力する。このパルス信号P1のパルス幅は、スイッチ
ング周期の数倍に設定している。
When the monostable multivibrator MVI is triggered,
A pulse signal P1 that remains at a "High" level for a predetermined period is output. The pulse width of this pulse signal P1 is set to several times the switching period.

単安定マルチバイブレータMVIの出力は、単安定マル
チバイブレータMV2のトリガー人力とされている。単
安定マルチバイブレータMV2は、発振回路10の出力
パルス1個を含み得るパルス幅のパルス信号P2を出力
する。このパルス信号P2は電源極性検出信号vINと
共にANDゲートG2に入力され、ANDゲートG2の
出力はNOT回路回路により論理を反転されて、第1の
発振出力“outl”と共にANDゲートG、に入力さ
れる。
The output of the monostable multivibrator MVI is used as a trigger force for the monostable multivibrator MV2. The monostable multivibrator MV2 outputs a pulse signal P2 having a pulse width that can include one output pulse of the oscillation circuit 10. This pulse signal P2 is input to the AND gate G2 together with the power supply polarity detection signal vIN, and the output of the AND gate G2 has its logic inverted by the NOT circuit and is input to the AND gate G together with the first oscillation output "outl". Ru.

ANDゲートG、から出力される信号がトランジスタQ
、駆動用の発振出力“out” 1”となる。
The signal output from AND gate G is transmitted to transistor Q.
, the oscillation output for driving becomes “out” 1”.

第6図は上記回路の各部の動作波形を示している。同図
に示すように、電源極性が正(Vin>O)のときには
、単安定マルチバイブレータMVIにより決定される周
期で、単安定マルチバイブレータMV2がトリガーされ
て、第1の発振出力“outl”を1パルス削るための
信号P2が発生され、一定周期で第1の発振出力“ou
t 1”のパルスが間引かれる。電源極性が負(V i
n< O)のときには、電源極性検出信号VINをNO
T回路回路s 、 G 、により論理反転させた信号を
第2の発振出力“out2″と共に、上記と同じ構成の
回路に与えることにより、単安定マルチバイブレータM
V3により決定される周期で、単安定マルチバイブレー
タMV4がトリガーされて、第2の発振出力“out 
2 ”を1パルス削るための信号P4が発生され、一定
周期。
FIG. 6 shows operating waveforms of each part of the circuit. As shown in the figure, when the power supply polarity is positive (Vin>O), the monostable multivibrator MV2 is triggered at a period determined by the monostable multivibrator MVI, and outputs the first oscillation output "outl". A signal P2 for cutting one pulse is generated, and the first oscillation output “ou
t1'' pulses are thinned out.The power supply polarity is negative (V i
When n < O), the power supply polarity detection signal VIN is set to NO.
A monostable multivibrator M can be created by applying the logic-inverted signal by the T circuit circuits s and G to the circuit with the same configuration as above, along with the second oscillation output "out2".
At a period determined by V3, the monostable multivibrator MV4 is triggered to generate the second oscillation output “out
A signal P4 is generated to remove one pulse from 2'' at a constant cycle.

で第2の発振出力″out2″のパルスが間引かれる。The pulses of the second oscillation output "out2" are thinned out.

第5図は単安定マルチバイブレータMVI〜MV4の構
成を示している。この回路は、汎用のタイマーIC(シ
グネティックス社、1lNE555)を備えている。入
力が立ち下がると、抵抗R,,,R,。
FIG. 5 shows the configuration of monostable multivibrators MVI to MV4. This circuit includes a general-purpose timer IC (Signetics, 11NE555). When the input falls, the resistors R,,,R,.

とコンデンサC0よりなる微分回路を介してタイマーI
Cのトリガ一端子(2番ビン)の電圧が立ち下がる。こ
のタイマーICは、トリガ一端子(2番ビン〉が(1/
3)Vcc以下になると、トリガーされて出力端子(3
番ピン)が“HiF!h”レベルとなり、放電端子(7
番ピン)は高インピーダンス状態となる。また、スレシ
ョルド端子(6番ビン)が(2/3)Vccになると出
力端子(3番ビン)が”Lowレベルとなり、放電端子
(7番ビン)も“L ow”レベルとなる。電源端子(
8番ピン)とアース端子(1番ビン)の間には、制御電
源電圧Vccが印加されている。また、リセット端子(
4番ビン)は電源端子(8番ビン)に接続されており、
周波数制御端子(5番ビン)は、デカップリングコンデ
ンサC1を介してアース端子(1番ビン)に接続されて
いる。
timer I via a differentiating circuit consisting of capacitor C0 and
The voltage at the trigger terminal 1 (bin 2) of C falls. In this timer IC, the trigger terminal (bin 2) is (1/
3) When the voltage drops below Vcc, it is triggered and the output terminal (3
pin No. 7) becomes “HiF!h” level, and the discharge terminal (pin No. 7) becomes “HiF!h” level.
pin) becomes high impedance. Also, when the threshold terminal (bin 6) becomes (2/3) Vcc, the output terminal (bin 3) goes to "Low" level, and the discharge terminal (bin 7) also goes to "Low" level.The power supply terminal (
A control power supply voltage Vcc is applied between the ground terminal (pin No. 8) and the ground terminal (bin No. 1). In addition, the reset terminal (
Bin No. 4) is connected to the power terminal (Bin No. 8),
The frequency control terminal (bin No. 5) is connected to the ground terminal (bin No. 1) via a decoupling capacitor C1.

タイマーICの時定数回路を構成する抵抗R+3とコン
デンサCI□の直列回路には、制御電源電圧Vccが印
加されている。抵抗R1,とコンデンサCI2の接続点
は、タイマーICのスレショルド端子(6番ビン)及び
放電端子(7番ビン〉に接続されており、これによって
、タイマーICは単安定マルチバイブレータとして動作
するものである。つまり、トリガ一端子(2番ビン〉が
“Low”レベルとなってトリガーされると、コンデン
サCatと抵抗RI3の時定数でスレショルド端子(6
番ビン〉が所定のスレショルド電圧V th= (2/
 3 )Vccとなるまで、出力端子(3番ビン〉は“
High”レベルとなる。この間、入力端子(2番ビン
)の電圧が変動しても、コンデンサC1□の電圧がスレ
ショルド電圧vthに達するまでは出力端子(3番ピン
)は“High”レベルを保持する。
Control power supply voltage Vcc is applied to a series circuit of resistor R+3 and capacitor CI□, which constitutes a time constant circuit of the timer IC. The connection point between resistor R1 and capacitor CI2 is connected to the threshold terminal (bin 6) and discharge terminal (bin 7) of the timer IC, so that the timer IC operates as a monostable multivibrator. In other words, when the trigger terminal (bin 2) goes low and is triggered, the time constant of the capacitor Cat and resistor RI3 causes the threshold terminal (bin 6
No. bin> has a predetermined threshold voltage V th= (2/
3) The output terminal (bin 3) is “
During this time, even if the voltage at the input terminal (bin 2) fluctuates, the output terminal (pin 3) remains at the "high" level until the voltage of capacitor C1□ reaches the threshold voltage vth. do.

なお、単安定マルチバイブレータMVI、MV3では抵
抗R13とコンデンサchiの時定数を大きく設定され
ており、単安定マルチバイブレークMV、、MV、では
上記の時定数を小さく設定されているので、第6図に示
すよ・うなパルス幅の異なる出力信号P1〜P4が得ら
れるものである。
In addition, in the monostable multivibrators MVI and MV3, the time constant of resistor R13 and capacitor chi is set large, and in the monostable multivibrator MV, MV, the above time constant is set small. Output signals P1 to P4 having different pulse widths as shown in FIG. 1 can be obtained.

以上の制御回路により、本実施例では、交流電源Vsの
電源極性が正(Vin>O)のときには、トランジスタ
Q1の駆動信号S1を間欠的に停止させ、交流電源Vs
の電源極性が負(Vin<O)のときには、トランジス
タQ2の駆動信号S2を間欠的に停止させることができ
る。電源極性が正(V in> O)のときにトランジ
スタQ1の駆動信号SIを停止させると、チョッパー回
路の動作は停止するから、交流電源Vsからの電力供給
は停止する。一方、インバータ回路については、トラン
ジスタQ、が停止することにより負荷回路Zでの電力消
費が減少するが、トランジスタQ2が動作しているので
、電力消費は半減するに過ぎない、電源極性が負(Vi
n<O)のときも同様である。したがって、負荷回路Z
での電力消費に比べて交流電源Vsからの電力供給が過
剰な場合に、上記の制御を行えば、コンデンサC,,C
,の電圧VDCが異常に上昇することを防止できる。ま
た、駆動信号S、、S、を間欠的に停止させる周期は単
安定マルチバイブレータMVI、MV3により自由に制
御でき、停止させる期間は単安定マルチバイブレータM
V2.MV4により自由に制御できるので、これらを制
御することにより交流電源Vsからの電力供給をかなり
広い範囲で制御することができ、しかも、その場合にお
ける負荷回路Zでの電力消費の変化は少ない、したがっ
て、例えば、スイッチング周波数の制御と組み合わせれ
ば、交流電源Vsからの電力供給(入力電力)と負荷回
路Zでの電力消費(出力電力)を実質的に独立して制御
することが可能となる。つまり、スイッチング周波数を
変えると、出力電力の変化は大きいが、入力電力の変化
は小さいので、本発明の制御方式と組み合わせることに
より、入力電力と出力電力を別々に制御できることにな
る。
With the above control circuit, in this embodiment, when the power supply polarity of the AC power supply Vs is positive (Vin>O), the drive signal S1 of the transistor Q1 is intermittently stopped, and the AC power supply Vs
When the power supply polarity is negative (Vin<O), the drive signal S2 of the transistor Q2 can be stopped intermittently. If the drive signal SI of the transistor Q1 is stopped when the power supply polarity is positive (V in > O), the operation of the chopper circuit is stopped, and therefore the power supply from the AC power supply Vs is stopped. On the other hand, regarding the inverter circuit, the power consumption in the load circuit Z is reduced by stopping the transistor Q, but since the transistor Q2 is operating, the power consumption is only halved. Vi
The same applies when n<O). Therefore, the load circuit Z
If the power supply from the AC power supply Vs is excessive compared to the power consumption at the
, it is possible to prevent the voltage VDC from increasing abnormally. In addition, the cycle for intermittently stopping the drive signals S, , S, can be freely controlled by the monostable multivibrators MVI and MV3, and the period for stopping the drive signals S, S, can be controlled freely by the monostable multivibrator M
V2. Since it can be freely controlled by MV4, by controlling these, it is possible to control the power supply from the AC power supply Vs over a fairly wide range, and in this case, the change in power consumption in the load circuit Z is small. For example, when combined with switching frequency control, it becomes possible to substantially independently control the power supply (input power) from the AC power supply Vs and the power consumption (output power) in the load circuit Z. In other words, when the switching frequency is changed, the change in output power is large, but the change in input power is small, so by combining it with the control method of the present invention, input power and output power can be controlled separately.

また、駆動信号S1.S2を間欠的に停止させる期間を
、交流電源Vsの半サイクルにわたって等間隔で均等に
配置すれば、第2図に示すように、入力電流Iinは入
力電圧Vinと相似形となり、入力電流高調波は余り増
加せず、入力力率も高くすることができる。
Further, the drive signal S1. If the periods in which S2 is intermittently stopped are evenly spaced over a half cycle of the AC power source Vs, the input current Iin will be similar to the input voltage Vin as shown in FIG. 2, and the input current harmonics will be does not increase much, and the input power factor can also be increased.

なお、第2図では図示の都合上、トランジスタQ 1.
 Q 2の駆動信号S、、S、の周期は長く表現されて
いるが、実際には、図示されているよりも十分に周期が
短いことは言うまでもない。
Note that in FIG. 2, for convenience of illustration, transistors Q1.
Although the period of the drive signal S, , S, of Q2 is expressed as long, it goes without saying that the period is actually much shorter than shown.

[実施例2] 第7図は本発明の第2実施例の回路図である。[Example 2] FIG. 7 is a circuit diagram of a second embodiment of the present invention.

本発明にあっては、インバータ回路としてフルブリッジ
回路を用いている。つまり、第1図に示すハーフブリッ
ジ回路において、コンデンサC1の代わりにトランジス
タQ、を、コンデンサC1の代わりにトランジスタQ4
をそれぞれ接続し、トランジスタQ、をトランジスタQ
2と同時にオン・オフし、トランジスタQ、をトランジ
スタQ1と同時にオン・オフするものである。トランジ
スタQ、。
In the present invention, a full bridge circuit is used as the inverter circuit. That is, in the half-bridge circuit shown in FIG. 1, transistor Q is used instead of capacitor C1, and transistor Q4 is used instead of capacitor C1.
Connect the transistor Q and the transistor Q
2 is turned on and off at the same time, and transistor Q is turned on and off at the same time as transistor Q1. Transistor Q.

Q4にはダイオードD、、D、がそれぞれ逆並列接続さ
れている。これらのダイオードDs、DaはパワーMO
3FETよりなるトランジスタQ、、Q、のドレイン・
ソース間に寄生する逆方向ダイオードにより代用できる
。また、トランジスタQ3.Q。
Diodes D, , D, are connected in antiparallel to Q4. These diodes Ds and Da are power MO
The drains of transistors Q, Q, consisting of 3FETs
It can be replaced by a reverse diode parasitic between the sources. Also, transistor Q3. Q.

の直列回路の両端には、平滑用のコンデンサC0を並列
接続しである。トランジスタQ、の駆動信号S3はトラ
ンジスタQ2の駆動信号S2と同じであり、トランジス
タQ4の駆動信号S4はトランジスタQ、の駆動信号S
、と同じである。
A smoothing capacitor C0 is connected in parallel to both ends of the series circuit. The drive signal S3 of the transistor Q is the same as the drive signal S2 of the transistor Q2, and the drive signal S4 of the transistor Q4 is the same as the drive signal S of the transistor Q.
, is the same as .

本実施例の動作は負荷回路に印加される電圧が第1図回
路に比べて約2倍となる以外は、第1図回路と同じ動作
となる。
The operation of this embodiment is the same as that of the circuit shown in FIG. 1, except that the voltage applied to the load circuit is approximately twice that of the circuit shown in FIG.

[実施例3] 第8図は本発明の第3実施例の回路図である。[Example 3] FIG. 8 is a circuit diagram of a third embodiment of the present invention.

本実施例にあっては、第1図に示すハーフブリッジ回路
において、トランジスタQ、、Q、として、パワーMO
8FETに代えて、バイポーラトランジスタを用いたも
のである。この場合、逆並列ダイオードD I、 D 
2は別部品として接続する必要がある。
In this embodiment, in the half-bridge circuit shown in FIG. 1, power MO
A bipolar transistor is used instead of the 8FET. In this case, anti-parallel diodes D I, D
2 needs to be connected as a separate part.

第9図は本実施例の動作波形図である。まず、全点灯状
態での動作波形については、第18図に示す動作波形と
同じである。この全点灯状態では、スイッチング周波数
がf、で、駆動信号S+、Stの周期はT I =1 
/r+である0次に、スイッチング周波数をf、からf
2に上昇させて、駆動信号S + 、 S 2の周期を
72=1/f2に変化させると、放電灯1aは調光状態
となる。つまり、スイッチング周波数が高くなることに
より、インダクタし、による限流インピーダンスが大き
くなるので、ランプ電流Ilaの振幅が小さくなり、放
電灯1aの光出力が減少するものである。これにより負
荷回路による消費電力は減少するが、上述のように、チ
ョッパー回路による電力供給はスイッチング周波数の変
化には余り影響されないから、電力消費に比べて電力供
給が過剰となり、コンデンサC、、C、の電圧Vocが
上昇することになる。そこで、本実施例では電源極性が
Vin>Oのときには、チョッパー回路を制御するトラ
ンジスタQ、の駆動信号S、を間欠的に停止させ、電源
極性がV in< Oのときには、チョッパー回路を制
御するトランジスタQ2の駆動信号S2を間欠的に停止
させている。これにより、チョッパー回路による電力供
給を減少させることができ、コンデンサC、、C、の電
圧VDCが異常に上昇することを防止できる。
FIG. 9 is an operational waveform diagram of this embodiment. First, the operating waveform in the fully lit state is the same as the operating waveform shown in FIG. 18. In this fully lit state, the switching frequency is f, and the period of the drive signals S+ and St is T I =1
/r+, then the switching frequency is f, to f
2 and the period of the drive signals S + and S 2 is changed to 72=1/f2, the discharge lamp 1a enters the dimming state. That is, as the switching frequency increases, the current limiting impedance due to the inductor increases, so the amplitude of the lamp current Ila decreases, and the light output of the discharge lamp 1a decreases. This reduces the power consumption by the load circuit, but as mentioned above, the power supply by the chopper circuit is not affected much by changes in the switching frequency, so the power supply becomes excessive compared to the power consumption, and the capacitors C, , C , the voltage Voc will rise. Therefore, in this embodiment, when the power supply polarity is Vin>O, the drive signal S of the transistor Q that controls the chopper circuit is intermittently stopped, and when the power supply polarity is Vin<O, the chopper circuit is controlled. The drive signal S2 of the transistor Q2 is intermittently stopped. Thereby, the power supply by the chopper circuit can be reduced, and the voltage VDC of the capacitors C, , C can be prevented from increasing abnormally.

なお、第10図の動作波形図に示すように、駆動信号S
1.S2の停止期間を更に多くすれば、チョッパー回路
による電力供給を更に減少させることができ、それに対
応するように負荷回路の電力消費を減少させれば、より
深いレベルまで放電灯1aを調光することができる。た
だし、駆動信号S82の停止期間を余り長くすると、チ
ョッパー電流ICHの停止期間が長くなって、入力電流
高調波成分が多くなり、入力力率も低下するので、AC
フィルタの設計との兼合いで調光範囲を設定する必要が
ある。
Note that, as shown in the operating waveform diagram of FIG. 10, the drive signal S
1. If the stop period of S2 is further increased, the power supply by the chopper circuit can be further reduced, and if the power consumption of the load circuit is correspondingly reduced, the discharge lamp 1a can be dimmed to a deeper level. be able to. However, if the stop period of the drive signal S82 is too long, the stop period of the chopper current ICH will become longer, the input current harmonic components will increase, and the input power factor will also decrease.
It is necessary to set the dimming range in consideration of the filter design.

[実施例4] 第11図は本発明の第4実施例の回路図であり、第12
図はその動作波形図である。本実施例にあっては、負荷
回路として白熱電球りを使用しており、共振回路を含ま
ないので、ランプ電流工eaの波形は矩形波状となる。
[Embodiment 4] FIG. 11 is a circuit diagram of the fourth embodiment of the present invention.
The figure shows its operating waveform diagram. In this embodiment, an incandescent lamp is used as the load circuit and does not include a resonant circuit, so the waveform of the lamp current ea is a rectangular wave.

また、スイッチング周波数を変えてもランプ電流11a
は変化しないので、周波数制御による調光は行えない、
そこで、本実施例では電源極性がVin>Oのときは駆
動信号S電を間欠的に停止させ、Vin<Oのときは駆
動信号S2を間欠的に停止させることにより、チョッパ
ー回路による電力供給を減少させると共に、負荷回路に
よる電力消費も減少させて、白熱電球1aを調光してい
る。この場合、交流電源Vsからの電力供給の減少が、
負荷回路での電力消費の減少よりも顕著になるので、コ
ンデンサC3、C4の電圧■Dcは低下する。これによ
り、負荷回路での電力消費は減少し、白熱電球1aの光
出力が減少する。
Also, even if the switching frequency is changed, the lamp current 11a
does not change, so dimming cannot be done by frequency control.
Therefore, in this embodiment, when the power supply polarity is Vin>O, the drive signal S is intermittently stopped, and when Vin<O, the drive signal S2 is intermittently stopped, thereby reducing the power supply by the chopper circuit. At the same time, the power consumption by the load circuit is also reduced to dim the incandescent light bulb 1a. In this case, the decrease in power supply from AC power supply Vs is
This is more noticeable than the reduction in power consumption in the load circuit, so the voltage .Dc across capacitors C3 and C4 decreases. This reduces power consumption in the load circuit and reduces the light output of the incandescent bulb 1a.

[実施例5] 第13図は本発明の第5実施例の回路図であり、第14
図はその動作波形図である0本実施例にあっては、交流
電源Vsからの入力電圧が定格値である場合には、電源
極性がVin>Oのときは駆動信号Slのみを発生し、
Vin<Oのときは駆動信号S2のみを発生しており、
交流電源Vsの半サイクル毎に白熱電球42aに印加さ
れる電圧の極性が交互に反転している。この場合、ラン
プ電流11aの実効値はピーク値の半分となる。
[Embodiment 5] FIG. 13 is a circuit diagram of the fifth embodiment of the present invention.
The figure is an operating waveform diagram. In this embodiment, when the input voltage from the AC power supply Vs is the rated value, only the drive signal Sl is generated when the power supply polarity is Vin>O.
When Vin<O, only the drive signal S2 is generated,
The polarity of the voltage applied to the incandescent light bulb 42a is alternately reversed every half cycle of the AC power source Vs. In this case, the effective value of the lamp current 11a is half of the peak value.

次に、電源変動により交流電源Vsからの入力電圧が上
昇した場合には、電源極性がVin>Oのときは駆動信
号SIを間欠的に停止させ、Vin<0のときは駆動信
号S2を間欠的に停止させている。したがって、入力電
圧が上昇してもチョッパー回路による電力供給は変化し
ない、また、電源極性がVin>Oのときに駆動信号S
、を間欠的に停止させた直後に、駆動信号S2を発生さ
せており、電源極性がV in< Oのときに駆動信号
S2を間欠的に停止させた直後に、駆動信号S1を発生
させている。したがって、ランプ電流Ifaの実効値は
ピーク値の半分となり、負荷回路による電力消費も変化
しない、故に、本実施例では、電源変動により交流電源
Vsからの入力電圧が定格値よりも上昇しても、コンデ
ンサCs 、 C4の電圧V。0や白熱電球1aの光出
力が変動しないように制御することができる。
Next, when the input voltage from the AC power supply Vs increases due to power supply fluctuations, the drive signal SI is intermittently stopped when the power supply polarity is Vin>O, and the drive signal S2 is intermittently stopped when the power supply polarity is Vin<0. It has been stopped. Therefore, even if the input voltage increases, the power supply by the chopper circuit does not change, and when the power supply polarity is Vin>O, the drive signal S
, the drive signal S2 is generated immediately after the intermittently stops the drive signal S2, and the drive signal S1 is generated immediately after the drive signal S2 is intermittently stopped when the power supply polarity is V in < O. There is. Therefore, the effective value of the lamp current Ifa is half of the peak value, and the power consumption by the load circuit does not change. Therefore, in this embodiment, even if the input voltage from the AC power supply Vs rises above the rated value due to power supply fluctuations, , capacitor Cs, voltage V of C4. 0 or the light output of the incandescent light bulb 1a can be controlled so as not to fluctuate.

なお、上述の実施例にあっては、第15図(a)に示す
ように、ダイオードD 3 、 D 4の接続点にイン
ダク、りL2を接続しているが、第15図(b)に示す
ように、トランジスタQ 1. Q zの接続点にイン
ダクタL2を接続しても良い。また、第15図〈C〉。
In the above embodiment, as shown in FIG. 15(a), the inductor L2 is connected to the connection point of the diodes D3 and D4, but as shown in FIG. 15(b). As shown, transistor Q1. An inductor L2 may be connected to the connection point of Qz. Also, FIG. 15 (C).

(d)に示すように、インダクタL、を交流電源Vsの
一端に接続し、インダクタL2を交流電源Vsの他端に
接続しても構わない。
As shown in (d), the inductor L may be connected to one end of the AC power source Vs, and the inductor L2 may be connected to the other end of the AC power source Vs.

なお、上述の各実施例では、インバータ回路がハーフブ
リッジ回路又はフルブリッジ回路である場合を例示した
が、変形ハーフブリッジ回路やその他の回路を用いても
良い、ここで、変形ハーフブリッジ回路とは、第1図回
路におけるコンデンサC1の負極をコンデンサC1の正
極に代えてダイオードD、のアノードに接続するか、又
はコンデンサC4の正極をコンデンサC3の負極に代え
てダイオードD、のカソードに接続した回路であり、ハ
ーフブリッジ回路と実質的に同様な動作を行うことがで
きる。この変形ハーフブリッジ回路では、ダイオードD
3.D、の直利回路に並列的に接続されるコンデンサが
直流電源用の平滑コンデンサとなり、負荷回路Zと直列
接続されるコンデンサは直流成分カット及び電源用の結
合コンデンサとなる。
In each of the above-mentioned embodiments, the inverter circuit is a half-bridge circuit or a full-bridge circuit, but a modified half-bridge circuit or other circuit may also be used. , a circuit in which the negative electrode of capacitor C1 in the circuit of FIG. 1 is connected to the anode of diode D instead of the positive electrode of capacitor C1, or the positive electrode of capacitor C4 is connected to the cathode of diode D instead of the negative electrode of capacitor C3. , and can perform substantially the same operation as a half-bridge circuit. In this modified half-bridge circuit, the diode D
3. The capacitor connected in parallel to the DC circuit D serves as a smoothing capacitor for the DC power supply, and the capacitor connected in series with the load circuit Z serves as a coupling capacitor for cutting DC components and for the power supply.

[発明の効果] 本発明によれば、上述のように、交流電源からチョッパ
ー回路を介して得られた直流電源を入力とし、直列接続
された第1及び第2のスイッチング素子のオン・オフ動
作により負荷回路に電力を供給し、交流電源の電源極性
に応じて第1又は第2のスイッチング素子を交互にチョ
ッパー回路のスイッチング素子として兼用するようにし
た電源装置において、交流電源の電源極性に基づいて、
チョッパー回路のスイッチング素子として兼用される側
のスイッチング素子の動作を間欠的に停止させるように
したので、チョッパー回路による交流電源からの電力供
給を自由に減少させることができ、したがって、交流電
源からの電力供給と負荷回路による電力消費とを別々に
制御でき、制御の自由度が大きくなるという効果がある
[Effects of the Invention] According to the present invention, as described above, the DC power obtained from the AC power through the chopper circuit is input, and the on/off operation of the first and second switching elements connected in series is performed. In a power supply device that supplies power to a load circuit according to the power supply polarity of the AC power supply, the first or second switching element is alternately used as the switching element of the chopper circuit according to the power supply polarity of the AC power supply. hand,
Since the operation of the switching element that is also used as the switching element of the chopper circuit is stopped intermittently, the power supplied from the AC power source by the chopper circuit can be freely reduced, and therefore, the power supply from the AC power source can be reduced. The power supply and the power consumption by the load circuit can be controlled separately, which has the effect of increasing the degree of freedom in control.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例の回路図、第2図は同上の
動作波形図、第3図は同上に用いる制御回路の回路図、
第4図は同上に用いる間欠駆動回路の回路図、第5図は
同上に用いる単安定マルチバイブレータの回路図、第6
図は同上の間欠駆動回路の動作波形図、第7図は本発明
の第2実施例の回路図、第8図は本発明の第3実施例の
回路図、第9図及び第10図は同上の動作波形図、第1
1図は本発明の第4実施例の回路図、第12図は同上の
動作波形図、第13図は本発明の第5実施例の回路図、
第14図は同上の動作波形図、第15図(a)乃至(c
l)は本発明を適用できる電源装置を例示する回路図、
第16図は従来例の回路図、第17図は同上に用いる負
荷回路の回路図、第18図は同上の動作波形図、第19
図は同上に用いる発振回路の回路図、第20図は同上に
用いる駆動回路の回路図である。 Vsは交流電源、L2はインダクタ、C,、C,はコン
デンサ、Q、、Q2はトランジスタ、2は負荷回路、1
1は間欠駆動回路である。
FIG. 1 is a circuit diagram of the first embodiment of the present invention, FIG. 2 is an operation waveform diagram of the same, and FIG. 3 is a circuit diagram of a control circuit used in the same.
Figure 4 is a circuit diagram of the intermittent drive circuit used in the above, Figure 5 is a circuit diagram of a monostable multivibrator used in the same.
The figure is an operation waveform diagram of the intermittent drive circuit same as above, FIG. 7 is a circuit diagram of the second embodiment of the present invention, FIG. 8 is a circuit diagram of the third embodiment of the present invention, and FIGS. 9 and 10 are Same as above operating waveform diagram, 1st
1 is a circuit diagram of a fourth embodiment of the present invention, FIG. 12 is an operation waveform diagram of the same as above, and FIG. 13 is a circuit diagram of a fifth embodiment of the present invention.
FIG. 14 is an operation waveform diagram of the same as above, and FIGS. 15(a) to (c)
l) is a circuit diagram illustrating a power supply device to which the present invention can be applied;
Fig. 16 is a circuit diagram of the conventional example, Fig. 17 is a circuit diagram of a load circuit used in the above, Fig. 18 is an operation waveform diagram of the same as the above, and Fig. 19 is a circuit diagram of a load circuit used in the same.
The figure is a circuit diagram of an oscillation circuit used in the above, and FIG. 20 is a circuit diagram of a drive circuit used in the same. Vs is an AC power supply, L2 is an inductor, C, , C, is a capacitor, Q, , Q2 is a transistor, 2 is a load circuit, 1
1 is an intermittent drive circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)交流電源の交流電圧をスイッチング素子により高
周波的にチョッピングしてインダクタに印加し、上記イ
ンダクタに蓄積されたエネルギーをコンデンサに充電し
て直流電源を得るチョッパー回路と、上記直流電源の直
流電圧を入力とし直列接続された第1及び第2のスイッ
チング素子のオン・オフ動作により負荷回路に電力を供
給するインバータ回路とを備え、第1のスイッチング素
子は交流電源の一方の電源極性のときにチョッパー回路
のスイッチング素子として兼用され、第2のスイッチン
グ素子は交流電源の他方の電源極性のときにチョッパー
回路のスイッチング素子として兼用される電源装置にお
いて、交流電源の電源極性を検出する電源極性検出手段
と、電源極性検出手段の検出出力に基づいて、チョッパ
ー回路のスイッチング素子として兼用される側のスイッ
チング素子の動作を間欠的に停止させる制御手段とを設
けたことを特徴とする電源装置。
(1) A chopper circuit that chops the AC voltage of an AC power supply at high frequency using a switching element and applies it to an inductor, and charges a capacitor with the energy stored in the inductor to obtain DC power; and a DC voltage of the DC power supply. and an inverter circuit that supplies power to a load circuit through the on/off operations of first and second switching elements connected in series, the first switching element having a In a power supply device that is also used as a switching element of a chopper circuit, and a second switching element is also used as a switching element of the chopper circuit when the other switching element of the AC power supply has the other power supply polarity, a power supply polarity detection means for detecting the power supply polarity of the AC power supply. and a control means for intermittently stopping the operation of a switching element that also serves as a switching element of a chopper circuit, based on the detection output of the power supply polarity detection means.
JP1193435A 1989-04-25 1989-07-26 Power supply Expired - Lifetime JP2690045B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1193435A JP2690045B2 (en) 1989-07-26 1989-07-26 Power supply
US07/514,052 US5063490A (en) 1989-04-25 1990-04-24 Regulated chopper and inverter with shared switches
CA002015281A CA2015281C (en) 1989-04-25 1990-04-24 Polarized electromagnetic relay
DE69015418T DE69015418T2 (en) 1989-04-25 1990-04-24 Power supply.
EP90107778A EP0394966B1 (en) 1989-04-25 1990-04-24 Power supply
KR1019900005973A KR930004817B1 (en) 1989-04-25 1990-04-25 Power supply sharing switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1193435A JP2690045B2 (en) 1989-07-26 1989-07-26 Power supply

Publications (2)

Publication Number Publication Date
JPH0360376A true JPH0360376A (en) 1991-03-15
JP2690045B2 JP2690045B2 (en) 1997-12-10

Family

ID=16307938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1193435A Expired - Lifetime JP2690045B2 (en) 1989-04-25 1989-07-26 Power supply

Country Status (1)

Country Link
JP (1) JP2690045B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023835A (en) * 2010-07-13 2012-02-02 Minebea Co Ltd Control method of switching power supply device
JP2015035891A (en) * 2013-08-08 2015-02-19 東芝テック株式会社 Power converter
JP2015176665A (en) * 2014-03-13 2015-10-05 三菱電機株式会社 Lighting device and lighting apparatus
JP2019212358A (en) * 2018-05-31 2019-12-12 パナソニックIpマネジメント株式会社 Lighting device and illumination apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023835A (en) * 2010-07-13 2012-02-02 Minebea Co Ltd Control method of switching power supply device
JP2015035891A (en) * 2013-08-08 2015-02-19 東芝テック株式会社 Power converter
JP2015176665A (en) * 2014-03-13 2015-10-05 三菱電機株式会社 Lighting device and lighting apparatus
JP2019212358A (en) * 2018-05-31 2019-12-12 パナソニックIpマネジメント株式会社 Lighting device and illumination apparatus

Also Published As

Publication number Publication date
JP2690045B2 (en) 1997-12-10

Similar Documents

Publication Publication Date Title
JPH0360376A (en) Electric power source device
US7839094B2 (en) Voltage fed programmed start ballast
US5440475A (en) Electronic Ballast with low harmonic distortion
US5291101A (en) Electronic ballast for a discharge lamp with current sensing
KR100753679B1 (en) Lighting circuit for induction lamp
KR940002674Y1 (en) Ballast Circuit for Electronic Fluorescent Lamps
JPH06267685A (en) Lamp lighting circuit
JP3164134B2 (en) Power supply
KR0130418Y1 (en) Electronic type low voltage natrium ballast
JP2868240B2 (en) Discharge lamp lighting device
JP3029728B2 (en) Lamp lighting circuit
JP2868224B2 (en) Load control device
JP3050256B2 (en) Discharge lamp lighting device
JP2818599B2 (en) Discharge lamp lighting device
JPH0360375A (en) Electric power source device
JPH09260076A (en) Lighting dimming circuit for cold cathode fluorescent lamps
JP2690418B2 (en) Power supply
JPH03198666A (en) Load controller
JPH04165958A (en) Power supply
KR100460415B1 (en) Electronic Ballast Circuit of Full Bridge Drive Method
JP2617499B2 (en) Discharge lamp lighting device
JPH0538152A (en) Inverter equipment
JPH0538153A (en) Inverter equipment
JPH0337278B2 (en)
JPH0817114B2 (en) EL lighting circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 12

EXPY Cancellation because of completion of term