JPH0360376A - 電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、交流電力を直流電力に変換し、この直流電力
をスイッチングして負荷に電力を供給する電源装置に関
するものである。

［従来の技術］ 第１６図は従来の電源装置（平成１年特許願第６４４６
５号）の回路図である。以下、その回路構成について説
明する。この回路は、スイッチング素子として、パワー
ＭＯＳＦＥＴよりなるトランジスタＱ　、Ｑ　２を備え
ている。トランジスタＱ。

のソースは、トランジスタＱ２のトレインに接続されて
いる。トランジスタＱ、Ｑ２には、ダイオードＤ、、Ｄ
、が夫々逆並列接続されている。このダイオードＤ、、
Ｄ２はパワーＭＯ３ＦＥＴのドレイン・ソース間に寄生
する逆方向ダイオードにより代用できる。トランジスタ
Ｑ、のトレインにはダイオードＤ、のカソードが接続さ
れ−ダイオードＤ３のアノードはダイオードＤ４のカソ
ードに接続され、ダイオードＤ４のアノードはトランジ
スタＱ２のソースに接続されている。トランジスタＱ１
のドレインには、コンデンサＣ３の一端が接続され、コ
ンデンサＣ８の他端はコンデンサＣ１の一端に接続され
、コンデンサＣ４の他端はトランジスタＱ２のソースに
接続されている。トランジスタＱ　１．　Ｑ　２の接続
点とコンデンサＣｓ　、　Ｃ＜の接続点の間には、負荷
回路２が接続されている。トランジスタＱ　１．　Ｑ　
２の接続点は交流電源Ｖｓの一端に接続されている。交
流電源Ｖｓの他端は、インダクタＬ　＋　、　Ｌ　２を
介して、ダイオードＤ　２．Ｄ　、の接続点に接続され
ている。インダクタＬ、、Ｌ、の接続点と交流電源Ｖｓ
の一端との間には、コンデンサＣ１が接続されている。

インダクタＬ１とコンデンサＣ７はＡＣフィルタを構成
している。

トランジスタＱ、のゲート・ソース間には、矩形波の駆
動信号Ｓ、が入力されており、トランジスタＱ２のゲー
ト・ソース間には、駆動信号ＳＩが高レベルのときに低
レベルとなり、駆動信号Ｓが低レベルのときに高レベル
となる矩形波の駆動信号Ｓ、が入力されている。これに
より、トランジスタＱ、、Ｑ、は交互にオン・オフされ
る。

まず、交流電源Ｖｓが正の半サイクルのときに、トラン
ジスタＱ１がオンすると、インダクタＬ２、ダイオード
Ｄ１、トランジスタＱ、を通る経路で交流電源Ｖｓから
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加していく、この
とき、トランジスタＱはインバータ用のスイッチング素
子としても機能し、コンデンサＣ３からトランジスタＱ
、を介して負荷回路Ｚに電流を流す。

次に、トランジスタＱ、がオフすると、インダクタＬ２
、ダイオードＤ３．コンデンサＣ３、負荷回路Ｚ、交流
電源Ｖｓを通る経路、並びに、インダクタＬ２、ダイオ
ードＤ１、コンデンサＣ３，Ｃ４、ダイオードＤ２、交
流電源Ｖｓを通る経路で、インダクタＬ２のエネルギー
が放出され、コンデンサＣ１及びＣ２を充電する。この
とき、トランジスタＱ２がオンしており、コンデンサＣ
１がら負荷回路Ｚ、トランジスタＱ、を通る経路で、上
記とは逆方向に負荷回路２に電流を流す。

このように、交流電源Ｖｓが正の半サイクルでは、トラ
ンジスタＱ、がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタＱ２
はインバータ用のスイッチング素子としてだけ機能する
。

次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、交流電源Ｖｓ、トランジスタ
Ｑ２、ダイオードＤ１、インダクタＬ２を通る経路で、
インダクタＬ２に電流が流れ、その電流値は入力交流電
圧Ｖｉｎの瞬時値に比例した傾きで増加して行く、この
とき、トランジスタ。２はインバータ用のスイッチング
素子としても機能し、コンデンサｃ４がら負荷回路２、
トランジスタＱ２を通る経路で負荷回路Ｚに電流を流す
。

次に、トランジスタＱ２がオフすると、交流電源Ｖｓ、
負荷回路Ｚ、コンデンサｃ４、ダイオードＤ４、インダ
クタＬ２を通る経路、並びに、交流電源Ｖｓ、ダイオー
ドＤ、、−１ンデン？Ｃ，、Ｃ，ダイオードＤ４、イン
ダクタＬ２を通る経路で、インダクタＬ２のエネルギー
が放出され、コンデンサＣ１及びＣ１を充電する。この
とき、トランジスタＱ、がオンしており、コンデンサＣ
５からトランジスタＱ、を介して、上記とは逆方向に負
荷回路Ｚに電流を流す。

このように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタＱ、はインバータ用のスイッチング素子としてだけ
機能する。

したがって、上記回路にあっては、インバータ用のスイ
ッチング素子がチョッパー用のスイッチング素子を兼ね
、且つ少ない素子数で構成されており、電力損失が少な
く、回路構成も簡単になるという利点がある。また、上
記回路にあっては、交流電源Ｖｓの半サイクル毎に各ト
ランジスタＱ。

Ｑ２が交互にチョッパー用及びインバータ用のスイッチ
ング素子として働くので、スイッチング素子１側当たり
のストレスが軽減される１いう利点があり、またスイッ
チング素子（トランジスタＱＱ、）の電力損失のバラン
スが取れているので、例えば放熱構造は同じで良い、さ
らに、スイッチング素子（トランジスタＱ　７．　Ｑ　
２　）はチョッパー用及びインバータ用のスイッチング
素子として動作しているから、別個にチョッパー駆動回
路を設ける必要がなく、また駆動回路の構成も簡単化さ
れる。

なお、交流電源ＶｓとインダクタＬ２の間に、インダク
タＬ、とコンデンサＣ１よりなるＡＣフィルタを挿入し
て入力電流Ｉｉｎを連続的にすることにより、入力電流
歪率を低減することができ、また、入力電流Ｉｉｎを入
力電圧Ｖｉｎと同相の正弦波にできるので、入力力率は
ほぼ１となる。

上記回路において、負荷回路２としては、例えば、第１
７図に示すような回路が用いられる。この回路は放電灯
点灯回路であり、例えば蛍光灯のような熱陰極型放電灯
１ａの電源側端子に限流及び共振用のインダクタし、を
直列接続し、非電源側端子間に共振及び予熱電流通電用
のコンデンサＣ２を並列接続したものである。放電灯り
の始動時にはコンデンサＣ２を介してフィラメントに予
熱電流が流れると共に、インダクタし、とコンデンサＣ
２の直列共振作用により放電灯１ａの両端に高電圧が発
生し、放電灯１ａが点灯するものである。

第１８図は上記回路の動作波形図である。負荷電流ＩＺ
はインダクタし、とコンデンサＣ２の共振作用により正
弦波状の電流となる。また、チョッパー電流ＴＣＨは三
角波状の高周波電流となるが、入力電流Ｉｉｎはインダ
クタＬ、とコンデンサＣ１よりなるＡＣフィルタにより
高周波成分を除去されて、入力電圧Ｖｉｎと相似形の正
弦波状となり、入力力率が改善され、入力電流高調波歪
みが低減されるものである。

第１９図及び第２０図は上記回路に用いる発振回路と駆
動回路の構成をそれぞれ示す回路図である。まず、第１
９図に示す発振回路は、スイッチングレギュレータ用の
制御用ＩＣ（日本電気株式会社製造μＰＣ４９４Ｃ）よ
りなる、この制御用ＩＣは、周知のように、電源端子（
１２番ビン）とアース端子（７番ビン）の間に制御電源
Ｖｃｃを印加されて使用され、コンデンサ端子（５番ビ
ン）とアース端子間に接続されるコンデンサＣ６と、抵
抗端子（６番ピン）とアース端子間に接続される抵抗Ｒ
３，Ｒ，との時定数に応じた周波数で発振する発振器を
内蔵している。その第１の発振出力は、第１のオープン
コレクタ端子（１１番ピン）と第１のオープンエミッタ
端子（１０番ビン）の間が短絡される状態と開放される
状態が交番することにより得られ、第２の発振出力は、
第２のオープンコレクタ端子（８番ビン〉と第２のオー
プンエミッタ端子（９番ビン）の間が短絡される状態と
開放される状態が交番することにより得られる。ここで
、出力制御端子（１３番ピン〉をアースレベルに落とし
たときには、１石用のシングル・エンド動作を行い、第
１の発振出力は第２の発振出力と一致するものであるが
、出力制御端子を基準電圧出力端子（１４番ビン）に得
られる基準電圧Ｖｒｅｆのレベルに設定したときには、
２石用のプッシュプル動作を行い、第１の発振出力と第
２の発振出力は所定のデッドオフタイムを経て、反対の
状態を取る。

このデッドオフタイムは、デッドオフタイム制御端子（
４番ビン）の電圧で決まるが、この回路では同端子をア
ース端子に接続して、デッドオフタイムをゼロとしてい
る。なお、非反転入力端子（１番ピン、１６番ピン〉と
反転入力端子（２番ピン、１５番ピン）は、パルス幅制
御用のコンパレータの入力端子であり、パルス幅制御を
行わない場合には、前者をアースレベルＧＮＤにプルダ
ウン（又は開放）し、後者を制御電源Ｖｃｅのレベルに
プルアップしておくものである。また、フィードバック
端子（３番ビン）はパルス幅制御用の帰還入力端子であ
り、上記回路では使用しないのでアース端子に接続しで
ある。

この発振回路の第１のオープンエミッタ端子（１０番ビ
ン）は抵抗Ｒ１を介して接地され、第２のオープンエミ
ッタ端子（９番ビン）は抵抗Ｒ２を介して接地されてい
る。したがって、第１のオープンエミッタ端子（１０番
ビン〉と第１のオープンコレクタ端子（１１番ピン）と
が短絡されたときには、第１の発振出力“ｏｕｔｌ”は
制御電源電圧Ｖｃｃにょリ“Ｈｉｇｈ”レベルとなる。

このとき、第２のオープンエミッタ端子く９番ピン〉と
第２のオープンコレクタ端子〈８番ピン〉とは開放され
ており、第２の発振出力“ｏｕｔ２”は抵抗Ｒ２により
プルダウンされて“Ｌ　ｏｓ”レベルとなる。また、第
１のオープンエミッタ端子（１０番ピン）と第１のオー
プンコレクタ端子（１１番ビン）とが開放されたときに
は、第１の発振出力“ｏｕｔｌ”は抵抗Ｒ１によりプル
ダウンされて“Ｌ　ｏｓ”レベルとなる。このとき、第
２のオープンエミッタ端子（９番ピン）と第２のオープ
ンコレクタ端子（８番ビン〉とは短絡されており、第２
の発振出力“ｏｕｔ２”は制御電源電圧Ｖｃｃにより”
Ｈｉｇｈ”レベルとなる。

次に、第２０図に示す駆動回路について説明する。第１
の発振出力“ｏｕｔｌ”は、バイポーラ型のトランジス
タＱ、、Ｑ、よりなるトーテムポール回路を介してパル
ストランスＰＴの１次巻線とコンデンサＣ６の直列回路
に印加される。パルストランスＰＴの２次巻線は順バイ
アス用の抵抗Ｒ６と逆バイアス用のダイオードＤ、を介
してトランジスタＱ、のゲート・ソース間に接続されて
いる。

トランジスタＱ、のゲート・ソース間には、ツェナダイ
オードＺＤ、、ＺＤ２の逆直列回路と抵抗Ｒ。

が並列接続されている。また、第２の発振出力ｏｕｔ２
”は、バイポーラ型のトランジスタＱ、、Ｑ＠よりなる
トーテムポール回路とバイアス用の抵抗Ｒ２を介してト
ランジスタＱ２のゲート・ソース間に供給されている。

トランジスタＱ２のゲート・ソース間には抵抗Ｒ３が並
列接続されている。

第１の発振出力“ｏｕｔ　１”が“Ｈｉｇｈ″レベルに
なると、トランジスタＱｓがオン、トランジスタＱ６が
オフとなり、制御電源電圧ＶｃｃによりトランジスタＱ
、を介してパルストランスＰＴの１次巻線とコンデンサ
Ｃ６に電流が流れて、コンデンサＣ６が充電される。こ
のとき、パルストランスＰＴの２次巻線に発生する電圧
により抵抗Ｒ１を介してトランジスタＱ、のゲート・ソ
ース間容量が充電され、そのゲート電位がスレショルド
電圧よりも高くなると、トランジスタＱ１がオンとなる
０次に、第１の発振出力“ｏｕｔｌ″が“Ｌ　ｏｗ”レ
ベルになると、トランジスタＱ、はオフとなり、トラン
ジスタＱ６はコンデンサＣ６の充電電圧によりオンとな
る。

これにより、コンデンサＣ６からパルストランスＰＴの
１次巻線、トランジスタＱ６を介して電流が流れ、パル
ストランスＰＴの２次巻線には上記とは逆極性の電圧が
発生する。これにより、トランジスタＱ、のゲート・ソ
ース間容量の蓄積電荷はダイオードＤ７を介して引き抜
かれ、そのゲート電位がスレショルド電圧よりも低くな
ると、トランジスタＱ、はオフとなる。なお、トランジ
スタＱ、のゲート・ソース間にはツェナダイオードＺＤ
、、ＺＤ２の逆直列回路と抵抗Ｒ６が並列接続されてい
るので、トランジスタＱ、のゲート・ソース間電圧がパ
ルストランスＰＴの誘起電圧により極端に高くなること
は防止できる。

次に、第２の発振出力“ｏｕｔ２”が“Ｈｉｇｈ”レベ
ルになると、トランジスタＱ、がオン、トランジスタＱ
Ｉがオフとなり、制御電源電圧Ｖｃｃによりトランジス
タＱ、と抵抗Ｒ２を介してトランジスタＱ２のゲート・
ソース間容量が充電され、そのゲート電位がスレショル
ド電圧よりも高くなると、トランジスタＱ２がオンとな
る。次に、第２の発振出力“ｏｕｔ　２”が“Ｌ　ｏｗ
”レベルになると、トランジスタＱ７はオフとなり、ト
ランジスタＱ、はトランジスタＱ２のゲート・ソース間
容量の充電電圧によりオンとなる。これにより、トラン
ジスタＱ２のゲート・ソース間容量の蓄積電荷は抵抗Ｒ
，，，Ｒ。

を介して引き抜かれ、そのゲート電位がスレショルド電
圧よりも低くなると、トランジスタＱ２はオフとなる。

［発明が解決しようとする課題］ 上述の従来例においては、インバータ回路とチョッパー
回路とでスイッチング素子を兼用しているので、出力電
力制御のためにインバータ回路の制御状態を変えると、
それがチョッパー回路にも影響を与え、反対に入力電力
制御のためにチョッパー回路の制御状態を変えると、そ
れがインバータ回路にも影響を与えることになり、制御
の自由度が小さいという問題があった。そこで、本発明
者はインバータ回路の制御は主として周波数制御により
行い、チョッパー回路の制御は主としてオン・デユーテ
ィ制御により行うことを提案したく平成１年特許願第１
３４３９７号参照〉。

しかしながら、例えば、トランジスタＱ、、Ｑ２のスイ
ッチング周波数を高くして、放電灯１ａを調光すると、
インバータ回路の動作による負荷回路Ｚでの電力消費は
少なくなるが、チョッパー回路の動作による交流電源Ｖ
ｓからの電力供給は余り変化しない、このため、負荷回
路Ｚでの電力消費に比べて交流電源Ｖｓからの電力供給
が過剰となり・、この過剰となった電力は全てコンデン
サＣ５゜Ｃ１に蓄積される。故に、コンデンサＣ，，Ｃ
４の充電電圧ＶＤＣが上昇し、耐圧オーバーでコンデン
サＣ，，Ｃ４が破壊される。また、トランジスタＱＱ２
やダイオードＤ１〜Ｄ２等の回路素子も耐圧オーバーで
破壊される場合がある。さらに、素子破壊の前には高電
圧が発生することになり、安全上も好ましくない、した
がって、調光時に余りスイッチング周波数を高くするこ
とはできず、制御の自由度が低下する。また、入力電力
や出力電力の変動補償をスイッチング素子の制御により
行う場合にも、制御の自由度が小さいので、変動補償範
囲が小さくなり、電源装置の安定度が悪くなるという問
題がある。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、チョッパー回路とインバータ回
路とでスイッチング素子を兼用した電源装置において、
入力電力と出力電力のバランスを保ちながら制御の自由
度を高めることにある。

［課題を解決するための手段］ 本発明にあっては、上記の課題を解決するために、第１
図に示すように、交流電源Ｖｓの交流電圧をスイッチン
グ素子（トランジスタＱ、、Ｑ、）により高周波的にチ
ョッピングしてインダクタＬ２に印加し、上記インダク
タＬ２に蓄積されたエネルギーをコンデンサＣｓ　、　
Ｃ４に充電して直流電源を得るチョッパー回路と、上記
直流電源の直流電圧を入力とし直列接続された第１及び
第２のスイッチング素子のオン・オフ動作により負荷回
路２に電力を供給するインバータ回路とを備え、第１の
スイッチング素子（トランジスタＱ、）は交流電源Ｖｓ
の一方の電源極性（Ｖ　ｉｎ＞　Ｏ）のときにチョッパ
ー回路のスイッチング素子として兼用され、第２のスイ
ッチング素子（トランジスタＱ２）は交流電源Ｖｓの他
方の電源極性（Ｖ　ｉｎ＜　Ｏ）のときにチョッパー回
路のスイッチング素子として兼用される電源装置におい
て、交流電源Ｖｓの電源極性を検出する電源極性検出手
段と、電源極性検出手段の検出出力に基づいて、チョッ
パー回路のスイッチング素子として兼用される側のスイ
ッチング素子の動作を間欠的に停止させる制御手段とを
設けたことを特徴とするものである。

［作用］ 第１図に示す回路にあっては、交流電源Ｖｓの電源極性
と入力チョッパーを制御するスイッチング素子とが一対
一に対応している。すなわち、入力を制御可能なスイッ
チング素子は交流電源Ｖｓの各電源極性について１個ず
つである。交流電源Ｖｓの電源極性が正（Ｖ　ｉｎ＞　
Ｏ）のときには、トランジスタＱ１は入力を制御可能で
あるが、トランジスタＱ、は入力を制御不可能である０
反対に、交流電源Ｖｓの電源極性が負（Ｖｉｎ＜Ｏ）の
ときには、トランジスタＱ２は入力を制御可能であるが
、トランジスタＱ、は入力を制御不可能である。そこで
、電源極性検出手段により検出された電源極性に対応し
て、入力制御可能なスイッチング素子を間欠的に停止さ
せる。具体的には、第２図の動作波形図に示すように、
交流電源Ｖｓの電源極性が正（Ｖ　ｉｎ＞　Ｏ）のとき
には、トランジスタＱ１の動作を間欠的に停止させる０
反対に、交流電源Ｖｓの電源極性が負（Ｖｉｎ＜Ｏ）の
ときには、トランジスタＱ２の動作を間欠的に停止させ
る。このように、入力制御可能なスイッチング素子の動
作を間欠的に停止させることにより、交流電源Ｖｓから
の電力供給を自由に減少させることができ、電力供給の
過剰によりコンデンサＣ，，Ｃ，の電圧ＶＯＣが上昇す
ることは防止できる。

［実施例１］ 第１図は本発明の第１実施例の回路図である。

この回路は、第１６図に示すハーフブリッジ回路の負荷
回路２として第１７図に示す放電灯点灯回路を接続した
ものである０本実施例では、第２図の動作波形図に示す
ように、交流電源Ｖｓの電源極性が正（Ｖｉｎ＞Ｏ）の
ときには、トランジスタＱ１の駆動信号Ｓｌを間欠的に
停止させ、交流電源Ｖｓの電源極性が負（Ｖｉｎ＜Ｏ）
のときには、トランジスタＱ２の駆動信号Ｓ２を間欠的
に停止させている。

第３図は上記の動作を実現するための制御回路のｉ戒を
示している１図中、発振回路１０の構成は第１９図に示
す回路と同じであり、駆動回路１２の構成は第２０図に
示す回路と同じである０本実施例では、発振回路１０と
駆動回路１２の間に間欠駆動回路１１を挿入したことを
特徴としている。

この間欠駆動回路１１の構成を第４図に示し説明する０
図中、ＶＩＮは交流電源Ｖｓの電源極性が正（Ｖ　ｉｎ
＞　Ｏ）のときに“Ｈｉｇｈ”レベル、負（Ｖｉｎ＜Ｏ
）のときに“Ｌ　ａｍ”レベルとなる信号であり、電源
極性検出手段の出力である。電源極性検出手段は上記の
信号ＶＩＮを作成できる回路であれば良く、その構成は
特に限定しない、第１の発振出力“ｏｕｔ１°′は電源
極性検出信号ＶＩＮと共にＡＮＤゲートＧ、に入力され
、ＡＮＤゲートＧ、の出力ＣＫ１は単安定マルチバイブ
レータＭＶＩのトリガー人力となる。このため、単安定
マルチバイブレータＭＶｌは電源極性が正（Ｖｉｎ＞Ｏ
）のときに、第１の発振出力“ｏｕｔｌ”の立ち下がり
でトリガーされる。

単安定マルチバイブレータＭＶＩはトリガーされると、
所定の期間“Ｈｉｇｈ”レベルとなるパルス信号Ｐ１を
出力する。このパルス信号Ｐ１のパルス幅は、スイッチ
ング周期の数倍に設定している。

単安定マルチバイブレータＭＶＩの出力は、単安定マル
チバイブレータＭＶ２のトリガー人力とされている。単
安定マルチバイブレータＭＶ２は、発振回路１０の出力
パルス１個を含み得るパルス幅のパルス信号Ｐ２を出力
する。このパルス信号Ｐ２は電源極性検出信号ｖＩＮと
共にＡＮＤゲートＧ２に入力され、ＡＮＤゲートＧ２の
出力はＮＯＴ回路回路により論理を反転されて、第１の
発振出力“ｏｕｔｌ”と共にＡＮＤゲートＧ、に入力さ
れる。

ＡＮＤゲートＧ、から出力される信号がトランジスタＱ
、駆動用の発振出力“ｏｕｔ”　１”となる。

第６図は上記回路の各部の動作波形を示している。同図
に示すように、電源極性が正（Ｖｉｎ＞Ｏ）のときには
、単安定マルチバイブレータＭＶＩにより決定される周
期で、単安定マルチバイブレータＭＶ２がトリガーされ
て、第１の発振出力“ｏｕｔｌ”を１パルス削るための
信号Ｐ２が発生され、一定周期で第１の発振出力“ｏｕ
ｔ　１”のパルスが間引かれる。電源極性が負（Ｖ　ｉ
ｎ＜　Ｏ）のときには、電源極性検出信号ＶＩＮをＮＯ
Ｔ回路回路ｓ　、　Ｇ　、により論理反転させた信号を
第２の発振出力“ｏｕｔ２″と共に、上記と同じ構成の
回路に与えることにより、単安定マルチバイブレータＭ
Ｖ３により決定される周期で、単安定マルチバイブレー
タＭＶ４がトリガーされて、第２の発振出力“ｏｕｔ　
２　”を１パルス削るための信号Ｐ４が発生され、一定
周期。

で第２の発振出力″ｏｕｔ２″のパルスが間引かれる。

第５図は単安定マルチバイブレータＭＶＩ〜ＭＶ４の構
成を示している。この回路は、汎用のタイマーＩＣ（シ
グネティックス社、１ｌＮＥ５５５）を備えている。入
力が立ち下がると、抵抗Ｒ，，，Ｒ，。

とコンデンサＣ０よりなる微分回路を介してタイマーＩ
Ｃのトリガ一端子（２番ビン）の電圧が立ち下がる。こ
のタイマーＩＣは、トリガ一端子（２番ビン〉が（１／
３）Ｖｃｃ以下になると、トリガーされて出力端子（３
番ピン）が“ＨｉＦ！ｈ”レベルとなり、放電端子（７
番ピン）は高インピーダンス状態となる。また、スレシ
ョルド端子（６番ビン）が（２／３）Ｖｃｃになると出
力端子（３番ビン）が”Ｌｏｗレベルとなり、放電端子
（７番ビン）も“Ｌ　ｏｗ”レベルとなる。電源端子（
８番ピン）とアース端子（１番ビン）の間には、制御電
源電圧Ｖｃｃが印加されている。また、リセット端子（
４番ビン）は電源端子（８番ビン）に接続されており、
周波数制御端子（５番ビン）は、デカップリングコンデ
ンサＣ１を介してアース端子（１番ビン）に接続されて
いる。

タイマーＩＣの時定数回路を構成する抵抗Ｒ＋３とコン
デンサＣＩ□の直列回路には、制御電源電圧Ｖｃｃが印
加されている。抵抗Ｒ１，とコンデンサＣＩ２の接続点
は、タイマーＩＣのスレショルド端子（６番ビン）及び
放電端子（７番ビン〉に接続されており、これによって
、タイマーＩＣは単安定マルチバイブレータとして動作
するものである。つまり、トリガ一端子（２番ビン〉が
“Ｌｏｗ”レベルとなってトリガーされると、コンデン
サＣａｔと抵抗ＲＩ３の時定数でスレショルド端子（６
番ビン〉が所定のスレショルド電圧Ｖ　ｔｈ＝　（２／
　３　）Ｖｃｃとなるまで、出力端子（３番ビン〉は“
Ｈｉｇｈ”レベルとなる。この間、入力端子（２番ビン
）の電圧が変動しても、コンデンサＣ１□の電圧がスレ
ショルド電圧ｖｔｈに達するまでは出力端子（３番ピン
）は“Ｈｉｇｈ”レベルを保持する。

なお、単安定マルチバイブレータＭＶＩ、ＭＶ３では抵
抗Ｒ１３とコンデンサｃｈｉの時定数を大きく設定され
ており、単安定マルチバイブレークＭＶ、、ＭＶ、では
上記の時定数を小さく設定されているので、第６図に示
すよ・うなパルス幅の異なる出力信号Ｐ１〜Ｐ４が得ら
れるものである。

以上の制御回路により、本実施例では、交流電源Ｖｓの
電源極性が正（Ｖｉｎ＞Ｏ）のときには、トランジスタ
Ｑ１の駆動信号Ｓ１を間欠的に停止させ、交流電源Ｖｓ
の電源極性が負（Ｖｉｎ＜Ｏ）のときには、トランジス
タＱ２の駆動信号Ｓ２を間欠的に停止させることができ
る。電源極性が正（Ｖ　ｉｎ＞　Ｏ）のときにトランジ
スタＱ１の駆動信号ＳＩを停止させると、チョッパー回
路の動作は停止するから、交流電源Ｖｓからの電力供給
は停止する。一方、インバータ回路については、トラン
ジスタＱ、が停止することにより負荷回路Ｚでの電力消
費が減少するが、トランジスタＱ２が動作しているので
、電力消費は半減するに過ぎない、電源極性が負（Ｖｉ
ｎ＜Ｏ）のときも同様である。したがって、負荷回路Ｚ
での電力消費に比べて交流電源Ｖｓからの電力供給が過
剰な場合に、上記の制御を行えば、コンデンサＣ，，Ｃ
，の電圧ＶＤＣが異常に上昇することを防止できる。ま
た、駆動信号Ｓ、、Ｓ、を間欠的に停止させる周期は単
安定マルチバイブレータＭＶＩ、ＭＶ３により自由に制
御でき、停止させる期間は単安定マルチバイブレータＭ
Ｖ２．ＭＶ４により自由に制御できるので、これらを制
御することにより交流電源Ｖｓからの電力供給をかなり
広い範囲で制御することができ、しかも、その場合にお
ける負荷回路Ｚでの電力消費の変化は少ない、したがっ
て、例えば、スイッチング周波数の制御と組み合わせれ
ば、交流電源Ｖｓからの電力供給（入力電力）と負荷回
路Ｚでの電力消費（出力電力）を実質的に独立して制御
することが可能となる。つまり、スイッチング周波数を
変えると、出力電力の変化は大きいが、入力電力の変化
は小さいので、本発明の制御方式と組み合わせることに
より、入力電力と出力電力を別々に制御できることにな
る。

また、駆動信号Ｓ１．Ｓ２を間欠的に停止させる期間を
、交流電源Ｖｓの半サイクルにわたって等間隔で均等に
配置すれば、第２図に示すように、入力電流Ｉｉｎは入
力電圧Ｖｉｎと相似形となり、入力電流高調波は余り増
加せず、入力力率も高くすることができる。

なお、第２図では図示の都合上、トランジスタＱ　１．
　Ｑ　２の駆動信号Ｓ、、Ｓ、の周期は長く表現されて
いるが、実際には、図示されているよりも十分に周期が
短いことは言うまでもない。

［実施例２］ 第７図は本発明の第２実施例の回路図である。

本発明にあっては、インバータ回路としてフルブリッジ
回路を用いている。つまり、第１図に示すハーフブリッ
ジ回路において、コンデンサＣ１の代わりにトランジス
タＱ、を、コンデンサＣ１の代わりにトランジスタＱ４
をそれぞれ接続し、トランジスタＱ、をトランジスタＱ
２と同時にオン・オフし、トランジスタＱ、をトランジ
スタＱ１と同時にオン・オフするものである。トランジ
スタＱ、。

Ｑ４にはダイオードＤ、、Ｄ、がそれぞれ逆並列接続さ
れている。これらのダイオードＤｓ、ＤａはパワーＭＯ
３ＦＥＴよりなるトランジスタＱ、、Ｑ、のドレイン・
ソース間に寄生する逆方向ダイオードにより代用できる
。また、トランジスタＱ３．Ｑ。

の直列回路の両端には、平滑用のコンデンサＣ０を並列
接続しである。トランジスタＱ、の駆動信号Ｓ３はトラ
ンジスタＱ２の駆動信号Ｓ２と同じであり、トランジス
タＱ４の駆動信号Ｓ４はトランジスタＱ、の駆動信号Ｓ
、と同じである。

本実施例の動作は負荷回路に印加される電圧が第１図回
路に比べて約２倍となる以外は、第１図回路と同じ動作
となる。

［実施例３］ 第８図は本発明の第３実施例の回路図である。

本実施例にあっては、第１図に示すハーフブリッジ回路
において、トランジスタＱ、、Ｑ、として、パワーＭＯ
８ＦＥＴに代えて、バイポーラトランジスタを用いたも
のである。この場合、逆並列ダイオードＤ　Ｉ、　Ｄ　
２は別部品として接続する必要がある。

第９図は本実施例の動作波形図である。まず、全点灯状
態での動作波形については、第１８図に示す動作波形と
同じである。この全点灯状態では、スイッチング周波数
がｆ、で、駆動信号Ｓ＋、Ｓｔの周期はＴ　Ｉ　＝１　
／ｒ＋である０次に、スイッチング周波数をｆ、からｆ
２に上昇させて、駆動信号Ｓ　＋　、　Ｓ　２の周期を
７２＝１／ｆ２に変化させると、放電灯１ａは調光状態
となる。つまり、スイッチング周波数が高くなることに
より、インダクタし、による限流インピーダンスが大き
くなるので、ランプ電流Ｉｌａの振幅が小さくなり、放
電灯１ａの光出力が減少するものである。これにより負
荷回路による消費電力は減少するが、上述のように、チ
ョッパー回路による電力供給はスイッチング周波数の変
化には余り影響されないから、電力消費に比べて電力供
給が過剰となり、コンデンサＣ、、Ｃ、の電圧Ｖｏｃが
上昇することになる。そこで、本実施例では電源極性が
Ｖｉｎ＞Ｏのときには、チョッパー回路を制御するトラ
ンジスタＱ、の駆動信号Ｓ、を間欠的に停止させ、電源
極性がＶ　ｉｎ＜　Ｏのときには、チョッパー回路を制
御するトランジスタＱ２の駆動信号Ｓ２を間欠的に停止
させている。これにより、チョッパー回路による電力供
給を減少させることができ、コンデンサＣ、、Ｃ、の電
圧ＶＤＣが異常に上昇することを防止できる。

なお、第１０図の動作波形図に示すように、駆動信号Ｓ
１．Ｓ２の停止期間を更に多くすれば、チョッパー回路
による電力供給を更に減少させることができ、それに対
応するように負荷回路の電力消費を減少させれば、より
深いレベルまで放電灯１ａを調光することができる。た
だし、駆動信号Ｓ８２の停止期間を余り長くすると、チ
ョッパー電流ＩＣＨの停止期間が長くなって、入力電流
高調波成分が多くなり、入力力率も低下するので、ＡＣ
フィルタの設計との兼合いで調光範囲を設定する必要が
ある。

［実施例４］ 第１１図は本発明の第４実施例の回路図であり、第１２
図はその動作波形図である。本実施例にあっては、負荷
回路として白熱電球りを使用しており、共振回路を含ま
ないので、ランプ電流工ｅａの波形は矩形波状となる。

また、スイッチング周波数を変えてもランプ電流１１ａ
は変化しないので、周波数制御による調光は行えない、
そこで、本実施例では電源極性がＶｉｎ＞Ｏのときは駆
動信号Ｓ電を間欠的に停止させ、Ｖｉｎ＜Ｏのときは駆
動信号Ｓ２を間欠的に停止させることにより、チョッパ
ー回路による電力供給を減少させると共に、負荷回路に
よる電力消費も減少させて、白熱電球１ａを調光してい
る。この場合、交流電源Ｖｓからの電力供給の減少が、
負荷回路での電力消費の減少よりも顕著になるので、コ
ンデンサＣ３、Ｃ４の電圧■Ｄｃは低下する。これによ
り、負荷回路での電力消費は減少し、白熱電球１ａの光
出力が減少する。

［実施例５］ 第１３図は本発明の第５実施例の回路図であり、第１４
図はその動作波形図である０本実施例にあっては、交流
電源Ｖｓからの入力電圧が定格値である場合には、電源
極性がＶｉｎ＞Ｏのときは駆動信号Ｓｌのみを発生し、
Ｖｉｎ＜Ｏのときは駆動信号Ｓ２のみを発生しており、
交流電源Ｖｓの半サイクル毎に白熱電球４２ａに印加さ
れる電圧の極性が交互に反転している。この場合、ラン
プ電流１１ａの実効値はピーク値の半分となる。

次に、電源変動により交流電源Ｖｓからの入力電圧が上
昇した場合には、電源極性がＶｉｎ＞Ｏのときは駆動信
号ＳＩを間欠的に停止させ、Ｖｉｎ＜０のときは駆動信
号Ｓ２を間欠的に停止させている。したがって、入力電
圧が上昇してもチョッパー回路による電力供給は変化し
ない、また、電源極性がＶｉｎ＞Ｏのときに駆動信号Ｓ
、を間欠的に停止させた直後に、駆動信号Ｓ２を発生さ
せており、電源極性がＶ　ｉｎ＜　Ｏのときに駆動信号
Ｓ２を間欠的に停止させた直後に、駆動信号Ｓ１を発生
させている。したがって、ランプ電流Ｉｆａの実効値は
ピーク値の半分となり、負荷回路による電力消費も変化
しない、故に、本実施例では、電源変動により交流電源
Ｖｓからの入力電圧が定格値よりも上昇しても、コンデ
ンサＣｓ　、　Ｃ４の電圧Ｖ。０や白熱電球１ａの光出
力が変動しないように制御することができる。

なお、上述の実施例にあっては、第１５図（ａ）に示す
ように、ダイオードＤ　３　、　Ｄ　４の接続点にイン
ダク、りＬ２を接続しているが、第１５図（ｂ）に示す
ように、トランジスタＱ　１．　Ｑ　ｚの接続点にイン
ダクタＬ２を接続しても良い。また、第１５図〈Ｃ〉。

（ｄ）に示すように、インダクタＬ、を交流電源Ｖｓの
一端に接続し、インダクタＬ２を交流電源Ｖｓの他端に
接続しても構わない。

なお、上述の各実施例では、インバータ回路がハーフブ
リッジ回路又はフルブリッジ回路である場合を例示した
が、変形ハーフブリッジ回路やその他の回路を用いても
良い、ここで、変形ハーフブリッジ回路とは、第１図回
路におけるコンデンサＣ１の負極をコンデンサＣ１の正
極に代えてダイオードＤ、のアノードに接続するか、又
はコンデンサＣ４の正極をコンデンサＣ３の負極に代え
てダイオードＤ、のカソードに接続した回路であり、ハ
ーフブリッジ回路と実質的に同様な動作を行うことがで
きる。この変形ハーフブリッジ回路では、ダイオードＤ
３．Ｄ、の直利回路に並列的に接続されるコンデンサが
直流電源用の平滑コンデンサとなり、負荷回路Ｚと直列
接続されるコンデンサは直流成分カット及び電源用の結
合コンデンサとなる。

［発明の効果］ 本発明によれば、上述のように、交流電源からチョッパ
ー回路を介して得られた直流電源を入力とし、直列接続
された第１及び第２のスイッチング素子のオン・オフ動
作により負荷回路に電力を供給し、交流電源の電源極性
に応じて第１又は第２のスイッチング素子を交互にチョ
ッパー回路のスイッチング素子として兼用するようにし
た電源装置において、交流電源の電源極性に基づいて、
チョッパー回路のスイッチング素子として兼用される側
のスイッチング素子の動作を間欠的に停止させるように
したので、チョッパー回路による交流電源からの電力供
給を自由に減少させることができ、したがって、交流電
源からの電力供給と負荷回路による電力消費とを別々に
制御でき、制御の自由度が大きくなるという効果がある
。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は同上の
動作波形図、第３図は同上に用いる制御回路の回路図、
第４図は同上に用いる間欠駆動回路の回路図、第５図は
同上に用いる単安定マルチバイブレータの回路図、第６
図は同上の間欠駆動回路の動作波形図、第７図は本発明
の第２実施例の回路図、第８図は本発明の第３実施例の
回路図、第９図及び第１０図は同上の動作波形図、第１
１図は本発明の第４実施例の回路図、第１２図は同上の
動作波形図、第１３図は本発明の第５実施例の回路図、
第１４図は同上の動作波形図、第１５図（ａ）乃至（ｃ
ｌ）は本発明を適用できる電源装置を例示する回路図、
第１６図は従来例の回路図、第１７図は同上に用いる負
荷回路の回路図、第１８図は同上の動作波形図、第１９
図は同上に用いる発振回路の回路図、第２０図は同上に
用いる駆動回路の回路図である。 Ｖｓは交流電源、Ｌ２はインダクタ、Ｃ，、Ｃ，はコン
デンサ、Ｑ、、Ｑ２はトランジスタ、２は負荷回路、１
１は間欠駆動回路である。

Claims (1)

【特許請求の範囲】
1. （１）交流電源の交流電圧をスイッチング素子により高
   周波的にチョッピングしてインダクタに印加し、上記イ
   ンダクタに蓄積されたエネルギーをコンデンサに充電し
   て直流電源を得るチョッパー回路と、上記直流電源の直
   流電圧を入力とし直列接続された第１及び第２のスイッ
   チング素子のオン・オフ動作により負荷回路に電力を供
   給するインバータ回路とを備え、第１のスイッチング素
   子は交流電源の一方の電源極性のときにチョッパー回路
   のスイッチング素子として兼用され、第２のスイッチン
   グ素子は交流電源の他方の電源極性のときにチョッパー
   回路のスイッチング素子として兼用される電源装置にお
   いて、交流電源の電源極性を検出する電源極性検出手段
   と、電源極性検出手段の検出出力に基づいて、チョッパ
   ー回路のスイッチング素子として兼用される側のスイッ
   チング素子の動作を間欠的に停止させる制御手段とを設
   けたことを特徴とする電源装置。