JPH0361342B2 - - Google Patents
Info
- Publication number
- JPH0361342B2 JPH0361342B2 JP57185604A JP18560482A JPH0361342B2 JP H0361342 B2 JPH0361342 B2 JP H0361342B2 JP 57185604 A JP57185604 A JP 57185604A JP 18560482 A JP18560482 A JP 18560482A JP H0361342 B2 JPH0361342 B2 JP H0361342B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat sink
- semiconductor
- silicon nitride
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/253—Semiconductors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置にとりつけるヒートシン
クに関するものである。
クに関するものである。
近年半導体装置の微細化・高密度化に伴い、装
着から発生する熱の放熱が重要な課題になりつつ
ある。従来かかる半導体装置は、パターン密度、
特に配線パターン幅が少なくとも数μｍ以上と比
較的大きかつた為、少なくとも冷却用フアン等を
用いて熱を外部へ強制的に放散させれば所望の冷
却効果が得られていた。ところが、近年、パター
ン密度の増大に伴つて、半導体装置の単位面積当
りから発生する熱の量が増大し、上記の方法では
十分な冷却効果が得られず、温度上昇による半導
体装置の特性劣化や寿命の短縮が懸念されるよう
になつてきた。本発明は上記のごとき従来の半導
体装置の欠点である放熱効果を改善し、超高密度
集積回路をも容易に実装可能とし、且つ該集積回
路の信頼性並びに寿命をも大幅に高めるものであ
る。以下、本発明の詳細を図面を参照しながら説
明する。
着から発生する熱の放熱が重要な課題になりつつ
ある。従来かかる半導体装置は、パターン密度、
特に配線パターン幅が少なくとも数μｍ以上と比
較的大きかつた為、少なくとも冷却用フアン等を
用いて熱を外部へ強制的に放散させれば所望の冷
却効果が得られていた。ところが、近年、パター
ン密度の増大に伴つて、半導体装置の単位面積当
りから発生する熱の量が増大し、上記の方法では
十分な冷却効果が得られず、温度上昇による半導
体装置の特性劣化や寿命の短縮が懸念されるよう
になつてきた。本発明は上記のごとき従来の半導
体装置の欠点である放熱効果を改善し、超高密度
集積回路をも容易に実装可能とし、且つ該集積回
路の信頼性並びに寿命をも大幅に高めるものであ
る。以下、本発明の詳細を図面を参照しながら説
明する。
第１図ａからｆに至る各図は本発明のヒートシ
ンクを備えた半導体装置を製造するときの工程を
順に示した模式断面図である。先ず、厚さ数百μ
ｍないし数mmの｛110｝シリコン単結晶基板１１
の両表面上に厚さ数百Åないし数千Åのシリコン
窒化膜１２を通常のCVD法又はプラズマCVD法
で堆積する（ａ図）。次にシリコン窒化膜１２の
いずれか一方の表面上に所望の間隔の格子状若し
くはライン・アンド・スペース状レジスト・パタ
ーン１３を光学露光技術等を用いて形成し、もう
一方のシリコン窒化膜表面をレジスト１４で覆う
（ｂ図）。しかる後、該レジスト１３および１４を
保護膜にして例えばCF4ガス等を用いたプラズ
マ・エツチングでシリコン窒化膜１２を蝕刻除去
して所望のシリコン窒化膜パターン１２′を形成
し、レジスト１３および１４を除去する（ｃ図）。
次にシリコン窒化膜１２および１２′を保護膜に
して、例えば沸とうした30重量％の水酸化カリウ
ム水溶液等の異方性蝕刻液中で｛110｝シリコン
単結晶基板１１を所望の深さまで選択的に蝕刻除
去し、続いてシリコン窒化膜１２および１２′を
沸とうしたリン酸を用いて蝕刻除去して、側面を
｛111｝面で囲まれた突起を有する前記シリコン単
結晶基板の一部から成るヒートシンク１１′を形
成する（ｄ図）。シリコン窒化膜１２および１
２′は必ずしも除去しなくても良い。次に該ヒー
トシンク１１′の平滑面に数十Åないし数百Å厚
のチタン膜１５および数十Åないし数百Å厚の白
金膜１６を順次連続的にスパツタ蒸着する（ｅ
図）。最後に白金膜１６の表面上に数μｍ厚の金
−スズ合金層１７を真空蒸着した後、約350℃に
加熱し、該金−スズ合金層１７を融解させ、予め
任意の回路を形成した半導体基板１８の裏面を該
金−スズ合金層１７に融着せしめ、該ヒートシン
ク１１′と該半導体基板１８を一体化させれば、
所望の半導体装置が得られる（ｆ図）。上記工程
に於いて該金−スズ合金１７の代りにスズを用い
ても良く、またチタン１５の代りにタンタルやニ
ツケル又はクロムを用いても良い。
ンクを備えた半導体装置を製造するときの工程を
順に示した模式断面図である。先ず、厚さ数百μ
ｍないし数mmの｛110｝シリコン単結晶基板１１
の両表面上に厚さ数百Åないし数千Åのシリコン
窒化膜１２を通常のCVD法又はプラズマCVD法
で堆積する（ａ図）。次にシリコン窒化膜１２の
いずれか一方の表面上に所望の間隔の格子状若し
くはライン・アンド・スペース状レジスト・パタ
ーン１３を光学露光技術等を用いて形成し、もう
一方のシリコン窒化膜表面をレジスト１４で覆う
（ｂ図）。しかる後、該レジスト１３および１４を
保護膜にして例えばCF4ガス等を用いたプラズ
マ・エツチングでシリコン窒化膜１２を蝕刻除去
して所望のシリコン窒化膜パターン１２′を形成
し、レジスト１３および１４を除去する（ｃ図）。
次にシリコン窒化膜１２および１２′を保護膜に
して、例えば沸とうした30重量％の水酸化カリウ
ム水溶液等の異方性蝕刻液中で｛110｝シリコン
単結晶基板１１を所望の深さまで選択的に蝕刻除
去し、続いてシリコン窒化膜１２および１２′を
沸とうしたリン酸を用いて蝕刻除去して、側面を
｛111｝面で囲まれた突起を有する前記シリコン単
結晶基板の一部から成るヒートシンク１１′を形
成する（ｄ図）。シリコン窒化膜１２および１
２′は必ずしも除去しなくても良い。次に該ヒー
トシンク１１′の平滑面に数十Åないし数百Å厚
のチタン膜１５および数十Åないし数百Å厚の白
金膜１６を順次連続的にスパツタ蒸着する（ｅ
図）。最後に白金膜１６の表面上に数μｍ厚の金
−スズ合金層１７を真空蒸着した後、約350℃に
加熱し、該金−スズ合金層１７を融解させ、予め
任意の回路を形成した半導体基板１８の裏面を該
金−スズ合金層１７に融着せしめ、該ヒートシン
ク１１′と該半導体基板１８を一体化させれば、
所望の半導体装置が得られる（ｆ図）。上記工程
に於いて該金−スズ合金１７の代りにスズを用い
ても良く、またチタン１５の代りにタンタルやニ
ツケル又はクロムを用いても良い。
上記のようにして形成した半導体装置に於いて
は、ヒートシンク表面に異方性蝕刻液を用いて形
成した突起の為に該半導体装置の表面積が著しく
増大する。すなわち、半導体基板上に形成された
回路に於いて発生した熱は、良導体を通してヒー
トシンクに伝導し、該ヒートシンク表面に設けた
突起部から空気等の冷却媒体中に効果的に放出さ
れる。該ヒートシンク表面に形成する突起の間隔
および深さは、予想される回路の発熱量に応じて
変えることができ、こうすることにより常に所望
の放熱効果を得ることができる。
は、ヒートシンク表面に異方性蝕刻液を用いて形
成した突起の為に該半導体装置の表面積が著しく
増大する。すなわち、半導体基板上に形成された
回路に於いて発生した熱は、良導体を通してヒー
トシンクに伝導し、該ヒートシンク表面に設けた
突起部から空気等の冷却媒体中に効果的に放出さ
れる。該ヒートシンク表面に形成する突起の間隔
および深さは、予想される回路の発熱量に応じて
変えることができ、こうすることにより常に所望
の放熱効果を得ることができる。
また、上記実施例においてはヒートシンクの材
料として｛110｝面を主面にもつSi基板を用いた
が、同じダイヤモンド型の格子をもつGeの
｛110｝面を主面にもつ単結晶基板を用いてもよ
い。
料として｛110｝面を主面にもつSi基板を用いた
が、同じダイヤモンド型の格子をもつGeの
｛110｝面を主面にもつ単結晶基板を用いてもよ
い。
本発明が提供する半導体装置は次に示すような
方法で実装することにより、一層顕著な効果を発
揮することができる。第２図は本発明が提供する
半導体装置の実装方法の一例を模式的に示した斜
視図である。ヒートシンク２３を設けた半導体装
置２１は空隙を設けて立体的に配置され、支柱２
２によつて固定される。半導体装置１の外部リー
ドはその外周部近傍の所望の位置に取り出し、支
柱２２に設けた相互配線用端子に例えばメタライ
ズ導体を用いたチツプキヤリヤ形実装等の方法に
よつて接続される。上記のようにして実装した半
導体装置は冷却効果が高いばかりでなく、従来の
半導体装置に比べて小型化が可能となる。
方法で実装することにより、一層顕著な効果を発
揮することができる。第２図は本発明が提供する
半導体装置の実装方法の一例を模式的に示した斜
視図である。ヒートシンク２３を設けた半導体装
置２１は空隙を設けて立体的に配置され、支柱２
２によつて固定される。半導体装置１の外部リー
ドはその外周部近傍の所望の位置に取り出し、支
柱２２に設けた相互配線用端子に例えばメタライ
ズ導体を用いたチツプキヤリヤ形実装等の方法に
よつて接続される。上記のようにして実装した半
導体装置は冷却効果が高いばかりでなく、従来の
半導体装置に比べて小型化が可能となる。
本発明の適用は、半導体集積回路に限られるも
のではなく、半導体レーザや発光ダイオード等に
も卓効を発揮することは言うまでもない。
のではなく、半導体レーザや発光ダイオード等に
も卓効を発揮することは言うまでもない。
第１図は本発明による半導体装置の製造方法の
一例を工程順に示した概略断面図であり、第２図
は本発明による半導体装置の実装方法の一例を模
式的に示した斜視図である。図中各番号はそれぞ
れ次のものを示す。 １１……｛110｝シリコン単結晶基板、１２…
…シリコン窒化膜、１３，１４……レジスト、１
２′……シリコン窒化膜１２の一部で形成したパ
ターン、１１′，２３……｛110｝シリコン単結晶
基板１１の一部で形成したヒートシンク、１５…
…チタン薄膜、１６……白金薄膜、１７……金−
スズ合金薄層、１８……半導体基板、２１……半
導体装置、２２……支持柱。
一例を工程順に示した概略断面図であり、第２図
は本発明による半導体装置の実装方法の一例を模
式的に示した斜視図である。図中各番号はそれぞ
れ次のものを示す。 １１……｛110｝シリコン単結晶基板、１２…
…シリコン窒化膜、１３，１４……レジスト、１
２′……シリコン窒化膜１２の一部で形成したパ
ターン、１１′，２３……｛110｝シリコン単結晶
基板１１の一部で形成したヒートシンク、１５…
…チタン薄膜、１６……白金薄膜、１７……金−
スズ合金薄層、１８……半導体基板、２１……半
導体装置、２２……支持柱。
Claims (1)
- １ ｛110｝面Si単結晶基板あるいは｛110｝面
Ge単結晶基板の片側面に｛111｝面を側面とする
四角柱状の突起が設けられ、しかも前記片側面の
反対側の面を、表面に半導体装置が形成された半
導体基板の表面に固着すべくしてなる半導体装置
用ヒートシンク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185604A JPS5975650A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置用ヒ−トシンク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185604A JPS5975650A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置用ヒ−トシンク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5975650A JPS5975650A (ja) | 1984-04-28 |
| JPH0361342B2 true JPH0361342B2 (ja) | 1991-09-19 |
Family
ID=16173700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185604A Granted JPS5975650A (ja) | 1982-10-22 | 1982-10-22 | 半導体装置用ヒ−トシンク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975650A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089443A (en) * | 1990-05-30 | 1992-02-18 | Prime Computer, Inc. | Method of making a semiconductor heat sink |
| US6191944B1 (en) * | 1998-11-05 | 2001-02-20 | Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. | Heat sink for electric and/or electronic devices |
| CN106449430A (zh) * | 2016-11-04 | 2017-02-22 | 南开大学 | 一种复合结构热沉制备方法 |
-
1982
- 1982-10-22 JP JP57185604A patent/JPS5975650A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5975650A (ja) | 1984-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3422675B2 (ja) | 電子集積回路パッケージ | |
| TWI497617B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| CA1257402A (en) | Multiple chip interconnection system and package | |
| JP2950472B2 (ja) | 電子集積回路パッケージのメタライゼーション構造を形成する方法 | |
| JP2015119170A (ja) | 半導体チップの製造方法、半導体チップ、及び半導体装置 | |
| US7842553B2 (en) | Cooling micro-channels | |
| JP2002246514A (ja) | 半導体装置 | |
| US7049695B1 (en) | Method and device for heat dissipation in semiconductor modules | |
| US3977071A (en) | High depth-to-width ratio etching process for monocrystalline germanium semiconductor materials | |
| TWI290374B (en) | Chip heat sink device and method | |
| JPH0361342B2 (ja) | ||
| US7638714B2 (en) | Structure and manufacturing method of substrate board | |
| CN111867232A (zh) | 线路载板结构及其制作方法与芯片封装结构 | |
| JP2918863B2 (ja) | Ｈｄｍｉデカルおよび微細な線のフレキシブルな相互接続形成方法 | |
| JPH0544829B2 (ja) | ||
| JPS63271944A (ja) | 半導体装置 | |
| JPH01258458A (ja) | ウェーハ集積型集積回路 | |
| JP3410651B2 (ja) | 半導体装置及びその製造方法 | |
| JP7486908B1 (ja) | 波長選択型赤外放射制御部材 | |
| CN113035829B (zh) | Tsv无源转接板及其制造方法 | |
| JPS59161049A (ja) | 多層配線部材とその製造方法 | |
| JP2003017494A (ja) | 半導体装置およびその製造方法 | |
| JP2007243104A (ja) | 半導体ウェハ | |
| FR2426271A1 (fr) | Procede d'assemblage precis de " lasers " a semi-conducteur et de fibres optiques | |
| CN107481940A (zh) | 一种封装基板的制备方法及封装基板 |