JPH0361386B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 データ誤り検出回路において、受信された高速
直列データを並列データに変換して各フレームの
同じ位置のビツトが同一データか相異データかを
検出した後、この検出出力を反転して論理積を取
つた出力を複数個貯え、このパターンが特定パタ
ーンと一致するか否かを検出して低速データの誤
りを検出する様にしたものである。

〔産業上の利用分野〕

本発明は、複数チヤンネルの低速データをそれ
ぞれｎ回繰り返してして高速伝送路で伝送するデ
ータ伝送方式に使用されるデータ誤り検出回路に
関するものである。

一般に、低速データを高速伝送路で伝送する方
式として種々の方式であるが、その１つに複数チ
ヤンネルの低速データをそれぞれｎ回繰り返し、
繰り返される第１の部分を第１高速フレーム内
に、第ｎの部分を第ｎ高速フレーム内にそれぞれ
挿入することにより直列データに変換して高速伝
送路で同一データをＮ回繰り返して伝送する高速
ユニバーサル伝送方式がある。

第４図は高速ユニバーサル伝送方式で低速デー
タを伝送する時のフオーマツトを示す。

図において、低速データは“低速データクロツ
ク”の立上り（上向きの矢印で示す）から次の立
上りまでの間は同一データであるが、この部分を
“高速ユニバーサルクロツク”と、“低速データク
ロツク”との速度比で繰り返し回数が決定され
る。

例えば、速度比を５とするとチヤンネル１（以
下CH１と省略する）の第１ビツトをD_1-1〜D_1-5
の５つに分割し、第４図の“高速ユニバーサルデ
ータ”の，，…に示す様に、同一データを
第１高速フレーム〜第５高速フレーム内に挿入す
る。

他のCHの同一データもこれと同じく第１高速
フレーム〜第５高速フレーム内に挿入する。

一方、伝送可能な低速データのCH数は“高速
フレーム”と“高速ユニバーサルクロツク”との
比によるので、例えばこの比が８とするとCH数
は８となるが、図に示す様に低速データの先頭と
終りを示すＦ、Ｓビツトを挿入しなければならな
いので６となる。

この様な伝送方式を用いて低速データを伝送す
る際に、伝送容量を低下させることなく高速ユニ
バーサルデータの状態で低速データの誤り検出が
できることが要望されている。

〔従来の技術〕

第４図に示したフレームフオマツトを用いて高
速ユニバーサル伝送方式で低速データを伝送する
際、受信側では高速フレームと高速ユニバーサル
データとを受信するが、低速データクロツクが送
られてこないので低速同一データの分割伝送回数
が不明である。

そこで、高速ユニバーサルデータの状態では伝
送路で生じた低速データの誤りを検出しないでそ
のまま出力していた。

〔発明が解決しようとする問題点〕

しかし、低速データクロツクが送信側から送ら
れてくれば、このクロツクと、高速ユニバーサル
データから抽出した高速ユニバーサルクロツクと
で分割数が判り、高速ユニバーサルデータの状態
で低速データの誤り検出が可能となるが、データ
伝送に無関係な情報を送らなければならないので
その分だけ伝送容量が低下又は回線を増設しなけ
ればならない。そこで、低速データクロツクが送
られなくても高速ユニバーサルデータ（以下高速
直列データと云う）の状態で低速データの誤りを
検出しなければならないと云う問題点がある。

〔問題点を解決するための手段〕

上記の問題点は第１図に示す様に、受信された
高速直列データを並列データに変換する直列／並
列変換手段１と、該直列／並列変換手段の出力の
うち、各フレームの同じ位置にあるビツトが同一
データか相異データかを逐次検出する同一・相異
検出手段２と、該同一・相異検出手段の出力を反
転して論理積を取つた出力を貯えるメモリ部３
と、該メモリ部に貯えられたパターンが特定パタ
ーンと一致するか否かを検出し一致した時に誤り
警報を送出する誤り検出手段４とから構成された
本発明のデータ誤り検出回路により解決される。

〔作用〕

本発明は低速データを高速ユニバーサル伝送方
式で伝送する場合、同一データを複数回高速フレ
ームで伝送するので、この伝送方式の冗長性を利
用して連続的に各高速フレーム中の同じ位置のビ
ツト同士を比較してその結果からデータの誤りを
検出する様にした。

即ち、高速直列データを直列／並列変換手段１
で並列データに変換して、各フレームの同じ位置
にあるビツトが同一か相異かを同一・相異検出手
段２で検出した後、この出力を反転して論理積を
取つてメモリ部３に貯える。そして、ここに貯え
られたパターンが特定パターンの時、孤立ビツト
で発生した誤りと判定して誤り検出手段より警報
を送出する様にした。

これにより、低速データクロツクが送られれな
くても高速直列データの状態で低速データの誤り
を検出することができる。

〔実施例〕

第２図は本発明の実施例のブロツク図、第３図
は第２図の動作説明図を示す。尚、シフトレジス
タ１１，１２，１３は直列／並列変換手段１、ア
ンド回路２１、入力反転付きアンド回路２２はオ
ール１・オール０検出手段２、入力反転付きアン
ド回路３１、４ビツトシフトレジスタ３２はメモ
リ部３、アンド回路４１、一部入力反転付きアン
ド回路４２、オア回路４３は誤り検出手段４の構
成部分である。

以下、第３図−に示す様にCH５の低速デー
タの第１ビツトは１、第２ビツトは０、第３ビツ
トは０であるが、高速伝送路で伝送中に第３ビツ
トの一部に誤りが発生（図中の＊の部分）したと
して第３図を参照しながら第２図の動作を説明す
る。

先ず、第３図−に示す高速直列データが直
列／並列変換手段１に入力されるが、ここには１
フレーム分のデータが貯えられるシフトレジスタ
（以下SRと省略する）１１，１２，１３が縦続接
続されているので、３フレーム分の高速直列デー
タが貯えられる。次に、第３図−に示す様に
SR１１，１２，１３から第１ビツト、合計３ビ
ツトが並列に取出されてアンド回路２１と入力反
転付きアンド回路２２に加えられ、ここから１、
０が出力される（第３図−，参照）。

そして、この出力は入力反転付きアンド回路３
１で再び論理積が取られ、第３図−に示す様に
０を出力して４ビツトのSR３２に貯えられるが、
このSRには第３図−に示す様にCH５のデータ
がSR１１，１２，１３から逐次同一・相異検出
手段２、入力反転付きアンド回路３１を介して入
力する。そこで、次々に更新されながら貯えられ
た４ビツトのパターンが特定パターンと一致する
か否かを判定する為にアンド回路４１及び入力反
転付きアンド回路４２に加えられる。

ここで、シユミレーシヨンによると第３図−
に示す様に入力反転付きアンド回路３１より１が
出力されるのはフレームの替り目又はデータが１
つ誤つた場合で、前者の場合は１が２つ連続し、
後者の場合は３つ連続することが判つた。又、伝
送路の状態が悪くて誤りが多い場合にはSR３２
の出力がオール１となるので、両方の状態を考慮
して特定パターンを０、１、１、１及び１、１、
１、１とした。

そこで、SR３２よりパターンを加えた時にア
ンド回路４２より１が出力されれば孤立して誤り
が発生した場合、アンド回路４２より１が出力さ
れれば誤りが多い場合であるが、いずれの場合で
もオア回路４３を通つて第３図−〜に示す様
に警報の１が出力される。

尚、SR３２がｎ段の場合の特定パターンは
（ｎ−１）又は“オール１”となる。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、低速
データクロツクがなくても高速直列データの状態
で低速データの誤りを検出できると云う効果があ
る。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の実施例のブロツク図、第３図は第２図の動
作説明図、第４図は高速ユニバーサル伝送方式で
低速データを伝送する時のフレームフオーマツト
を示す。 図において、１は直列／並列変換手段、２は同
一・相異検出手段、３はメモリ部、４は誤り検出
手段を示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数チヤンネルの低速データをそれぞれｎ回
   繰り返し、繰り返される第１の部分を第１高速フ
   レーム内に、第ｎの部分を第ｎ高速フレーム内に
   それぞれ数フレームにわたつて挿入することによ
   り直列データに変換して高速伝送路で伝送するデ
   ータ伝送方式において、 受信された高速直列データを並列データに変換
   する直列／並列変換手段１と、該直列／並列変換
   手段の出力のうち、各フレームの同じ位置にある
   ビツトが同一データか異なるデータかを逐次検出
   する同一・相異検出手段２と、 該同一・相異検出手段の出力を反転して論理積
   を取つた出力を貯えるメモリ部３と、該メモリ部
   に貯えられたパターンが特定パターンと一致する
   か否かを検出し、一致した時に誤り警報を送出す
   る誤り検出手段４とから構成されたことを特徴と
   するデータ誤り検出回路。