JPH0362526A - Manufacture of thin film transistor - Google Patents
Manufacture of thin film transistorInfo
- Publication number
- JPH0362526A JPH0362526A JP19779689A JP19779689A JPH0362526A JP H0362526 A JPH0362526 A JP H0362526A JP 19779689 A JP19779689 A JP 19779689A JP 19779689 A JP19779689 A JP 19779689A JP H0362526 A JPH0362526 A JP H0362526A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- gate insulating
- insulating film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタの製法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a method for manufacturing a thin film transistor.
本発明は、薄膜トランジスタの製法において、ゲート電
極上にゲート絶縁膜を介してチャネル領域を有する逆ス
タ、ガー型薄膜トランジスタを形成した後、チャネル領
域に水素原子をイオン注入法により導入することによっ
て、チャネル領域及びチャネル領域とゲート絶縁膜との
界面での結晶欠陥(ダングリングボンド)を低減してト
ランジスタ特性の向上を図るようにしたものである。In a method for manufacturing a thin film transistor, the present invention forms an inverted star-type thin film transistor having a channel region on a gate electrode via a gate insulating film, and then introduces hydrogen atoms into the channel region by ion implantation. This is intended to improve transistor characteristics by reducing crystal defects (dangling bonds) at the interface between the gate insulating film and the channel region.
また、ゲート絶縁膜を、高温短時間酸化により形成する
ことによって、ゲート耐圧の向上を図ると共に下地に対
する熱的影響を回避できるようにしたものである。Furthermore, by forming the gate insulating film by high-temperature, short-time oxidation, it is possible to improve the gate breakdown voltage and avoid thermal effects on the underlying layer.
さらに、ゲート絶縁膜を、CVD酸化膜の形成後に高温
短時間酸化により形成することによって、平坦性が良く
且つ良質のゲート絶縁膜を得てゲート耐圧の向上を図る
ようにしたものである。Furthermore, by forming the gate insulating film by high-temperature, short-time oxidation after forming the CVD oxide film, a gate insulating film with good flatness and quality is obtained, thereby improving gate breakdown voltage.
[従来の技術〕
近年、薄膜トランジスタに関する研究が盛んに行われて
いる。多結晶シリコン薄膜を用いた薄膜トランジスタに
おいては、その特性を改善するために、チャネル領域と
なる多結晶シリコン薄膜中に水素を導入して結晶粒界な
どに存在する結晶欠陥(いわゆるダングリングボンド)
を低減する方法、即ち水素化法が必須となっている。[Background Art] In recent years, research on thin film transistors has been actively conducted. In order to improve the characteristics of thin film transistors using polycrystalline silicon thin films, hydrogen is introduced into the polycrystalline silicon thin film that serves as the channel region to eliminate crystal defects (so-called dangling bonds) that exist at grain boundaries.
A method to reduce this, ie, a hydrogenation method, is essential.
通常行われる水素化法は、水素化プラズマ窒化シリコン
(プラズマSiN:H)膜をパッシベーション膜として
用い、400’C程度の熱処理により、この膜中から眉
間絶縁膜を通して水素をチャネル領域へ拡散させる方法
が、一般的となっている。The commonly used hydrogenation method uses a hydrogenated plasma silicon nitride (plasma SiN:H) film as a passivation film, and heats it at about 400'C to diffuse hydrogen from this film through the glabella insulating film into the channel region. has become common.
薄膜トランジスタの製造としては、通常、高速化の要求
から第6図に示すように絶縁基板(1)上の多結晶シリ
コン薄膜(2)上にSiO□等によるゲート絶縁膜(3
)を介してゲート電極(4)を形成してなる所謂トップ
ゲート構造が採られている。(2s)はソース領域、(
2D)はドレイン領域、(2C)はチャネル領域を示す
。この薄膜トランジスタ上にパッシベーション膜として
の水素化プラズマ窒化シリコン膜(5)が被着形成され
、熱処理により膜(5)中の水素(6)がチャネル領域
(2C)、及びチャネル領域(2C)とゲート絶縁膜(
3)との界面に容易に導入される。In order to manufacture thin film transistors, as shown in FIG. 6, a gate insulating film (3) of SiO□ or the like is deposited on a polycrystalline silicon thin film (2) on an insulating substrate (1), as shown in FIG.
) A so-called top gate structure is adopted in which a gate electrode (4) is formed through a gate electrode (4). (2s) is the source region, (
2D) indicates a drain region, and (2C) indicates a channel region. A hydrogenated plasma silicon nitride film (5) as a passivation film is deposited on this thin film transistor, and by heat treatment, hydrogen (6) in the film (5) is transferred to the channel region (2C) and the channel region (2C) and gate. Insulating film (
3) can be easily introduced into the interface with
尚、水素化法として、実験的には水素化アモルファスシ
リコン(a−5i:H)の頚椎からかプラズマ励起させ
て水素化する方法も提案されている。As a hydrogenation method, a method has also been experimentally proposed in which hydrogenation is carried out by exciting plasma from the cervical vertebrae of hydrogenated amorphous silicon (a-5i:H).
また、トップゲート構造の薄膜トランジスタに対する水
素化法として、ゲート電極を形成した後に、ゲート電極
上からシリコン薄膜中に水素原子をイオン注入法により
導入する方法も提案されている(特開昭60−1643
63号公報参照)。Furthermore, as a hydrogenation method for thin film transistors with a top gate structure, a method has been proposed in which hydrogen atoms are introduced into the silicon thin film from above the gate electrode by ion implantation after forming the gate electrode (Japanese Patent Laid-Open No. 60-1643
(See Publication No. 63).
一方、薄膜トランジスタのゲート絶縁膜としては、熱酸
化によるSiO□膜或はCVD (化学気相成長)法に
よる5iOz膜(以下CVD5iOz膜という)等が用
いられる。On the other hand, as the gate insulating film of the thin film transistor, a SiO□ film formed by thermal oxidation or a 5iOz film formed by CVD (chemical vapor deposition) method (hereinafter referred to as CVD5iOz film) is used.
上述したように、トップゲート構造の薄膜トランジスタ
においては、第6図の通常の水素化法により、トランジ
スタ特性に重要なゲート絶縁膜(3)とチャネル領域(
2C)との界面に水素が容易に到達する。しかし乍ら、
近時、nチャネルMOSトランジスタ上にpチャネルM
O3薄膜トランジスタを積み重ねてメモリセルを採用し
た完全CMO3型のSRAM(スタティックRAM)が
提案されてきているが、このような所謂スタック型SR
AM等に応用する薄膜トランジスタとしては、主に平坦
化等の製造プロセスの要求から、第7図に示すように、
ゲート電極(4)上にゲート絶縁膜(3)を介して多結
晶シリコン膜(2)を形成したボトムゲート構造(即ち
逆スタガー型)が有利となる。(7)は下層半導体素子
領域或は絶縁基板等の下地領域である。この場合、パッ
シベーション膜としての水素化プラズマ窒化シリコン膜
(5)を被着形成して熱処理しても、水素化プラズマ窒
化シリコン膜(5)からの水素(6)は若干多結晶シリ
コン薄膜(2)中のトラップ(結晶欠陥)を低減するの
みで、ゲート絶縁膜(3)とチャネル領域(2C)との
界面に到達せず水素化の効果が得られない。As mentioned above, in a top-gate structure thin film transistor, the gate insulating film (3) and channel region (3), which are important for transistor characteristics, are removed by the usual hydrogenation method shown in FIG.
Hydrogen easily reaches the interface with 2C). However,
Recently, p-channel MOS transistors have been added to n-channel MOS transistors.
A completely CMO3 type SRAM (static RAM) that uses memory cells made by stacking O3 thin film transistors has been proposed, but such so-called stacked SR
As shown in Figure 7, thin film transistors applied to AM etc. are mainly due to manufacturing process requirements such as flattening.
A bottom gate structure (that is, an inverted stagger type) in which a polycrystalline silicon film (2) is formed on a gate electrode (4) via a gate insulating film (3) is advantageous. (7) is a lower semiconductor element region or a base region of an insulating substrate or the like. In this case, even if a hydrogenated plasma silicon nitride film (5) is deposited and heat-treated as a passivation film, hydrogen (6) from the hydrogenated plasma silicon nitride film (5) is slightly removed from the polycrystalline silicon thin film (2). ), but the hydrogenation effect cannot be obtained because the hydrogenation does not reach the interface between the gate insulating film (3) and the channel region (2C).
なお、トップゲート構造において、イオン注入法で水素
原子を導入方法は、実際にはゲート電極の陰になるため
チャネル領域に均一に水素原子を導入することが難しい
。Note that in the top gate structure, when hydrogen atoms are introduced by ion implantation, it is difficult to uniformly introduce hydrogen atoms into the channel region because the hydrogen atoms are actually in the shadow of the gate electrode.
一方、薄膜トランジスタのゲート絶縁膜についてみると
、シリコン薄膜表面の熱酸化によるStO□膜を用いる
場合は緻密で良質の膜であるため耐圧のよいゲート絶縁
膜が得られる。しかし、炉酸化法では高温プロセスを必
要とするので、スタック型SRAM等の所謂3次元LS
Iでは下地のLSIのMOS)ランジスタのソース、ド
レイン領域の再拡散が生してしまうので適用することが
できない。また石英上でも例えば60分程度の長時間を
要する。この炉酸化は酸化膜形成と同時に多結晶シリコ
ン薄膜をデンシファイ(緻密化)させる効果が期待でき
、このデンシファイによって多結晶シリコン薄膜中のト
ラップ密度が低減する。トラップ密度の低減は、リーク
電流を減少させること。On the other hand, regarding the gate insulating film of a thin film transistor, when a StO□ film formed by thermal oxidation of the surface of a silicon thin film is used, a gate insulating film with good breakdown voltage can be obtained because it is a dense and high quality film. However, since the furnace oxidation method requires a high-temperature process, so-called three-dimensional LS such as stacked SRAM
I cannot be applied because it causes re-diffusion of the source and drain regions of the underlying LSI MOS transistor. Further, even on quartz, it takes a long time, for example, about 60 minutes. This furnace oxidation can be expected to have the effect of densifying the polycrystalline silicon thin film at the same time as forming the oxide film, and this densification reduces the trap density in the polycrystalline silicon thin film. Reducing trap density reduces leakage current.
多動度μを向上させること、ゲート電圧スイングを低下
させること等、薄膜トランジスタの特性改善が図れる。Characteristics of thin film transistors can be improved, such as by increasing hyperactivity μ and decreasing gate voltage swing.
トラップ密度の低減効果は酸化温度が高い程、有効であ
るが、高温にすると上述の問題が生じ、また下地が石英
基板の場合、炉中1000℃以上の酸化は石英の軟化で
困難となる。また、CVD5iOz膜によりゲート絶縁
膜を形成する場合には、ピンホールが多く疎な膜質であ
り耐圧のばらつきがある等の欠点を有している。The higher the oxidation temperature, the more effective the trap density reduction effect is, but the above-mentioned problems occur when the oxidation temperature is high, and when the base is a quartz substrate, oxidation at 1000° C. or higher in a furnace becomes difficult due to the softening of the quartz. Furthermore, when a gate insulating film is formed using a CVD5iOz film, it has drawbacks such as a sparse film quality with many pinholes and variations in breakdown voltage.
本発明は、上述の点に鑑み、逆スタガー型トランジスタ
における良好な水素化を可能にした薄膜トランジスタの
製法を提供するものである。In view of the above-mentioned points, the present invention provides a method for manufacturing a thin film transistor that enables good hydrogenation in an inverted staggered transistor.
本発明は、併せて下地に熱的影響を与えずに良質のゲー
ト絶縁膜の形成を可能にした薄膜トランジスタの製法を
提供するものである。The present invention also provides a method for manufacturing a thin film transistor that makes it possible to form a high-quality gate insulating film without thermally affecting the underlying layer.
本発明の薄膜トランジスタの製法は、ゲート電極上にゲ
ート絶縁膜を介してチャネル領域を有する逆スタガー型
薄膜トランジスタを形成した後、チャネル領域に水素原
子をイオン注入法により導入するようになす。The method for manufacturing a thin film transistor of the present invention includes forming an inverted staggered thin film transistor having a channel region on a gate electrode via a gate insulating film, and then introducing hydrogen atoms into the channel region by ion implantation.
また、ゲート絶縁膜としては、例えばランプ照射、レー
ザ照射等による高温短時間酸化により形成するようにな
す。Further, the gate insulating film is formed by high-temperature, short-time oxidation using, for example, lamp irradiation, laser irradiation, or the like.
或はCVD酸化膜の形成後に高温短時間酸化によりゲー
ト絶縁膜を形成するようになす。Alternatively, after forming the CVD oxide film, a gate insulating film is formed by high temperature short time oxidation.
上述の製法においては、逆スタガー型薄膜トランジスタ
を形成した後に、イオン注入法により水素原子をチャネ
ル領域に導入することにより、水素原子がチャネル領域
、及びチャネル領域とゲート絶縁膜との界面に容易且つ
均一に導入される。In the above manufacturing method, after forming an inverted staggered thin film transistor, hydrogen atoms are introduced into the channel region by ion implantation, so that hydrogen atoms can be easily and uniformly introduced into the channel region and the interface between the channel region and the gate insulating film. will be introduced in
これにより逆スタガー型薄膜トランジスタに対して水素
化が行われ、チャネル領域中及びそのゲート絶縁膜との
界面の結晶欠陥が低減されトランジスタ特性が向上する
。As a result, the inverted staggered thin film transistor is hydrogenated, crystal defects in the channel region and at the interface with the gate insulating film are reduced, and the transistor characteristics are improved.
一方、半導・体膜表面を高温短時間酸化して得られる熱
酸化膜によってゲート絶縁膜を形成するときは、より緻
密な膜質を有する耐圧のよいゲート絶縁膜が得られると
共に、下地領域に対して熱的影響を与えることがない。On the other hand, when forming a gate insulating film using a thermal oxide film obtained by oxidizing the semiconductor/body film surface at high temperature and for a short period of time, a gate insulating film with a denser film quality and good breakdown voltage can be obtained, and at the same time, it is possible to There is no thermal effect on the
特に薄膜トランジスタを積み重ねた3次元LSI、スタ
ック型SRAM等では下地のMO3I−ランジスタのソ
ース、ドレイン領域の再拡散が回避される。In particular, in three-dimensional LSIs in which thin film transistors are stacked, stacked SRAMs, etc., re-diffusion of the source and drain regions of the underlying MO3I transistors is avoided.
また、半導体膜表面上にCVD酸化膜を形成した後に高
温短時間酸化してゲート絶縁膜を形成するときは、ゲー
ト絶縁膜がCVD酸化膜によって平坦化され、また緻密
な熱酸化膜と熱処理で緻密化されたCVD膜で形成され
るので、耐圧のよいゲート絶縁膜が得られ、且つ上述と
同じように下地領域に対して熱的影響を与えることがな
い。In addition, when forming a CVD oxide film on the surface of a semiconductor film and then oxidizing it at high temperature for a short time to form a gate insulating film, the gate insulating film is flattened by the CVD oxide film, and the gate insulating film is flattened by the CVD oxide film, and a dense thermal oxide film is formed by heat treatment. Since it is formed of a dense CVD film, a gate insulating film with good breakdown voltage can be obtained, and as mentioned above, there is no thermal influence on the underlying region.
〔実施例〕
以下、図面を参照して本発明による薄膜トランジスタの
製法の実施例を説明する。[Example] Hereinafter, an example of a method for manufacturing a thin film transistor according to the present invention will be described with reference to the drawings.
本例においては、先ず第1図Aに示すように、基板(1
1)上にゲート電極(12)を形成した後、このゲート
電極(12)上に例えばSiO□等によるゲート絶縁膜
(13)を介して多結晶シリコン薄膜(14)を形成し
、不純物を導入してソース領域(14S)及びドレイン
領域(140)を形成して逆スタガー型薄膜トランジス
タ(15)を形成する。In this example, first, as shown in FIG.
1) After forming a gate electrode (12) on the gate electrode (12), a polycrystalline silicon thin film (14) is formed on the gate electrode (12) via a gate insulating film (13) made of, for example, SiO□, and impurities are introduced. Then, a source region (14S) and a drain region (140) are formed to form an inverted staggered thin film transistor (15).
基板(11)は、石英、ガラス等の絶縁基板、或は例え
ば3次元LSI、スタック型SRAM等であればトラン
ジスタ等が形成されている下地領域に相当する。ゲート
電極(12)としては、多結晶シリコン膜、金属シリサ
イド、ポリサイド、金属膜等にて形成することができる
。The substrate (11) corresponds to an insulating substrate such as quartz or glass, or a base region on which transistors and the like are formed in the case of a three-dimensional LSI, stacked SRAM, etc., for example. The gate electrode (12) can be formed of a polycrystalline silicon film, metal silicide, polycide, metal film, or the like.
次に、第1図Bに示すように多結晶シリコン薄膜(14
)に対して水素(16)をイオン注入する。この水素の
イオン注入により、多結晶シリコン薄膜(14)のチャ
ネル領域(14C)及び、チャネル領域(14C)とゲ
ート絶縁膜(13)との界面に容易に且つ均一に水素原
子が導入される。Next, as shown in FIG. 1B, a polycrystalline silicon thin film (14
) is ion-implanted with hydrogen (16). By this hydrogen ion implantation, hydrogen atoms are easily and uniformly introduced into the channel region (14C) of the polycrystalline silicon thin film (14) and the interface between the channel region (14C) and the gate insulating film (13).
最近の薄膜トランジスタにおいては、高性能化(即ち低
リーク電流、低しきい値電圧VLh、小さいゲート電圧
スイング)の要求により、多結晶シリコン薄膜(14〉
の膜厚dは小さくなってきており、例えば1000人程
度になっている。従って、低打込みエネルギーで容易に
チャネル領域(14C)とゲート絶縁膜(13)との界
面に水素を導入することができる。そして低打込みエネ
ルギーにより実効的に打込みドーズ量も少なくできるの
で多結晶シリコン薄膜(14)に対して損傷が少ない(
なお、水素イオンは質量数が小さいので損傷はもともと
小さいものである)。In recent thin film transistors, polycrystalline silicon thin films (14
The film thickness d is becoming smaller, for example, to about 1000 people. Therefore, hydrogen can be easily introduced into the interface between the channel region (14C) and the gate insulating film (13) with low implantation energy. Furthermore, since the implantation dose can be effectively reduced due to the low implantation energy, there is little damage to the polycrystalline silicon thin film (14).
Note that hydrogen ions have a small mass number, so the damage is inherently small.)
そして、イオン注入後、不活性ガス例えばフォーミング
ガス(Hを2〜3%含むN2ガス)雰囲気中で400°
C前後のアニール処理を施す。After the ion implantation, the ions are heated at 400° in an inert gas atmosphere such as forming gas (N2 gas containing 2 to 3% H).
Perform annealing treatment before and after C.
しかる後、第1図Cに示すようにパッシベーション膜(
17)を被着形成する。パッシベーション膜(17)と
しては水素化プラズマ窒化シリコン膜、或は他のSi0
g膜を用いることもできる。After that, a passivation film (
17) is deposited and formed. The passivation film (17) is a hydrogenated plasma silicon nitride film or other Si0
A g film can also be used.
上述の製法によれば、逆スタガー型の薄膜トランジスタ
(15)を形成した後に、イオン注入で水素原子を導入
するので、水素原子を多結晶シリコン薄膜(14)のチ
ャネル領域(14C) 、及びチャネル領域(14G)
とゲート絶縁膜(13)との界面に容易に且つ均一に導
入することかできる。このとき、低い打込みエネルギー
でイオン注入が可能なので、多結晶シリコン薄膜(14
)に与える損傷は小さい。そして、水素のイオン注入と
その後のアニール処理により従来不可能であった逆スタ
ガー型薄膜トランジスタに対しての水素化を容易に行な
うことができ、薄膜トランジスタの特性を向上すること
ができる。また、イオン注入により水素原子の導入を行
うので、パッシベーション膜(17)としては従来、一
般的に用いられている水素化プラズマ窒化シリコン(プ
ラズマSiN:)l)膜以外の絶縁膜も使用することが
でき、パッシベーション膜の形成プロセスの自由度を向
上することができる。According to the above manufacturing method, hydrogen atoms are introduced by ion implantation after the inverted staggered thin film transistor (15) is formed, so that the hydrogen atoms are introduced into the channel region (14C) of the polycrystalline silicon thin film (14) and the channel region. (14G)
It can be easily and uniformly introduced into the interface between the film and the gate insulating film (13). At this time, ion implantation is possible with low implantation energy, so polycrystalline silicon thin film (14
) damage is small. Further, by hydrogen ion implantation and subsequent annealing treatment, it is possible to easily perform hydrogenation on an inverted stagger type thin film transistor, which was previously impossible, and the characteristics of the thin film transistor can be improved. Furthermore, since hydrogen atoms are introduced by ion implantation, an insulating film other than the conventionally commonly used hydrogenated plasma silicon nitride (plasma SiN) film may be used as the passivation film (17). This makes it possible to improve the degree of freedom in the passivation film formation process.
次に、ゲート絶縁膜の形成法の実施例を示す。Next, an example of a method for forming a gate insulating film will be described.
本坊は、いずれもボトムゲート構造(逆スタガー型)及
びトップゲート構造の両薄膜トランジスタに適用できる
ものである。This invention can be applied to both bottom gate structure (inverted stagger type) and top gate structure thin film transistors.
ボトムゲート構造の場合は例えば第2図に示すすように
基板(11)上に多結晶シリコン膜からなるゲート電極
(12)を形成した後(同図A)、酸素雰囲気中でラン
プ光線例えばアークランプ光線を照射して例えば110
0°C530秒の酸化処理を施してゲート電極(12)
の表面に例えば膜厚100人程鹿の熱酸化膜(SiOx
膜)によるゲート絶縁膜(13,) を形成する(同
図B)。しかる後ゲート電極(12)上を囲うように多
結晶シリコン薄膜(14)を形成しソース、ドレイン用
の不純物をイオン注入してソース領域(14S)及びド
レイン領域(140)を形成する(同図C)。In the case of a bottom gate structure, for example, as shown in FIG. 2, after forming a gate electrode (12) made of a polycrystalline silicon film on a substrate (11) (A in the same figure), a lamp beam, e.g. For example, 110
Gate electrode (12) was subjected to oxidation treatment at 0°C for 530 seconds.
For example, there is a thermal oxide film (SiOx) on the surface of the
A gate insulating film (13,) is formed using a film (FIG. 1B). Thereafter, a polycrystalline silicon thin film (14) is formed to surround the gate electrode (12), and impurities for source and drain are ion-implanted to form a source region (14S) and a drain region (140) (the same figure). C).
この様に、高温短時間の熱酸化によりゲート絶縁膜(1
3,)を形成するときは、膜質が緻密で耐圧の良いゲー
ト絶縁膜が得られると共に、下地の基板(11)に熱的
影響を与えることがない。即ち、例えば3次元LS I
、スタック型SRAM等では下地基板(11)に形威さ
れているMOS)ランジスタのソース、ドレイン領域が
再拡散することがなく、高性能の3次元LSI、スタッ
ク型SRAMを製造すること可能となる。なお、この3
次元LSI。In this way, the gate insulating film (1
3), a gate insulating film with dense film quality and good withstand voltage can be obtained, and the underlying substrate (11) will not be thermally affected. That is, for example, three-dimensional LS I
In stacked SRAMs, etc., the source and drain regions of MOS transistors formed on the base substrate (11) are not re-diffused, making it possible to manufacture high-performance three-dimensional LSIs and stacked SRAMs. . Furthermore, these 3
Dimensional LSI.
スタック型SRAM等では第3図Bの高温短時間酸化の
ときに下地のMOS)ランジスタのソース及びドレイン
領域等の活性化も兼ねられる。又、例えば石英またはガ
ラス基板上に薄膜トランジスタのLSIを形成するとき
には下地基板(11)を構成する石英またはガラス基板
を軟化させることがなく、高性能のLSIを製造するこ
とができる。In a stacked SRAM or the like, the high-temperature, short-time oxidation shown in FIG. 3B also serves to activate the source and drain regions of the underlying MOS transistor. Furthermore, when forming a thin film transistor LSI on a quartz or glass substrate, for example, a high-performance LSI can be manufactured without softening the quartz or glass substrate constituting the base substrate (11).
また、このような高温短時間酸化によりゲート絶縁膜(
131)を形成することにより微細寸法の薄膜トランジ
スタの製造が可能となる。さらに、高温短時間酸化では
デンシファイ効果もあり、ゲート絶縁膜(13,)の耐
圧と共に平坦性も期待できる。In addition, due to such high-temperature, short-time oxidation, the gate insulating film (
131), it becomes possible to manufacture fine-sized thin film transistors. Furthermore, high-temperature, short-time oxidation also has a densifying effect, and can be expected to improve the breakdown voltage and flatness of the gate insulating film (13,).
トップゲート構造の場合には、例えば第3図に示すよう
に、基板(11)上に島状の多結晶シリコン薄膜(22
)を形威した後(同図A)、上述と同時に酸素雰囲気中
で例えばアークランプ光線を照射して例えば1100°
C130秒の酸化処理を施して多結晶シリコン薄膜(2
2)の表面に例えば膜厚100人程鹿の熱酸化膜(Si
n2膜)によるゲート絶縁膜(13,)を形成する(同
図B)。次に、ゲート絶縁膜(13,)上に多結晶シリ
コンによるゲート電極(23)を形威し、ソース、ドレ
イン用の不純物をイオン注入し、アニールしてソース領
域(22S)及びドレイン領域(22D)を形成する(
同図C)。以後は通常のパッシベーション膜の被着形成
、コンタクト窓あけ。In the case of a top gate structure, for example, as shown in FIG. 3, an island-shaped polycrystalline silicon thin film (22
) (A in the same figure), at the same time as described above, e.g. arc lamp light is irradiated in an oxygen atmosphere to e.g. 1100°.
A polycrystalline silicon thin film (2
2), for example, a thermal oxide film (Si) of about 100 layers thick.
A gate insulating film (13,) is formed using a n2 film (FIG. B). Next, a gate electrode (23) made of polycrystalline silicon is formed on the gate insulating film (13,), impurities for source and drain are ion-implanted, and annealed to form a source region (22S) and a drain region (22D). ) to form (
Figure C). After that, the usual process is to deposit a passivation film and open a contact window.
Al蒸着、水素アニール等の工程を経てトップゲート構
造の薄膜トランジスタを得る。A top gate structure thin film transistor is obtained through processes such as Al vapor deposition and hydrogen annealing.
この例においては、ボトムゲート構造の場合と同時の作
用効果が得られると共に、さらに、高温短時間酸化のと
き(第4図B工程)、多結晶シリコン薄膜(22)がデ
ンシファイされてトラップ密度の少ない薄膜トランジス
タが得られる。In this example, the same effect as in the case of the bottom gate structure can be obtained, and in addition, during high-temperature, short-time oxidation (step B in Figure 4), the polycrystalline silicon thin film (22) is densified and the trap density is reduced. Fewer thin film transistors can be obtained.
尚、第2図、第3図ではランプ光線により高温短時間酸
化したが、ランプ光線に代えて例えばエキシマレーザパ
ルスを照射して高温短時間酸化を行うようにしても同様
の効、果が得られる。エキシマレーザとしてはビームホ
モジナイザによりエネルギー密度が均一化されたものを
使用するもので、例えばエキシマレーザ(XeC1)、
80Hz、エネルギー280mJ/c+fl程度を用い
得る。多結晶シリコン薄膜(22)は島状化する前にエ
キシマレーザを照射してゲート絶縁膜(131)を形威
した後、島状化してもよい。ソース領域(22S) 、
ドレイン領域(22D)に対しては600°C以下のア
ニール又はエキシマレーザによってアニールする。In addition, in Figures 2 and 3, high-temperature, short-time oxidation was performed using lamp light, but the same effects and results can be obtained by performing high-temperature, short-time oxidation by irradiating, for example, an excimer laser pulse instead of lamp light. It will be done. As the excimer laser, one whose energy density has been made uniform by a beam homogenizer is used, such as excimer laser (XeC1),
80 Hz and energy of about 280 mJ/c+fl can be used. Before forming the polycrystalline silicon thin film (22) into an island form, the polycrystalline silicon thin film (22) may be formed into an island form after being irradiated with an excimer laser to form a gate insulating film (131). Source area (22S),
The drain region (22D) is annealed at 600° C. or less or by excimer laser.
第4図及び第5図はゲート絶縁膜の形成法の他の例を示
す。ボトムゲート構造の場合は第4図に示すように、基
板(11)上に多結晶シリコン膜からなるゲート電極(
12)を形成した後(同図A)、ゲート電極(12)上
に例えば厚さ200人程鹿の5VDSiO□膜(25)
を被着形成する(同図B)。次に、酸素雰囲気中でラン
プ光線例えばアークランプ光線を照射して例えば110
0°C,5秒の酸化処理を施してCVD5iOz膜(2
5)とゲート電極(12)との界面に熱酸化によル5i
02膜(26)を形成し、CVD5iOz膜(25)と
熱酸化SiO□膜(26)からなるゲート絶縁膜(13
□)を形威する(同図C)。しかる後、ゲート電極(1
2)上を囲うように多結晶シリコン薄膜(14)を形威
し、ソース、ドレイン用の不純物をイオン注入してソー
ス領域(14S)及びドレイン領域(140)を形成す
る(同図D)。FIGS. 4 and 5 show other examples of the method of forming the gate insulating film. In the case of a bottom gate structure, as shown in FIG. 4, a gate electrode (
12) (FIG. 1A), a 5VDSiO□ film (25) with a thickness of about 200, for example, is formed on the gate electrode (12).
(B). Next, in an oxygen atmosphere, a lamp beam, for example, an arc lamp beam is irradiated to
A CVD5iOz film (2
5) and the gate electrode (12) by thermal oxidation.
A gate insulating film (13) consisting of a CVD5iOz film (25) and a thermally oxidized SiO□ film (26) is formed.
□) (Figure C). After that, the gate electrode (1
2) A polycrystalline silicon thin film (14) is formed so as to surround the top, and impurity ions for source and drain are implanted to form a source region (14S) and a drain region (140) (FIG. 3D).
この様なゲート絶縁膜(13□)によれば、CVD5i
O□膜(25)によってゲート絶縁膜(13□)の平坦
性が得られると共に、熱酸化Si0g膜(26)を形成
したときの熱処理でCVD5iO□膜(25)がデンシ
ファイされ、従って全体としてゲート絶縁膜の膜質が緻
密となり、耐圧の良いゲート絶縁膜が得られる。因みに
、従来の熱酸化法でゲート絶縁膜を形成するときは、多
結晶シリコンの結晶粒界に沿って酸化されるために、ゲ
ート絶縁膜の平坦性が悪くなるが、末法では平坦性がよ
くなる。また本例では上側と同様に微細寸法の薄膜トラ
ンジスタの製造が可能となり、また下地基板(11)に
熱的影響を与えることがない。According to such a gate insulating film (13□), CVD5i
The flatness of the gate insulating film (13□) is obtained by the O□ film (25), and the CVD5iO□ film (25) is densified by the heat treatment when the thermally oxidized Si0g film (26) is formed, so that the gate insulating film (13□) as a whole is The film quality of the insulating film becomes dense, and a gate insulating film with good breakdown voltage can be obtained. Incidentally, when forming a gate insulating film using the conventional thermal oxidation method, the flatness of the gate insulating film deteriorates because the oxidation occurs along the grain boundaries of polycrystalline silicon, but the flatness of the gate insulating film becomes better with the thermal oxidation method. . Further, in this example, as in the case above, it is possible to manufacture thin film transistors with fine dimensions, and there is no thermal influence on the underlying substrate (11).
トップゲート構造の場合は、第5図に示すように、基板
(11)上に島状の多結晶シリコン薄膜(22)を形威
した後(同図A)、第4図と同様に多結晶シリコン薄膜
(22)上に厚さ200人程鹿のCVD5iO□膜(2
5)を被着形成する(同図B)。次に酸素雰囲気中で例
えばアークランプ光線を照射して例えば1100°C,
5秒の酸化処理を施しテCVD5iOz膜(25)と多
結晶シリコン薄膜〈22)との界面に熱酸化によるSi
n、膜(26)を形威し、CVD5iOz膜(25)と
熱酸化5ift膜(26)からなるゲート絶縁膜(13
g)を形成する(同図C)。次に、ゲート絶縁膜(13
g)上に多結晶シリコンによるゲート電極(23)を形
威し、ソース、ドレイン用の不純物をイオン注入し、ア
ニルしてソース領域(22S)及びドレイン領域(22
D)を形成する(同図D)。以後は通常のパッシベーシ
ョン膜の形成、コンタクト窓あけ、 AI蒸着、水素ア
ニール等の工程を経てトップゲート構造の薄膜トランジ
スタを得る。In the case of the top gate structure, as shown in Fig. 5, after forming an island-shaped polycrystalline silicon thin film (22) on the substrate (11) (Fig. A CVD5iO □ film (2
5) is deposited and formed (B in the same figure). Next, in an oxygen atmosphere, e.g., arc lamp light is irradiated to e.g. 1100°C.
After 5 seconds of oxidation treatment, Si was formed by thermal oxidation at the interface between the CVD 5iOz film (25) and the polycrystalline silicon thin film (22).
n, a gate insulating film (13) consisting of a CVD 5iOz film (25) and a thermally oxidized 5ift film (26), which forms the film (26).
g) is formed (C in the same figure). Next, the gate insulating film (13
g) Form a gate electrode (23) made of polycrystalline silicon on top, ion-implant impurities for source and drain, and annealing to form a source region (22S) and a drain region (22S).
D) is formed (D in the same figure). Thereafter, a top gate structure thin film transistor is obtained through the usual steps of forming a passivation film, opening a contact window, AI vapor deposition, and hydrogen annealing.
この例においても、第4図と同様に平坦で且つ耐圧のよ
いゲート絶縁膜(13□)を形成できると共に、下地基
板(11)に熱的影響を与えることがない。In this example as well, it is possible to form a flat gate insulating film (13□) with good breakdown voltage, as in FIG. 4, and there is no thermal influence on the base substrate (11).
さらにトップゲート構造では、最も重要なゲート絶縁膜
(13□)とチャネル領域(22C)との界面において
膜質のよい熱酸化Si0g膜(26)が存在するので有
利である。また、第6図Cの高温短時間酸化のときに、
下地の多結晶シリコン薄膜(22)がデンシファイされ
るのでトラップ密度が低減し、より高性能の薄膜トラン
ジスタを製造できる。Furthermore, the top gate structure is advantageous because a thermally oxidized Si0g film (26) of good quality exists at the most important interface between the gate insulating film (13□) and the channel region (22C). Also, during the high temperature short time oxidation in Figure 6C,
Since the underlying polycrystalline silicon thin film (22) is densified, the trap density is reduced and a thin film transistor with higher performance can be manufactured.
なお、第5図及び第6図の高温短時間酸化ではランプ光
線照射に代えてレーザ照射を用いても可能である。Note that in the high-temperature, short-time oxidation shown in FIGS. 5 and 6, laser irradiation may be used instead of lamp irradiation.
〔発明の効果]
本発明によれば、逆スタガー型7ij、膜トランジス夕
を形成した後、チャネル領域にイオン注入で水素原子を
導入するようにするので、水素原子がチャネル領域、及
びゲート絶縁膜とチャネル領域との界面に容易に且つ均
一に導入されて水素化が行われ、従って特性のよい逆ス
タガー型薄膜トランジスタを製造することができる。[Effects of the Invention] According to the present invention, hydrogen atoms are introduced into the channel region by ion implantation after forming the inverted stagger type 7ij and the film transistor. Hydrogenation is easily and uniformly introduced into the interface between the hydrogen and the channel region, and therefore an inverted staggered thin film transistor with good characteristics can be manufactured.
また、薄膜トランジスタのゲート絶縁膜の形成に際して
は高温短時間酸化によってゲート絶縁膜を形成するとき
には、耐圧のよいゲート絶縁膜を得ることができると共
に、下地領域に対して熱的影響を与えることがない。ま
たCVD酸化膜の形成後に高温短時間酸化してゲート絶
縁膜を形成するときは、平坦性がよく且つ耐圧のよいゲ
ート絶縁膜を得ることができると共に、下地領域に対し
て熱的影響を与えることがない。従って、特に3次元L
SI、スタック型S RAM、或は絶縁基板上のLSI
等に応用する薄膜トランジスタの製造に適用して好適な
らしめるものである。In addition, when forming the gate insulating film of a thin film transistor by high-temperature, short-time oxidation, it is possible to obtain a gate insulating film with good withstand voltage, and there is no thermal effect on the underlying region. . Furthermore, when forming a gate insulating film by oxidizing at high temperature for a short time after forming a CVD oxide film, it is possible to obtain a gate insulating film with good flatness and withstand voltage, and it also avoids thermal effects on the underlying region. Never. Therefore, especially the three-dimensional L
SI, stacked SRAM, or LSI on an insulating substrate
This makes it suitable for application to the manufacture of thin film transistors for applications such as the following.
第1図A−Cは本発明に係る薄膜トランジスタの製法の
一例を示す工程図、第2図A−C,第3図A−Cは夫々
本発明に係る薄膜トランジスタの他の例を示す工程図、
第4図A−D、第5図A〜Dは夫々本発明に係る薄膜ト
ランジスタの他の例を示す工程図、第6図は従来のトッ
プゲート構造の薄膜トランジスタの水素化法の例を示す
断面図、第7図は従来のボトムゲート構造の薄膜トラン
ジスタの水素化法の例を示す断面図である。
(11)は基板、(12)はゲート電極、(13) 、
(13、) 。
(13□)はゲート絶縁膜、(14)は多結晶シリコン
膜、(16)は水素、(25)はCVD5iOz膜、(
26)は熱酸化Si0g膜である。
代
理
人
松
隈
秀
盛
11・・−纂級
12・−・ ゲート電極
13・−・ゲート絶hIII
14・−・珍耗晶シリコンIII@
15・・−使スタが−雪げ」月参トランジスタ16・・
・水素ハイオンう主人
17−・・ノマツンベ゛−ジョン月炙
1
一−−幕板
12−−−ケート電ふし
13r−−ゲート絶明kll臭
14−−−り紹hシリコン簿゛膜
2
第2
図
11−−・基原
131・・ゲート絶輔輔真
22・・−り結晶シリコン
225−−−ソー又傾dに
22D−・・ドレイン4iz歳”
22C・・・チャ卆ル@域
23−−−ケ;ト電梅
7l−31版
12−−−ケ゛−ト1本ト
IJF・−デート馳91月嚢
I4−一一珍紹晶シリコン簿膿
25−−・ CVD5i(h月費
26−−−貢牙1〜11イご、5iOz順2
11−一一幕級
131−・ ケ;トf?!#膿
22−−−ネ桶毛^シリコン薄膜
22S−−・ソース4工或゛
22D・ 下レイ〉今Q城′
22C−−・すでネル確1東
23 ・ −−ケ″−ト電躬し
2S−・ −CVD5i(h 月鼻
26−−−11M化5t(hR
1−基体
2・−iI)紹晶シリコン濤4喚
J−−−ゲーF絶#膿
4−一−デート電本ト
5・−・赤、t+ヒフラス゛マ窒4どシリコ〉膜6−−
−水専FIGS. 1A-C are process diagrams showing an example of the method for manufacturing a thin film transistor according to the present invention, FIGS. 2A-C and 3A-C are process diagrams showing other examples of the thin film transistor according to the present invention, respectively,
4A-D and 5A-D are process diagrams showing other examples of thin film transistors according to the present invention, respectively, and FIG. 6 is a cross-sectional view showing an example of a hydrogenation method for a conventional thin film transistor with a top gate structure. , and FIG. 7 are cross-sectional views showing an example of a hydrogenation method for a conventional bottom-gate structure thin film transistor. (11) is the substrate, (12) is the gate electrode, (13),
(13,). (13□) is a gate insulating film, (14) is a polycrystalline silicon film, (16) is hydrogen, (25) is a CVD5iOz film, (
26) is a thermally oxidized Si0g film. Agent Hidemori Matsukuma 11... - Master grade 12... Gate electrode 13... Gate Zetsu hIII 14... Rare crystal silicon III @ 15... - The leader is snowing' Tsukizo transistor 16...
・Hydrogen high ion master 17--Noma Tsunba-geon 1 1--Curtain board 12--Kate electric cover 13r--Gate clear kll odor 14--Introduction to silicon book membrane 2 2nd Figure 11--Basic source 131...Gate support line 22...Recrystalline silicon 225--Sor and tilt d 22D-...Drain 4iz years old'' 22C...Character@area 23- --ke; Todenmei 7l-31 edition 12 --- Kate 1 piece IJF--Date has 91 Monthly bag I4-Eleven Chin Shaojing silicon book pus 25--CVD5i (h Monthly fee 26- --Gongga 1~11 Igo, 5iOz order 2 11-11 act class 131-・ke;tof?!#pus 22---Ne bucket hair ^ Silicon thin film 22S--・Source 4 pieces or 22D・Bottom Ray〉Now Q Castle' 22C--・Sudenel 1 East 23 ・--Ke"-to Electrical 2S---CVD5i (h Tsukihana 26---11M conversion 5t (hR 1-Base 2・-iI) Shao crystal silicon 4 call J---Ge F Zetsu #pus 4-1-date electronic book 5・-・red, t+hyphrasma nitrogen 4 do silicon> membrane 6--
−Water major
Claims (1)
を有する逆スタガー型薄膜トランジスタを形成した後、 前記チャネル領域に水素原子をイオン注入法により導入
することを特徴とする薄膜トランジスタの製法。 2、ゲート絶縁膜を、高温短時間酸化により形成するこ
とを特徴とする薄膜トランジスタの製法。 3、ゲート絶縁膜を、CVD酸化膜の形成後に高温短時
間酸化により形成することを特徴とする薄膜トランジス
タの製法。[Claims] 1. A thin film transistor characterized in that, after forming an inverted staggered thin film transistor having a channel region on a gate electrode via a gate insulating film, hydrogen atoms are introduced into the channel region by ion implantation. manufacturing method. 2. A method for manufacturing a thin film transistor, characterized in that a gate insulating film is formed by high-temperature, short-time oxidation. 3. A method for manufacturing a thin film transistor, characterized in that a gate insulating film is formed by high-temperature, short-time oxidation after the formation of a CVD oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19779689A JP2945032B2 (en) | 1989-07-29 | 1989-07-29 | Manufacturing method of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19779689A JP2945032B2 (en) | 1989-07-29 | 1989-07-29 | Manufacturing method of thin film transistor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11068733A Division JP3033579B2 (en) | 1999-03-15 | 1999-03-15 | Manufacturing method of thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0362526A true JPH0362526A (en) | 1991-03-18 |
| JP2945032B2 JP2945032B2 (en) | 1999-09-06 |
Family
ID=16380495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19779689A Expired - Fee Related JP2945032B2 (en) | 1989-07-29 | 1989-07-29 | Manufacturing method of thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2945032B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| US6165398A (en) * | 1995-08-26 | 2000-12-26 | Toto Ltd. | Method of slip casting powdery material, using a water resistant mold with self-water absorbent ability |
| US6709906B2 (en) | 1994-02-28 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| JP2008219046A (en) * | 1992-08-19 | 2008-09-18 | At & T Corp | Thin film transistor manufacturing method |
-
1989
- 1989-07-29 JP JP19779689A patent/JP2945032B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5286659A (en) * | 1990-12-28 | 1994-02-15 | Sharp Kabushiki Kaisha | Method for producing an active matrix substrate |
| JP2008219046A (en) * | 1992-08-19 | 2008-09-18 | At & T Corp | Thin film transistor manufacturing method |
| US6709906B2 (en) | 1994-02-28 | 2004-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US6165398A (en) * | 1995-08-26 | 2000-12-26 | Toto Ltd. | Method of slip casting powdery material, using a water resistant mold with self-water absorbent ability |
| US6866803B1 (en) | 1995-08-26 | 2005-03-15 | Toto Ltd. | Mold for use in slip casting method, and method of manufacturing open porous body for use in mold |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2945032B2 (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136259A (en) | Manufacture of fet | |
| JPH0362526A (en) | Manufacture of thin film transistor | |
| JPS6193670A (en) | Making of mos-vlsi semiconductor device having metal gate and covered source/ drain | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| JPH1012609A (en) | Semiconductor device and manufacturing method thereof | |
| JP3033579B2 (en) | Manufacturing method of thin film transistor | |
| JP3211340B2 (en) | Method for manufacturing thin film transistor | |
| JPS62104021A (en) | Formation of silicon semiconductor layer | |
| JPH0738113A (en) | Method of manufacturing thin film transistor | |
| JPH03227525A (en) | Manufacture of thin film transistor | |
| JPH05102471A (en) | Method for manufacturing semiconductor device | |
| JP2508601B2 (en) | Field effect thin film transistor | |
| JP3173757B2 (en) | Method for manufacturing semiconductor device | |
| JP2663523B2 (en) | Method of forming semiconductor oxide thin film | |
| JPH0227769A (en) | semiconductor equipment | |
| JPH0434926A (en) | Manufacture of semiconductor device | |
| JPH05315556A (en) | Manufacture of complementary-type mos semiconductor device | |
| TW561585B (en) | Method for producing salicide with improved junction electrical properties | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| JPH09252135A (en) | Method of manufacturing thin film transistor and method of manufacturing thin film transistor array | |
| JPH05291294A (en) | Manufacture of thin film transistor | |
| JP3077804B2 (en) | Method for manufacturing semiconductor device | |
| JPH04100238A (en) | Manufacturing method of semiconductor device | |
| JPH03185736A (en) | Manufacture of semiconductor device | |
| JP3123182B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |