JPH0362526A - 薄膜トランジスタの製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタの製法に関する。

〔発明の概要〕

本発明は、薄膜トランジスタの製法において、ゲート電
極上にゲート絶縁膜を介してチャネル領域を有する逆ス
タ、ガー型薄膜トランジスタを形成した後、チャネル領
域に水素原子をイオン注入法により導入することによっ
て、チャネル領域及びチャネル領域とゲート絶縁膜との
界面での結晶欠陥（ダングリングボンド）を低減してト
ランジスタ特性の向上を図るようにしたものである。

また、ゲート絶縁膜を、高温短時間酸化により形成する
ことによって、ゲート耐圧の向上を図ると共に下地に対
する熱的影響を回避できるようにしたものである。

さらに、ゲート絶縁膜を、ＣＶＤ酸化膜の形成後に高温
短時間酸化により形成することによって、平坦性が良く
且つ良質のゲート絶縁膜を得てゲート耐圧の向上を図る
ようにしたものである。

［従来の技術〕 近年、薄膜トランジスタに関する研究が盛んに行われて
いる。多結晶シリコン薄膜を用いた薄膜トランジスタに
おいては、その特性を改善するために、チャネル領域と
なる多結晶シリコン薄膜中に水素を導入して結晶粒界な
どに存在する結晶欠陥（いわゆるダングリングボンド）
を低減する方法、即ち水素化法が必須となっている。

通常行われる水素化法は、水素化プラズマ窒化シリコン
（プラズマＳｉＮ：Ｈ）膜をパッシベーション膜として
用い、４００’Ｃ程度の熱処理により、この膜中から眉
間絶縁膜を通して水素をチャネル領域へ拡散させる方法
が、一般的となっている。

薄膜トランジスタの製造としては、通常、高速化の要求
から第６図に示すように絶縁基板（１）上の多結晶シリ
コン薄膜（２）上にＳｉＯ□等によるゲート絶縁膜（３
）を介してゲート電極（４）を形成してなる所謂トップ
ゲート構造が採られている。（２ｓ）はソース領域、（
２Ｄ）はドレイン領域、（２Ｃ）はチャネル領域を示す
。この薄膜トランジスタ上にパッシベーション膜として
の水素化プラズマ窒化シリコン膜（５）が被着形成され
、熱処理により膜（５）中の水素（６）がチャネル領域
（２Ｃ）、及びチャネル領域（２Ｃ）とゲート絶縁膜（
３）との界面に容易に導入される。

尚、水素化法として、実験的には水素化アモルファスシ
リコン（ａ−５ｉ：Ｈ）の頚椎からかプラズマ励起させ
て水素化する方法も提案されている。

また、トップゲート構造の薄膜トランジスタに対する水
素化法として、ゲート電極を形成した後に、ゲート電極
上からシリコン薄膜中に水素原子をイオン注入法により
導入する方法も提案されている（特開昭６０−１６４３
６３号公報参照）。

一方、薄膜トランジスタのゲート絶縁膜としては、熱酸
化によるＳｉＯ□膜或はＣＶＤ　（化学気相成長）法に
よる５ｉＯｚ膜（以下ＣＶＤ５ｉＯｚ膜という）等が用
いられる。

〔発明が解決しようとする課題〕

上述したように、トップゲート構造の薄膜トランジスタ
においては、第６図の通常の水素化法により、トランジ
スタ特性に重要なゲート絶縁膜（３）とチャネル領域（
２Ｃ）との界面に水素が容易に到達する。しかし乍ら、
近時、ｎチャネルＭＯＳトランジスタ上にｐチャネルＭ
Ｏ３薄膜トランジスタを積み重ねてメモリセルを採用し
た完全ＣＭＯ３型のＳＲＡＭ（スタティックＲＡＭ）が
提案されてきているが、このような所謂スタック型ＳＲ
ＡＭ等に応用する薄膜トランジスタとしては、主に平坦
化等の製造プロセスの要求から、第７図に示すように、
ゲート電極（４）上にゲート絶縁膜（３）を介して多結
晶シリコン膜（２）を形成したボトムゲート構造（即ち
逆スタガー型）が有利となる。（７）は下層半導体素子
領域或は絶縁基板等の下地領域である。この場合、パッ
シベーション膜としての水素化プラズマ窒化シリコン膜
（５）を被着形成して熱処理しても、水素化プラズマ窒
化シリコン膜（５）からの水素（６）は若干多結晶シリ
コン薄膜（２）中のトラップ（結晶欠陥）を低減するの
みで、ゲート絶縁膜（３）とチャネル領域（２Ｃ）との
界面に到達せず水素化の効果が得られない。

なお、トップゲート構造において、イオン注入法で水素
原子を導入方法は、実際にはゲート電極の陰になるため
チャネル領域に均一に水素原子を導入することが難しい
。

一方、薄膜トランジスタのゲート絶縁膜についてみると
、シリコン薄膜表面の熱酸化によるＳｔＯ□膜を用いる
場合は緻密で良質の膜であるため耐圧のよいゲート絶縁
膜が得られる。しかし、炉酸化法では高温プロセスを必
要とするので、スタック型ＳＲＡＭ等の所謂３次元ＬＳ
Ｉでは下地のＬＳＩのＭＯＳ）ランジスタのソース、ド
レイン領域の再拡散が生してしまうので適用することが
できない。また石英上でも例えば６０分程度の長時間を
要する。この炉酸化は酸化膜形成と同時に多結晶シリコ
ン薄膜をデンシファイ（緻密化）させる効果が期待でき
、このデンシファイによって多結晶シリコン薄膜中のト
ラップ密度が低減する。トラップ密度の低減は、リーク
電流を減少させること。

多動度μを向上させること、ゲート電圧スイングを低下
させること等、薄膜トランジスタの特性改善が図れる。

トラップ密度の低減効果は酸化温度が高い程、有効であ
るが、高温にすると上述の問題が生じ、また下地が石英
基板の場合、炉中１０００℃以上の酸化は石英の軟化で
困難となる。また、ＣＶＤ５ｉＯｚ膜によりゲート絶縁
膜を形成する場合には、ピンホールが多く疎な膜質であ
り耐圧のばらつきがある等の欠点を有している。

本発明は、上述の点に鑑み、逆スタガー型トランジスタ
における良好な水素化を可能にした薄膜トランジスタの
製法を提供するものである。

本発明は、併せて下地に熱的影響を与えずに良質のゲー
ト絶縁膜の形成を可能にした薄膜トランジスタの製法を
提供するものである。

〔課題を解決するための手段〕

本発明の薄膜トランジスタの製法は、ゲート電極上にゲ
ート絶縁膜を介してチャネル領域を有する逆スタガー型
薄膜トランジスタを形成した後、チャネル領域に水素原
子をイオン注入法により導入するようになす。

また、ゲート絶縁膜としては、例えばランプ照射、レー
ザ照射等による高温短時間酸化により形成するようにな
す。

或はＣＶＤ酸化膜の形成後に高温短時間酸化によりゲー
ト絶縁膜を形成するようになす。

〔作用〕

上述の製法においては、逆スタガー型薄膜トランジスタ
を形成した後に、イオン注入法により水素原子をチャネ
ル領域に導入することにより、水素原子がチャネル領域
、及びチャネル領域とゲート絶縁膜との界面に容易且つ
均一に導入される。

これにより逆スタガー型薄膜トランジスタに対して水素
化が行われ、チャネル領域中及びそのゲート絶縁膜との
界面の結晶欠陥が低減されトランジスタ特性が向上する
。

一方、半導・体膜表面を高温短時間酸化して得られる熱
酸化膜によってゲート絶縁膜を形成するときは、より緻
密な膜質を有する耐圧のよいゲート絶縁膜が得られると
共に、下地領域に対して熱的影響を与えることがない。

特に薄膜トランジスタを積み重ねた３次元ＬＳＩ、スタ
ック型ＳＲＡＭ等では下地のＭＯ３Ｉ−ランジスタのソ
ース、ドレイン領域の再拡散が回避される。

また、半導体膜表面上にＣＶＤ酸化膜を形成した後に高
温短時間酸化してゲート絶縁膜を形成するときは、ゲー
ト絶縁膜がＣＶＤ酸化膜によって平坦化され、また緻密
な熱酸化膜と熱処理で緻密化されたＣＶＤ膜で形成され
るので、耐圧のよいゲート絶縁膜が得られ、且つ上述と
同じように下地領域に対して熱的影響を与えることがな
い。

〔実施例〕 以下、図面を参照して本発明による薄膜トランジスタの
製法の実施例を説明する。

本例においては、先ず第１図Ａに示すように、基板（１
１）上にゲート電極（１２）を形成した後、このゲート
電極（１２）上に例えばＳｉＯ□等によるゲート絶縁膜
（１３）を介して多結晶シリコン薄膜（１４）を形成し
、不純物を導入してソース領域（１４Ｓ）及びドレイン
領域（１４０）を形成して逆スタガー型薄膜トランジス
タ（１５）を形成する。

基板（１１）は、石英、ガラス等の絶縁基板、或は例え
ば３次元ＬＳＩ、スタック型ＳＲＡＭ等であればトラン
ジスタ等が形成されている下地領域に相当する。ゲート
電極（１２）としては、多結晶シリコン膜、金属シリサ
イド、ポリサイド、金属膜等にて形成することができる
。

次に、第１図Ｂに示すように多結晶シリコン薄膜（１４
）に対して水素（１６）をイオン注入する。この水素の
イオン注入により、多結晶シリコン薄膜（１４）のチャ
ネル領域（１４Ｃ）及び、チャネル領域（１４Ｃ）とゲ
ート絶縁膜（１３）との界面に容易に且つ均一に水素原
子が導入される。

最近の薄膜トランジスタにおいては、高性能化（即ち低
リーク電流、低しきい値電圧ＶＬｈ、小さいゲート電圧
スイング）の要求により、多結晶シリコン薄膜（１４〉
の膜厚ｄは小さくなってきており、例えば１０００人程
度になっている。従って、低打込みエネルギーで容易に
チャネル領域（１４Ｃ）とゲート絶縁膜（１３）との界
面に水素を導入することができる。そして低打込みエネ
ルギーにより実効的に打込みドーズ量も少なくできるの
で多結晶シリコン薄膜（１４）に対して損傷が少ない（
なお、水素イオンは質量数が小さいので損傷はもともと
小さいものである）。

そして、イオン注入後、不活性ガス例えばフォーミング
ガス（Ｈを２〜３％含むＮ２ガス）雰囲気中で４００°
Ｃ前後のアニール処理を施す。

しかる後、第１図Ｃに示すようにパッシベーション膜（
１７）を被着形成する。パッシベーション膜（１７）と
しては水素化プラズマ窒化シリコン膜、或は他のＳｉ０
ｇ膜を用いることもできる。

上述の製法によれば、逆スタガー型の薄膜トランジスタ
（１５）を形成した後に、イオン注入で水素原子を導入
するので、水素原子を多結晶シリコン薄膜（１４）のチ
ャネル領域（１４Ｃ）　、及びチャネル領域（１４Ｇ）
とゲート絶縁膜（１３）との界面に容易に且つ均一に導
入することかできる。このとき、低い打込みエネルギー
でイオン注入が可能なので、多結晶シリコン薄膜（１４
）に与える損傷は小さい。そして、水素のイオン注入と
その後のアニール処理により従来不可能であった逆スタ
ガー型薄膜トランジスタに対しての水素化を容易に行な
うことができ、薄膜トランジスタの特性を向上すること
ができる。また、イオン注入により水素原子の導入を行
うので、パッシベーション膜（１７）としては従来、一
般的に用いられている水素化プラズマ窒化シリコン（プ
ラズマＳｉＮ：）ｌ）膜以外の絶縁膜も使用することが
でき、パッシベーション膜の形成プロセスの自由度を向
上することができる。

次に、ゲート絶縁膜の形成法の実施例を示す。

本坊は、いずれもボトムゲート構造（逆スタガー型）及
びトップゲート構造の両薄膜トランジスタに適用できる
ものである。

ボトムゲート構造の場合は例えば第２図に示すすように
基板（１１）上に多結晶シリコン膜からなるゲート電極
（１２）を形成した後（同図Ａ）、酸素雰囲気中でラン
プ光線例えばアークランプ光線を照射して例えば１１０
０°Ｃ５３０秒の酸化処理を施してゲート電極（１２）
の表面に例えば膜厚１００人程鹿の熱酸化膜（ＳｉＯｘ
膜）によるゲート絶縁膜（１３，）　　を形成する（同
図Ｂ）。しかる後ゲート電極（１２）上を囲うように多
結晶シリコン薄膜（１４）を形成しソース、ドレイン用
の不純物をイオン注入してソース領域（１４Ｓ）及びド
レイン領域（１４０）を形成する（同図Ｃ）。

この様に、高温短時間の熱酸化によりゲート絶縁膜（１
３，）を形成するときは、膜質が緻密で耐圧の良いゲー
ト絶縁膜が得られると共に、下地の基板（１１）に熱的
影響を与えることがない。即ち、例えば３次元ＬＳ　Ｉ
、スタック型ＳＲＡＭ等では下地基板（１１）に形威さ
れているＭＯＳ）ランジスタのソース、ドレイン領域が
再拡散することがなく、高性能の３次元ＬＳＩ、スタッ
ク型ＳＲＡＭを製造すること可能となる。なお、この３
次元ＬＳＩ。

スタック型ＳＲＡＭ等では第３図Ｂの高温短時間酸化の
ときに下地のＭＯＳ）ランジスタのソース及びドレイン
領域等の活性化も兼ねられる。又、例えば石英またはガ
ラス基板上に薄膜トランジスタのＬＳＩを形成するとき
には下地基板（１１）を構成する石英またはガラス基板
を軟化させることがなく、高性能のＬＳＩを製造するこ
とができる。

また、このような高温短時間酸化によりゲート絶縁膜（
１３１）を形成することにより微細寸法の薄膜トランジ
スタの製造が可能となる。さらに、高温短時間酸化では
デンシファイ効果もあり、ゲート絶縁膜（１３，）の耐
圧と共に平坦性も期待できる。

トップゲート構造の場合には、例えば第３図に示すよう
に、基板（１１）上に島状の多結晶シリコン薄膜（２２
）を形威した後（同図Ａ）、上述と同時に酸素雰囲気中
で例えばアークランプ光線を照射して例えば１１００°
Ｃ１３０秒の酸化処理を施して多結晶シリコン薄膜（２
２）の表面に例えば膜厚１００人程鹿の熱酸化膜（Ｓｉ
ｎ２膜）によるゲート絶縁膜（１３，）を形成する（同
図Ｂ）。次に、ゲート絶縁膜（１３，）上に多結晶シリ
コンによるゲート電極（２３）を形威し、ソース、ドレ
イン用の不純物をイオン注入し、アニールしてソース領
域（２２Ｓ）及びドレイン領域（２２Ｄ）を形成する（
同図Ｃ）。以後は通常のパッシベーション膜の被着形成
、コンタクト窓あけ。

Ａｌ蒸着、水素アニール等の工程を経てトップゲート構
造の薄膜トランジスタを得る。

この例においては、ボトムゲート構造の場合と同時の作
用効果が得られると共に、さらに、高温短時間酸化のと
き（第４図Ｂ工程）、多結晶シリコン薄膜（２２）がデ
ンシファイされてトラップ密度の少ない薄膜トランジス
タが得られる。

尚、第２図、第３図ではランプ光線により高温短時間酸
化したが、ランプ光線に代えて例えばエキシマレーザパ
ルスを照射して高温短時間酸化を行うようにしても同様
の効、果が得られる。エキシマレーザとしてはビームホ
モジナイザによりエネルギー密度が均一化されたものを
使用するもので、例えばエキシマレーザ（ＸｅＣ１）、
８０Ｈｚ、エネルギー２８０ｍＪ／ｃ＋ｆｌ程度を用い
得る。多結晶シリコン薄膜（２２）は島状化する前にエ
キシマレーザを照射してゲート絶縁膜（１３１）を形威
した後、島状化してもよい。ソース領域（２２Ｓ）　、
ドレイン領域（２２Ｄ）に対しては６００°Ｃ以下のア
ニール又はエキシマレーザによってアニールする。

第４図及び第５図はゲート絶縁膜の形成法の他の例を示
す。ボトムゲート構造の場合は第４図に示すように、基
板（１１）上に多結晶シリコン膜からなるゲート電極（
１２）を形成した後（同図Ａ）、ゲート電極（１２）上
に例えば厚さ２００人程鹿の５ＶＤＳｉＯ□膜（２５）
を被着形成する（同図Ｂ）。次に、酸素雰囲気中でラン
プ光線例えばアークランプ光線を照射して例えば１１０
０°Ｃ，５秒の酸化処理を施してＣＶＤ５ｉＯｚ膜（２
５）とゲート電極（１２）との界面に熱酸化によル５ｉ
０２膜（２６）を形成し、ＣＶＤ５ｉＯｚ膜（２５）と
熱酸化ＳｉＯ□膜（２６）からなるゲート絶縁膜（１３
□）を形威する（同図Ｃ）。しかる後、ゲート電極（１
２）上を囲うように多結晶シリコン薄膜（１４）を形威
し、ソース、ドレイン用の不純物をイオン注入してソー
ス領域（１４Ｓ）及びドレイン領域（１４０）を形成す
る（同図Ｄ）。

この様なゲート絶縁膜（１３□）によれば、ＣＶＤ５ｉ
Ｏ□膜（２５）によってゲート絶縁膜（１３□）の平坦
性が得られると共に、熱酸化Ｓｉ０ｇ膜（２６）を形成
したときの熱処理でＣＶＤ５ｉＯ□膜（２５）がデンシ
ファイされ、従って全体としてゲート絶縁膜の膜質が緻
密となり、耐圧の良いゲート絶縁膜が得られる。因みに
、従来の熱酸化法でゲート絶縁膜を形成するときは、多
結晶シリコンの結晶粒界に沿って酸化されるために、ゲ
ート絶縁膜の平坦性が悪くなるが、末法では平坦性がよ
くなる。また本例では上側と同様に微細寸法の薄膜トラ
ンジスタの製造が可能となり、また下地基板（１１）に
熱的影響を与えることがない。

トップゲート構造の場合は、第５図に示すように、基板
（１１）上に島状の多結晶シリコン薄膜（２２）を形威
した後（同図Ａ）、第４図と同様に多結晶シリコン薄膜
（２２）上に厚さ２００人程鹿のＣＶＤ５ｉＯ□膜（２
５）を被着形成する（同図Ｂ）。次に酸素雰囲気中で例
えばアークランプ光線を照射して例えば１１００°Ｃ，
５秒の酸化処理を施しテＣＶＤ５ｉＯｚ膜（２５）と多
結晶シリコン薄膜〈２２）との界面に熱酸化によるＳｉ
ｎ、膜（２６）を形威し、ＣＶＤ５ｉＯｚ膜（２５）と
熱酸化５ｉｆｔ膜（２６）からなるゲート絶縁膜（１３
ｇ）を形成する（同図Ｃ）。次に、ゲート絶縁膜（１３
ｇ）上に多結晶シリコンによるゲート電極（２３）を形
威し、ソース、ドレイン用の不純物をイオン注入し、ア
ニルしてソース領域（２２Ｓ）及びドレイン領域（２２
Ｄ）を形成する（同図Ｄ）。以後は通常のパッシベーシ
ョン膜の形成、コンタクト窓あけ、　ＡＩ蒸着、水素ア
ニール等の工程を経てトップゲート構造の薄膜トランジ
スタを得る。

この例においても、第４図と同様に平坦で且つ耐圧のよ
いゲート絶縁膜（１３□）を形成できると共に、下地基
板（１１）に熱的影響を与えることがない。

さらにトップゲート構造では、最も重要なゲート絶縁膜
（１３□）とチャネル領域（２２Ｃ）との界面において
膜質のよい熱酸化Ｓｉ０ｇ膜（２６）が存在するので有
利である。また、第６図Ｃの高温短時間酸化のときに、
下地の多結晶シリコン薄膜（２２）がデンシファイされ
るのでトラップ密度が低減し、より高性能の薄膜トラン
ジスタを製造できる。

なお、第５図及び第６図の高温短時間酸化ではランプ光
線照射に代えてレーザ照射を用いても可能である。

〔発明の効果］ 本発明によれば、逆スタガー型７ｉｊ、膜トランジス夕
を形成した後、チャネル領域にイオン注入で水素原子を
導入するようにするので、水素原子がチャネル領域、及
びゲート絶縁膜とチャネル領域との界面に容易に且つ均
一に導入されて水素化が行われ、従って特性のよい逆ス
タガー型薄膜トランジスタを製造することができる。

また、薄膜トランジスタのゲート絶縁膜の形成に際して
は高温短時間酸化によってゲート絶縁膜を形成するとき
には、耐圧のよいゲート絶縁膜を得ることができると共
に、下地領域に対して熱的影響を与えることがない。ま
たＣＶＤ酸化膜の形成後に高温短時間酸化してゲート絶
縁膜を形成するときは、平坦性がよく且つ耐圧のよいゲ
ート絶縁膜を得ることができると共に、下地領域に対し
て熱的影響を与えることがない。従って、特に３次元Ｌ
ＳＩ、スタック型Ｓ　ＲＡＭ、或は絶縁基板上のＬＳＩ
等に応用する薄膜トランジスタの製造に適用して好適な
らしめるものである。

【図面の簡単な説明】

第１図Ａ−Ｃは本発明に係る薄膜トランジスタの製法の
一例を示す工程図、第２図Ａ−Ｃ，第３図Ａ−Ｃは夫々
本発明に係る薄膜トランジスタの他の例を示す工程図、
第４図Ａ−Ｄ、第５図Ａ〜Ｄは夫々本発明に係る薄膜ト
ランジスタの他の例を示す工程図、第６図は従来のトッ
プゲート構造の薄膜トランジスタの水素化法の例を示す
断面図、第７図は従来のボトムゲート構造の薄膜トラン
ジスタの水素化法の例を示す断面図である。 （１１）は基板、（１２）はゲート電極、（１３）　、
　（１３、）　。 （１３□）はゲート絶縁膜、（１４）は多結晶シリコン
膜、（１６）は水素、（２５）はＣＶＤ５ｉＯｚ膜、（
２６）は熱酸化Ｓｉ０ｇ膜である。 代 理 人 松 隈 秀 盛 １１・・−纂級 １２・−・　ゲート電極 １３・−・ゲート絶ｈＩＩＩ １４・−・珍耗晶シリコンＩＩＩ＠ １５・・−使スタが−雪げ」月参トランジスタ１６・・
・水素ハイオンう主人 １７−・・ノマツンベ゛−ジョン月炙 １ 一−−幕板 １２−−−ケート電ふし １３ｒ−−ゲート絶明ｋｌｌ臭 １４−−−り紹ｈシリコン簿゛膜 ２ 第２ 図 １１−−・基原 １３１・・ゲート絶輔輔真 ２２・・−り結晶シリコン ２２５−−−ソー又傾ｄに ２２Ｄ−・・ドレイン４ｉｚ歳” ２２Ｃ・・・チャ卆ル＠域 ２３−−−ケ；ト電梅 ７ｌ−３１版 １２−−−ケ゛−ト１本ト ＩＪＦ・−デート馳９１月嚢 Ｉ４−一一珍紹晶シリコン簿膿 ２５−−・　ＣＶＤ５ｉ（ｈ月費 ２６−−−貢牙１〜１１イご、５ｉＯｚ順２ １１−一一幕級 １３１−・　ケ；トｆ？！＃膿 ２２−−−ネ桶毛＾シリコン薄膜 ２２Ｓ−−・ソース４工或゛ ２２Ｄ・　下レイ〉今Ｑ城′ ２２Ｃ−−・すでネル確１東 ２３　・　−−ケ″−ト電躬し ２Ｓ−・　−ＣＶＤ５ｉ（ｈ　月鼻 ２６−−−１１Ｍ化５ｔ（ｈＲ １−基体 ２・−ｉＩ）紹晶シリコン濤４喚 Ｊ−−−ゲーＦ絶＃膿 ４−一−デート電本ト ５・−・赤、ｔ＋ヒフラス゛マ窒４どシリコ〉膜６−−
−水専

Claims (1)

1. 【特許請求の範囲】 １、ゲート電極上にゲート絶縁膜を介してチャネル領域
   を有する逆スタガー型薄膜トランジスタを形成した後、 前記チャネル領域に水素原子をイオン注入法により導入
   することを特徴とする薄膜トランジスタの製法。 ２、ゲート絶縁膜を、高温短時間酸化により形成するこ
   とを特徴とする薄膜トランジスタの製法。 ３、ゲート絶縁膜を、ＣＶＤ酸化膜の形成後に高温短時
   間酸化により形成することを特徴とする薄膜トランジス
   タの製法。