JPH0362544A - Probe device - Google Patents

Probe device

Info

Publication number
JPH0362544A
JPH0362544A JP1196592A JP19659289A JPH0362544A JP H0362544 A JPH0362544 A JP H0362544A JP 1196592 A JP1196592 A JP 1196592A JP 19659289 A JP19659289 A JP 19659289A JP H0362544 A JPH0362544 A JP H0362544A
Authority
JP
Japan
Prior art keywords
main stage
wafer
stage
main
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1196592A
Other languages
Japanese (ja)
Inventor
Kenzo Takaishi
高石 謙三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP1196592A priority Critical patent/JPH0362544A/en
Publication of JPH0362544A publication Critical patent/JPH0362544A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置を検査する技術、特に、ウェハのチ
ップなどに対するプローブ検査を連続的に行うために用
いて効果のある技術に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a technology for testing semiconductor devices, and in particular to a technology that is effective when used to continuously perform probe testing on wafer chips, etc. .

〔従来の技術〕[Conventional technology]

プローブ装置は、半導体装置の製造工程において、ウェ
ハ上に浴底されたトランジスタ、集積回路(IC,LS
Iなど)の電気的特性を測定し、チップの良否を判定す
るために用いられる。そして、不良の判定がなされたチ
ップは、パッケージなどに組み込むアッセンブリ工程に
先立って排除される。これによって、コストダウンある
いは生産性の向上が図られる。
A probe device is used to detect transistors, integrated circuits (IC, LS, etc.) placed on a wafer in the manufacturing process of semiconductor devices.
It is used to measure the electrical characteristics of chips (I, etc.) and determine the quality of the chip. Chips that have been determined to be defective are removed prior to an assembly process in which they are assembled into a package or the like. This reduces costs or improves productivity.

なお、不良が判定されたチップに対しては、インクなど
のマーキングを施す、ディスクなどのデータによる分類
を行う、L A N (Local Area Net
work:  ローカル・エリア・ネットワーク〉など
の通信処理を行ったのちにアンロードを行うなどの処理
がなされる。
In addition, chips that are determined to be defective are marked with ink or other markings, classified based on disk data, etc.
work: After communication processing such as local area network is performed, processing such as unloading is performed.

第7図及び第8図は従来のプローブ装置の一例を示す平
面図及び正面図である。
7 and 8 are a plan view and a front view showing an example of a conventional probe device.

プローブ本体1の両側には、テストヘッド2及びサブス
テージ3とウェハカセット4より戊るローダ部5が連結
されている。プローブ本体1は、インサートリング6、
ウェハをインサートリング6の測定位置へ搬送するため
のX−Yステージ7、このX−Yステージ7上に搭載さ
れるメインステージ8、x−Yステージ7に摺接すると
共にX−Yステージ7をY方向(ローダ部5側から見て
)ヘガイドする2条のYレール9、及びYレール9をX
方向ヘガイドする2条のXレール10より構成される。
A test head 2 , a substage 3 , and a loader section 5 disposed from a wafer cassette 4 are connected to both sides of the probe body 1 . The probe body 1 includes an insert ring 6,
An X-Y stage 7 for transporting the wafer to the measurement position of the insert ring 6; a main stage 8 mounted on the X-Y stage 7; Two Y rails 9 that guide the Y rail 9 in the direction (as seen from the loader section 5 side) and the Y rail 9
It is composed of two X-rails 10 that guide the direction.

また、インサートリング6の四には、メインステージ8
上のウェハの電極部に接触させるための検査部11が設
けられている。
In addition, the main stage 8 is placed on the fourth of the insert ring 6.
An inspection section 11 is provided for contacting the electrode section of the upper wafer.

次に、以上の構成によるプローブ装置の動作について説
明する。
Next, the operation of the probe device with the above configuration will be explained.

ウェハカセット4には、所定数のウェハが垂直方向に一
定間隔で配設され、各々上下のウェハに関係なく個別に
出入することができる。この内の1枚がサブステージ3
に引き出され、さらにメインステージ8上に移される。
A predetermined number of wafers are arranged in the wafer cassette 4 at regular intervals in the vertical direction, and can be taken in and out individually regardless of the wafers above and below. One of these is substage 3
and then moved to the main stage 8.

メインステージ8にウェハがセットされると、X−Yス
テージ7は不図示の駆動手段によってYレール9及びX
レール10上を移動しながら、インサートリング6の下
部に位置決めされる。ついで、不図示の駆動手段によっ
てメインステージ8が上昇し、検査部11にウェハの測
定点が接触する。ここでテストヘッド2を用いて所定の
測定を実施する。
When a wafer is set on the main stage 8, the X-Y stage 7 is moved to the Y rail 9 and the
While moving on the rail 10, it is positioned below the insert ring 6. Next, the main stage 8 is raised by a drive means (not shown), and the measurement point of the wafer comes into contact with the inspection section 11. Here, a predetermined measurement is performed using the test head 2.

このようなプローブ装置に関するものとして、例えば、
特開昭56−130936号公報に記載のものがある。
Regarding such a probe device, for example,
There is one described in JP-A-56-130936.

ところで、本発明者は、プローブ装置におけるウェハの
連続処理について検討した。
By the way, the present inventor studied continuous processing of wafers in a probe device.

以下は、本発明者によって検討された技術であり、その
概要は次の通りである。
The following are the techniques studied by the present inventor, and the outline thereof is as follows.

すなわち、現状のプローブ装置は上記のように、メイン
ステージ及びサブステージを各1基備え、1枚目のウェ
ハがメインステージ上で処理を行っている間、2枚目の
ウェハはサブステージで抽出、搬送が行われたのち、プ
リアライメントが実施され、この状態で1枚目のウェハ
の検査が終了するまで待機し、アンロードされて来た1
枚目のウェハと入れ代わりに2枚目のウェハを測定する
と共に、3枚目のウェハがサブステージで抽出、搬送が
行われるように構成されている。
In other words, as mentioned above, the current probe device has one main stage and one substage, and while the first wafer is being processed on the main stage, the second wafer is extracted on the substage. After the wafer has been transported, pre-alignment is performed, and in this state the wafer waits until the inspection of the first wafer is completed.
The second wafer is measured in place of the second wafer, and the third wafer is extracted and transported on the substage.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、前記の如く各l基のメインステージとサブス
テージを備えたプローブ装置においては、先行するウェ
ハが検査を終了ののち、次のウェハの検査を開始するま
での間、測定部は待機状態にあり、検査を行っていない
。これによるロスタイムは、半導体装置の量産性を上げ
ようとするほど多くなり、ウェハ検査における処理能力
を低下させる原因になっている。
However, in a probe device equipped with l main stages and sub-stages as described above, the measurement section is in a standby state after the preceding wafer finishes its inspection until it starts inspecting the next wafer. Yes, but not tested. The loss time caused by this increases as the mass productivity of semiconductor devices is increased, causing a reduction in throughput in wafer inspection.

勿論、プローブ装置を増設することにより大量処理は可
能になるが、アライメント機構にレーザ素子、CCD 
(電荷結合素子)などの高価な部品を用いて構成してい
るため、システムのコストアップを招くことになる。
Of course, large-scale processing becomes possible by adding more probe devices, but the alignment mechanism requires laser elements and CCDs.
Since it is constructed using expensive parts such as charge-coupled devices (charge-coupled devices), the cost of the system increases.

そこで、本発明の目的は、簡単な構成によって、検査待
ち時間を生じないようにしたプローブ装置を提供するこ
とにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a probe device that has a simple configuration and eliminates test waiting time.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、サブアライメントがなされた状態のウェハを
ローダ部のサブステージからメインステージに移してフ
ァインアライメントを行った後、前記メインステージを
検査位置へ搬送して前記ウェハのブロービングを行うプ
ローブ装置であって、前記メインステージを、相互に干
渉することなく移動可能に複数台を設置したものである
That is, the probe device transfers the sub-aligned wafer from the sub-stage of the loader section to the main stage and performs fine alignment, and then transports the main stage to an inspection position and performs blowing on the wafer. A plurality of the main stages are installed so that they can be moved without interfering with each other.

〔作用〕[Effect]

上記した手段によれば、メインステージを複数としたこ
とにより、1台が検査位置でブロービングを行っている
ときに、他の1台に対し別のウェハのロード或いはアン
ロードを行うことができ、連続した工程が複数のメイン
ステージによって分担した状態で処理される。したがっ
て、ウェハの入れ替え処理のロスタイムが短縮され、半
導体装置の生産性を向上させることができる。
According to the above-mentioned means, by providing a plurality of main stages, when one main stage is performing blobbing at the inspection position, another wafer can be loaded or unloaded on the other stage. , continuous processes are processed in a state where they are shared by multiple main stages. Therefore, loss time in wafer replacement processing can be reduced, and productivity of semiconductor devices can be improved.

〔実施例〕〔Example〕

第1図は本発明によるプローブ装置の一実施例を示す平
面図、第2図はその正面図である。なお、以下において
は、メインステージを2台設置した場合を例示している
。また、本実施例においては、第7図及び第8図と同一
または同一機能を有するものに対しては、同一引用数字
を用いたので、以下においては重複する説明を省略する
FIG. 1 is a plan view showing an embodiment of a probe device according to the present invention, and FIG. 2 is a front view thereof. Note that in the following, a case where two main stages are installed is illustrated. Furthermore, in this embodiment, the same reference numerals are used for parts that are the same or have the same functions as those in FIGS. 7 and 8, and therefore, redundant explanations will be omitted below.

第1図に示すように、本実施例におけるプローブ本体1
は、X方向の両側に各1本のXレール12a及び12b
を平行配設し、この各々に第1の駆動部としてのY駆動
部13a及び13bの各々を摺動自在に外嵌している。
As shown in FIG. 1, the probe body 1 in this embodiment
has one X rail 12a and 12b on each side in the X direction.
are arranged in parallel, and each of Y drive parts 13a and 13b as a first drive part is slidably fitted onto each of these drive parts.

Y駆動部13a及び13bは、同一構成にされており、
この内のY駆動部13aを示したのが第3図(平面図)
及び第4図(背面図)である。バイブ状のY駆動部13
aの上部には、棒状のZレール14aが立設されている
The Y drive units 13a and 13b have the same configuration,
FIG. 3 (plan view) shows the Y drive section 13a.
and FIG. 4 (rear view). Vibrator-shaped Y drive section 13
A bar-shaped Z rail 14a is erected on the upper part of a.

このZレール14aには、垂直方向(2方向)に昇降自
在で、かつ水平回転が自在な状態にして第2の駆動部と
してのX−Z駆動部15aが外嵌されている。X−Z駆
動部15aにはXレール12aに直交させてYレール1
6aが前後進自在に装着され、その先端にはX−Yステ
ージ7aが固定設置されている。更に、X−Yステージ
7a上には、ウェハを載置するメインステージ8aが装
着されている。
An X-Z drive section 15a serving as a second drive section is fitted onto the Z rail 14a so that it can move up and down in the vertical direction (two directions) and rotate freely horizontally. The X-Z drive unit 15a has a Y rail 1 perpendicular to the X rail 12a.
6a is attached so as to be able to move forward and backward, and an X-Y stage 7a is fixedly installed at the tip thereof. Further, a main stage 8a on which a wafer is placed is mounted on the XY stage 7a.

以上は、Y駆動部13a側の構成であるが、Y駆動部1
3b側は、Zレール14b、X−Z駆動部15bSYレ
ール16bSx−yステージ7b。
The above is the configuration of the Y drive section 13a side, but the Y drive section 1
The 3b side includes a Z rail 14b, an X-Z drive section 15b, a SY rail 16b, and an Sx-y stage 7b.

メインステージ8bを備えて第3図及び第4図と同一の
構成に作られる。なお、ウェハに対するアライメントを
行うためのアライメント機構17は1台を共用し、メイ
ンステージ8aと8bの中間に設け、各々の移動に支障
を及ぼさないようにしている。
It is provided with a main stage 8b and has the same configuration as in FIGS. 3 and 4. Note that one alignment mechanism 17 for performing alignment on the wafer is shared, and is provided between the main stages 8a and 8b so as not to interfere with the movement of each.

第5図は駆動部に対する制御系の詳細を示すブロック図
である。
FIG. 5 is a block diagram showing details of the control system for the drive section.

プローブ装置を統括制御する主制御部20は、各種の設
定値や指令を入力するための操作盤18の出力及び、ス
テージの位置情報などを検出するセンサ部19の出力を
人力情報としている。主制御部20は、CPU (中央
処理装置)を用いて構成され、これに各種の周辺回路及
びメモリを組み合わせて、いわゆるマイクロコンピュー
タが浴底されている。操作盤18には、その出力情報に
基づいて動作する次の4つの制御部が接続されている。
The main control unit 20 that centrally controls the probe device uses the output of the operation panel 18 for inputting various setting values and commands, and the output of the sensor unit 19 for detecting stage position information and the like as human power information. The main control section 20 is configured using a CPU (central processing unit), and is combined with various peripheral circuits and memory to form a so-called microcomputer. The following four control units are connected to the operation panel 18 and operate based on the output information thereof.

すなわち、メインステージ8aの制御動作を実行するメ
インステージ8a制御部21、メインステージ8bの制
御動作を実行するメインステージ8b制御部22、サブ
ステージ3の制御動作を実行するサブステージ制御部2
3、各ステージに対してウェハをロードあるいはアンロ
ードするハンドリングを制御するハンドリング制御部2
4の4つの制御部が接続される。
That is, the main stage 8a control unit 21 executes the control operation of the main stage 8a, the main stage 8b control unit 22 executes the control operation of the main stage 8b, and the substage control unit 2 executes the control operation of the substage 3.
3. Handling control unit 2 that controls handling for loading and unloading wafers on each stage
Four control units of No. 4 are connected.

メインステージ8a制御部21及びメインステージ8b
制御部22には、メインステージ8a。
Main stage 8a control section 21 and main stage 8b
The control unit 22 includes a main stage 8a.

8bを駆動するためのモータ29.30を駆動するため
のメインステージ8a駆0125.メインステージ8b
駆動部26が接続されている。なお、実際にはx、y、
zの各方向ごとに制御部、駆動部及びモータが設けられ
ているが、説明を簡単にするため、−括して「メインス
テージ制御」として表している。また、ハンドリング制
御部24には、ハンドリング機構の駆動源となるモータ
32を駆動するためのハンドリング駆動部28が接続さ
れている。
Main stage 8a drive 0125.8b for driving motor 29.30 for driving main stage 8b. Main stage 8b
A drive unit 26 is connected. In addition, actually x, y,
A control section, a drive section, and a motor are provided for each direction of z, but for the sake of simplicity, they are collectively referred to as "main stage control." Furthermore, a handling drive unit 28 is connected to the handling control unit 24 for driving a motor 32 that serves as a drive source for the handling mechanism.

次に、以上の構成による実施例の動作について、前記各
図及び第6図のフローチャートを参照して説明する。
Next, the operation of the embodiment with the above configuration will be explained with reference to the above-mentioned figures and the flowchart of FIG. 6.

まず、ウェハカセット4に検査対象のウェハをセットす
る(ステップ61)。ついで、操作盤18を操作して初
期設定を行ったのち(ステップ62)、装置の電源をオ
ンにする(ステップ63)。
First, a wafer to be inspected is set in the wafer cassette 4 (step 61). Next, after performing initial settings by operating the operation panel 18 (step 62), the power of the apparatus is turned on (step 63).

これにより、予め主制御部20に格納されたプログラム
に従ってウェハカセット4よりウエノへが取り出され、
これがサブステージ3に載置され(ステップ64〉、プ
リアライメントが行われる(ステップ65)。
As a result, the wafer is taken out from the wafer cassette 4 according to the program stored in the main control unit 20 in advance.
This is placed on the substage 3 (step 64), and prealignment is performed (step 65).

ついで、センサ出力によって、サブステージ3上にウェ
ハの載っていることが判定されるとくステップ66〉、
メインステージ8a側のプローブ検査が終了したか否か
を判定しくステップ67)、未終了であれば引き続きメ
インステージ8b側のプローブ検査の終了の有無を判定
する(ステップ68〉。このステップ68でも未終了が
判定された場合には、サブステージ3上にウエノ\を待
機させ(ステップ69)、処理をステップ66に戻して
以降の処理を繰り返す。
Then, based on the sensor output, it is determined that the wafer is placed on the sub-stage 3. Step 66>
It is determined whether the probe test on the main stage 8a side has been completed (Step 67), and if it has not been completed, it is subsequently determined whether the probe test on the main stage 8b side has been completed (Step 68>). If it is determined that the process has ended, Ueno\ is made to stand by on the sub-stage 3 (step 69), and the process returns to step 66 to repeat the subsequent process.

一方、ステップ67でメインステージ8a側の検査終了
を判定した場合、メインステージ8a制御部20及びメ
インステージ8a駆動部25の制御系を動作させ、メイ
ンステージ8aをサブステージ3の近傍に移動させる。
On the other hand, if it is determined in step 67 that the inspection on the main stage 8a side has been completed, the control system of the main stage 8a control section 20 and main stage 8a drive section 25 is operated to move the main stage 8a to the vicinity of the substage 3.

ここでメインステージ8aより検査部のN枚目のウェハ
をアンロードし、未検査の(N+1)枚目のウェハをメ
インステージ8aにロードする(ステップ70〉。つい
で、メインステージ8bがアライメント中か否かを判定
しくステップ71)、そうであれば待機する。
Here, the Nth wafer in the inspection section is unloaded from the main stage 8a, and the uninspected (N+1)th wafer is loaded onto the main stage 8a (step 70). It is determined whether or not (step 71), and if so, it waits.

また、メインステージ8bがアライメント中でない場合
、メインステージ8aのウェハのファインアライメント
を実行し、基準チップ検出などを行った(ステップ73
)のち、ウェハのセットアツプの完了を判定する(ステ
ップ75)。
If the main stage 8b is not in alignment, fine alignment of the wafer on the main stage 8a is performed, and reference chip detection is performed (step 73).
) After that, it is determined whether the wafer setup is complete (step 75).

ステップ75においてセットアツプ中でないことが判定
された場合、メインステージ8bがブロービング中であ
るか否かを判定(ステップ78〉し、ブロービング中で
ない場合には、メインステージ8aを再びメインステー
ジ8a制御部21及びメインステージ8a駆動部24の
制御系を動作させて、インサートリング6の検査部(プ
ローブ針〉 11の真下へメインステージ8aを移動さ
せる。このとき、第3図及び第4図に示すように、X方
&及びZ方向の位置合わせにはx−Z駆動部15aを用
い、Y方向の位置合わせにはY駆動部13aを用いる。
If it is determined in step 75 that the main stage 8b is not being set up, it is determined whether or not the main stage 8b is being blown (step 78). If it is not being blown, the main stage 8a is set up again. The control system of the control section 21 and the main stage 8a drive section 24 is operated to move the main stage 8a directly below the inspection section (probe needle) 11 of the insert ring 6. At this time, as shown in FIGS. As shown, the x-Z driving section 15a is used for positioning in the X and Z directions, and the Y driving section 13a is used for positioning in the Y direction.

ここで、指定のチップに対するブロービングが行われる
(ステップ80)。
Here, probing is performed on the designated chip (step 80).

次に、メインステージ8bがウェハの入れ替えを行って
いるか否かを判定しくステップ81)、行っている場合
にはメインステージ8aをサブステージ3へ移動させる
ことが出来ないので、そのまま待機する(ステップ82
)。一方、ステップ81でメインステージ8bのウェハ
入れ替えが否定されたとき、サブステージ3は空いてい
るものと見なしてメインステージ8aを移動させるべく
、ステップ66以降の処理を繰り返す。
Next, it is determined whether or not the main stage 8b is exchanging wafers (step 81), and if it is, the main stage 8a cannot be moved to the substage 3, so it remains on standby (step 81). 82
). On the other hand, when the wafer replacement on the main stage 8b is denied in step 81, the sub-stage 3 is considered to be vacant and the processing from step 66 onward is repeated in order to move the main stage 8a.

なお、ステップ70〜ステツプ82は、メインステージ
8a側の処理であるが、立場が逆になるのみでメインス
テージ8a側の処理と全く同一内容の処理がメインステ
ージ8b側でも行われている。このメインステージ8b
側の処理を示したのがステップ83〜ステツプ94であ
るが、その処理内容の説明は、重複することになるので
省略する。
Incidentally, steps 70 to 82 are processes performed on the main stage 8a side, but the same processes as those performed on the main stage 8a side are also performed on the main stage 8b side, only the position is reversed. This main stage 8b
Steps 83 to 94 show the processing on this side, but the explanation of the processing contents will be omitted since it will be redundant.

以上のように、本実施例によれば、2台のメインステー
ジを設けたことにより、1台がブロービング中であると
きに、他の1台がロードもしくはアンロードを行ってお
り、これが交互に実行されるので、ウェハに対するブロ
ービングを効率よく行うことができる。
As described above, according to this embodiment, by providing two main stages, when one main stage is in the process of blobbing, the other one is loading or unloading, and this is done alternately. Since the probing is performed on the wafer, the wafer can be efficiently blown.

つまり、N枚目のウェハがメインステージ8aでプリア
ライメントを行っているときには、サブステージ3では
(N+1)枚目のウェハがサブステージ3からメインス
テージ8bにセットされ、アライメントまでが行われ、
第1図の位置で待機している。そして、メインステージ
8a上のウェハがアフタープローブ処理に移ると、入れ
替わりにメインステージ8bがブロービングを開始する
In other words, when the Nth wafer is undergoing pre-alignment on the main stage 8a, the (N+1)th wafer is set from the substage 3 to the main stage 8b, and alignment is performed on the substage 3.
It is waiting in the position shown in Figure 1. Then, when the wafer on the main stage 8a moves to the after-probing process, the main stage 8b starts probing instead.

メインステージ8aのN枚目0ウエハはアンロードされ
、代わりに(N+2)枚目のウェハがサブステージ3か
らメインステージ8a上にセットされる。以後、この動
作が交互に繰り返される。したがって、ブロービングを
行う前後のウェハ入れ替え時に生じていたロスタイムを
大幅に短縮することが可能になる。
The Nth 0 wafer on the main stage 8a is unloaded, and the (N+2)th wafer is set on the main stage 8a from the substage 3 instead. Thereafter, this operation is repeated alternately. Therefore, it becomes possible to significantly reduce the loss time that occurs when changing wafers before and after performing blowing.

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものでは無く、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
Above, the invention made by the present inventor has been specifically explained based on Examples, but it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. stomach.

例えば、上記実施例ではメインステージを2台設けるも
のとしたが、これに限らず任意数にすることができる。
For example, in the above embodiment, two main stages are provided, but the number is not limited to this and may be any number.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
Among the inventions disclosed in this application, the effects obtained by typical ones are as follows.

すなわち、サブアライメントがなされた状態のウェハを
ローダ部のサブステージからメインステージに移してフ
ァインアライメントを行った後、前記メインステージを
検査位置へ搬送して前記ウェハのプロービングを行うプ
ローブ装置であって、前記メインステージを、相互に干
渉することなく移動可能に複数台を設置するようにした
ので、ウェハの入れ替え処理のロスタイムが短縮され、
半導体装置の生産性向上が可能になる。
That is, the probe device transfers a sub-aligned wafer from a sub-stage of a loader section to a main stage to perform fine alignment, and then transports the main stage to an inspection position to probe the wafer. Since a plurality of the main stages are installed so that they can be moved without interfering with each other, the loss time in wafer exchange processing is reduced.
It becomes possible to improve the productivity of semiconductor devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるプローブ装置の一実施例を示す平
面図、 第2図はその正面図、 第3図は本発明に係るY駆動部の詳細を示す平面図、 第4図は第3図のY駆動部の正面図、 第5図は制御系の詳細を示すブロック図、第6図は本発
明の処理例を示すフローチャート、第7図及び第8図は
従来のプローブ装置の一例を示す平面図及び正面図であ
る。 1・・・プローブ本体、2・・・テストヘッド、3・・
・サブステージ、4・・・ウェハカセット、5・・・ロ
ーダ部、6・・・インサートリング、7a、7b・・・
X−Yステージ、8a、8b・φ・メインステージ、9
・・・Yレール、10・・・Xレール、11・・・検査
部、12a、12b・・・Xレール、13a、13b・
・・Y駆動部、14a、14b・−−Zレール、15a
・・・X−Z駆動部、16a・・・Yレール、17・・
・アライメント機構、18・・・操作盤、19・・・セ
ンサ部、20・・・主制御部、21・・・メインステー
ジ8a制御部、22・・・メインステージ8b制御部、
23・・・サブステージ制御部、24・・・ハンドリン
グ制御部、25・・・メインステージ8a駆動部、26
・・・メインステージ8b駆動部、27・・・サブステ
ージ駆動部、28・・・ハンドリング駆動部、29.3
0.31.32・・・モータ。 61L、 5b :メインステーシ 第 3 図 31 Y駆動部 第 図
FIG. 1 is a plan view showing one embodiment of the probe device according to the present invention, FIG. 2 is a front view thereof, FIG. 3 is a plan view showing details of the Y drive section according to the present invention, and FIG. 5 is a block diagram showing details of the control system, FIG. 6 is a flowchart showing a processing example of the present invention, and FIGS. 7 and 8 show an example of a conventional probe device. FIG. 2 is a plan view and a front view. 1...Probe body, 2...Test head, 3...
- Substage, 4... Wafer cassette, 5... Loader section, 6... Insert ring, 7a, 7b...
X-Y stage, 8a, 8b・φ・main stage, 9
...Y rail, 10...X rail, 11...inspection section, 12a, 12b...X rail, 13a, 13b.
・・Y drive part, 14a, 14b・--Z rail, 15a
...X-Z drive unit, 16a...Y rail, 17...
- Alignment mechanism, 18... Operation panel, 19... Sensor section, 20... Main control section, 21... Main stage 8a control section, 22... Main stage 8b control section,
23... Sub-stage control section, 24... Handling control section, 25... Main stage 8a drive section, 26
...Main stage 8b drive section, 27...Sub stage drive section, 28...Handling drive section, 29.3
0.31.32...Motor. 61L, 5b: Main station 3 Figure 31 Y drive section diagram

Claims (1)

【特許請求の範囲】 1、サブアライメントがなされた状態のウェハをローダ
部のサブステージからメインステージに移してファイン
アライメントを行った後、前記メインステージを検査位
置へ搬送して前記ウェハのプロービングを行うプローブ
装置であって、前記メインステージを、相互に干渉する
ことなく移動可能に複数台を設置したことを特徴とする
プローブ装置。 2、前記メインステージを2台とし、その各々が所定の
間隔をもって平行配設された少なくとも1本のガイドレ
ールに摺動自在に支持された第1の駆動部と、該駆動部
の移動方向に直交した異なる2方向に移動可能に前記メ
インステージを支持する第2の駆動部とを備えたことを
特徴とする請求項1記載のプローブ装置。
[Claims] 1. After fine alignment is performed by transferring the sub-aligned wafer from the sub-stage of the loader section to the main stage, the main stage is transferred to an inspection position and the wafer is probed. What is claimed is: 1. A probe device for performing the above-mentioned operations, characterized in that a plurality of the main stages are installed so that the main stages can be moved without interfering with each other. 2. The main stage is two, each of which has a first drive section slidably supported by at least one guide rail arranged in parallel at a predetermined interval, and a first drive section that is slidably supported in the direction of movement of the drive section. The probe device according to claim 1, further comprising a second drive section that supports the main stage so as to be movable in two different orthogonal directions.
JP1196592A 1989-07-31 1989-07-31 Probe device Pending JPH0362544A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1196592A JPH0362544A (en) 1989-07-31 1989-07-31 Probe device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1196592A JPH0362544A (en) 1989-07-31 1989-07-31 Probe device

Publications (1)

Publication Number Publication Date
JPH0362544A true JPH0362544A (en) 1991-03-18

Family

ID=16360304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1196592A Pending JPH0362544A (en) 1989-07-31 1989-07-31 Probe device

Country Status (1)

Country Link
JP (1) JPH0362544A (en)

Similar Documents

Publication Publication Date Title
JP4931617B2 (en) Prober
TWI442509B (en) Check the device
JP3238246B2 (en) Semiconductor wafer inspection repair device and burn-in inspection device
TWI759545B (en) Detection system and detection method
JPH04330753A (en) Semiconductor inspection device
JP3016992B2 (en) Semiconductor wafer inspection repair device and burn-in inspection device
JPH05136219A (en) Inspection equipment
JPH1167855A (en) Carrying device for wafer test and its wafer test method
JPH0362544A (en) Probe device
US20060152211A1 (en) Transfer system and transfer method of object to be processed
JP2005332839A (en) Testing device
JP2008117897A (en) Prober and probing inspection method
JP3169900B2 (en) Prober
JPH02265255A (en) Probe apparatus system
JPH10144761A (en) Wafer processing device system, wafer processing device, and use of wafer processing device
JPS63237429A (en) Wafer prober
JP2519041B2 (en) Method and apparatus for marking semiconductor wafer
US6433566B1 (en) Probing method and probing system
JPS5886739A (en) Automatically positioning method for wafer
JP2004146415A (en) Apparatus and method for inspecting semiconductor
JPH05299485A (en) Stage movement in wafer probing apparatus
JPS6049642A (en) Inspecting apparatus for semiconductor device
JPS624334A (en) Checking system with wafer prober
JPS58165338A (en) Semiconductor manufacturing device
JPH0541427A (en) Wafer prober