JPH0362557A - 半導体パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体パッケージに関する。

（従来の技術） 半導体パッケージの基本的な機能は、チップを外部環境
から保護したり、チップのノ＼ンドリングを可能にした
りというものである。

これに加えて最近では、ＬＳＩチップの高集積化と高速
化、さらに電子装置を小型で高機能にする目的から実装
の高密度化が進み、１チツプの有する機能数増加に伴っ
て、それぞれの機能に対する入出力のリードピン数が増
加している。

また、リードピン数が増大するにつれて、１チツプ当た
りの発熱量が増大する傾向にあり、この発熱を放散させ
る放熱フィンが基板に取付けられている。

基板材料としては高熱伝導性の窒化アルミニウムが多用
され始めており、この基板に塔載された半導体チップと
、外部との接続の役割を果たすリードピンとは、基板の
内部に形成されたスルーホールを介して電気的に接続さ
れている。

このようなスルーホールは、セラミックスグリーンシー
トに形成したスルーホール内に、タングステンやモリブ
デンなどの導体ペーストを印刷法や圧入法などによって
塗布、充填することにより導通される。

ところで、高放熱特性と高速伝送特性とを両立させるこ
とは難しく、様々なパッケージ構造が検討されており、
たとえば第２図に示すような半導体パッケージが提案さ
れている（電子情報通信学会技術研究報告ＶＬＤ８８−
８８．Ｐ３５−３９参照）。

第２図は従来の半導体パッケージの断面図であり、半導
体チップを放熱フィン側の基板に取付けたキャビティ・
ダウン型構造である。

同図において、ベース基板１の主面中央には半導体チッ
プ２がダイボンディングされ、裏面には放熱フィン３が
取付けられている。

さらに、このベース基板１ははんだ部４を介して凹部形
状のキャップ基板５と重ね合わされ、半導体チップ２が
キャップ基板５の間部分に位置するようにパッケージン
グされている。また、ベース基板１とキャップ基板５間
はＣＣＢ技術、すなわちＣｏｎｔｒｏｌｌｅｄ　Ｃｏ１
１ａｐｓｅ　Ｂｏｎｄｌｎｇなどによって電気的接続が
行われる。

キャップ基板５内部にはスルーホール６が形成され、こ
のスルーホール６上にリードピン７が接続されている。

このリードピン７は、スルーホール６およびはんだ部４
を介してベース基板１に塔載された半導体チップ２と導
通している。

そして、ベース基板１とキャップ基板５とはシール部８
によって封止されている。

（発明が解決しようとする課題） ところで、上述したように実装の高密度化が進み、人出
力のり−ドビン数が増加するにつれ、より広い実装面積
を確保する必要から、リードピンはより細い方が有利で
あり、小径化が望まれている。

そこで問題となるのは、リードピンの径に対応して形成
されるスルーホールの径である。

スルーホールは、導通を図るためにホール内部にタング
ステンなどの導体ペーストが充填されるため、ある程度
の大きさを必要とするのである。

つまり、スルーホールの径があまり小さいと、導体ペー
ストが均一にスルーホール内部に充填されず、さらに焼
成時のセラミックスと導体ペーストとの収縮率の違いか
ら導電不良を招くおそれが生じる。

また、スルーホールが微細化すると、形状精度のばらつ
きや低下が生じ易く、高精度の製品が得にくいという問
題がある。

したがって、リードピンの小径化に限度が生じ、高実装
化の妨げとなっている。

このため、高い信頼性の下で、より高実装化を図ること
のできる半導体パッケージが望まれている。

本発明はこのような課題を解決するためになされたもの
で、リードピンの小径化が可能で、より高実装化を図る
ことのできる半導体パッケージを提供することを目的と
する。

［発明の構成］ （課題を解決するための手段） 本発明の半導体パッケージは、半導体素子が塔載され、
この半導体素子と電気的に接続された配線パターンが形
成された基体部材と、前記半導体素子を封止するよう前
記基体部材に接合された封止部材と、一端が前記基体部
材の配線パターンと電気的に接続されるよう前記封止部
材を貫通して配設されたリードピンとを備えたことを特
徴とするものである。

（作　用） 本発明の半導体パッケージによれば、セラミックス基板
を焼成した後に、リードピン挿入用の穴あけ加工を施し
、スルーホールを形成せずにキャップ基板を貫くように
リードピンを配設しているため、リードピンをより小径
化することができ、高実装化を図ることができる。

また、焼成後に加工を施すことにより、セラミックス焼
成時の収縮に起因する形状不良を防ぎ、高精度化を図る
ことができる。

（実施例） 次に、本発明の実施例について図面を用いて説明する。

第１図は本発明の一実施例の半導体パッケージの断面を
示す図であり、第２図と同一部分には同一符号を用いた
。

第１図において、ベース基板１の主面中央には半導体チ
ップ２がダイボンディングされ、裏面には放熱フィン３
が取付けられている。

さらに、このベース基板１ははんだ部４を介して凹部形
状のキャップ基板５と重ね合わされ、半導体チップ２が
キャップ基板５の間部分に位置するようにパッケージン
グされている。

キャップ基板５には所定部分に穴あけ加工により微細な
穴が形成され、この穴内にリードピン７が挿入され、は
んだ部４に直接接続されている。

こうしてリードピン７は、はんだ部４を介してベース基
板１に塔載された半導体チップ２と導通している。

このような構成の半導体パッケージは、たとえば次のよ
うにして作製される。

まず、窒化アルミニウムグリーンシートを所定形状に成
形し、必要に応じて積層し、焼成して板条のベース基板
と、片面のみ中央部分が凹部となっているキャップ基板
とを得る。

ベース基板の主面に所定の配線パターンを形成して、半
導体チップをダイボンディングする。

そして、この半導体チップと配線パターンとをワイヤー
ボンディングで接続する。

一方、キャップ基板に対してはＹＡＧレーザを用いて、
このキャップ基板を貫通する穴をｌ＋ａｍピッチで穿設
し、穴の周辺にメタライズを行う。

そしてこの穴に、頭付きで、ピン部分の長さがキャップ
基板の厚さより長いリードピンを挿入し、銀ろう付けす
る。このとき、ピンの頭部がキャップ基板の凹部側にく
るようにする。

最終的に、ベース基板の主面と、キャップ基板の凹部面
とを対向させて配置し、リードピンの頭部とベース基板
との間をＡｕはんだによるＣＣＢ技術によって電気的接
続を行う。

また、ベース基板とキャップ基板間のシールははんだに
よって行う。

そして、ベース基板の裏面にアルミニウムを用いた放熱
フィンを、たとえばエポキシ樹脂などの接着剤により取
付けて、半導体パッケージを得る。

こうして得られた半導体パッケージは、リードピンが小
径であるため、基板に接続するリードピン数を増加させ
ることができ、実装密度の向上を図ることができた。

また、窒化アルミニウムを基板として使用する場合、こ
れまでセラミックス焼成時におけるグリーンシートと導
体ペーストとの収縮率の差が大きいため、高い寸法精度
を得ることが困難であったが、この実施例のように基板
内を貫通するリードピンを用いることにより、高精度の
配線パターンを高信頼性のもとで実現することができた
。

［発明の効果］ 以上説明したように、本発明の半導体パッケージは、基
板焼成後に穴あけ加工を施し、リードピンを貫通させて
いるため、基板材料の収縮の影響を受けず、また、穴内
部に導電層を形成する必要もない。

したがって、リードピンの小径化を大きく促進し、より
多くのリードピンを接続することにより高実装化を図る
ことができる。

また、リードピン挿入用の穴の形状精度が良好であるた
め、信頼性の高い半導体パッケージを得ることかできる
。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体パッケージの断面図
、第２図は従来の半導体パ・ソケージの断面図である。 １・・・・・・・・・ベース基板 ２・・・・・・・・・半導体チップ ３・・・・・・・・・放熱フィン ４・・・・・・・・・はんだ部 ５・・・・・・・・・キャップ基板 ６・・・・・・・・・スルーホール ７・・・・・・・・・リードピン ８・・・・・・・・・シール部

Claims (1)

【特許請求の範囲】
1. （１）半導体素子が塔載され、この半導体素子と電気的
   に接続された配線パターンが形成された基体部材と、 前記半導体素子を封止するよう前記基体部材に接合され
   た封止部材と、 一端が前記基体部材の配線パターンと電気的に接続され
   るよう前記封止部材を貫通して配設されたリードピンと を備えたことを特徴とする半導体パッケージ。