JPH0362620A - Frequency synthesizer - Google Patents
Frequency synthesizerInfo
- Publication number
- JPH0362620A JPH0362620A JP1196608A JP19660889A JPH0362620A JP H0362620 A JPH0362620 A JP H0362620A JP 1196608 A JP1196608 A JP 1196608A JP 19660889 A JP19660889 A JP 19660889A JP H0362620 A JPH0362620 A JP H0362620A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- oscillator
- synthesizer
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、ディジタルフェーズロックドループ、いわゆ
るディジタルPLLを用いた周波数シンセサイザに関す
る。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency synthesizer using a digital phase-locked loop, so-called digital PLL.
この種の周波数シンセサイザの一例が、第3図に示され
ている。この従来の周波数シンセサイザは、基準発振器
31と、固定分周器32と、位相比較器33と、ローパ
スフィルタ34と、電圧制御発振器35と、可変分周器
36とで構成されている。An example of this type of frequency synthesizer is shown in FIG. This conventional frequency synthesizer includes a reference oscillator 31, a fixed frequency divider 32, a phase comparator 33, a low-pass filter 34, a voltage controlled oscillator 35, and a variable frequency divider 36.
このような構成の周波数シンセサイザの接続は、次のと
おりである。基準周波数信号を発生する基準発振器31
の出力は、固定分周器32に接続されている。この固定
分周器32の出力は、位相比較器33の一方の人力に接
続されている。この位相比較器33の出力は、ローパス
フィルタ34の入力に接続されている。このローパスフ
ィルタ34の出力は、電圧制御発振器35の制御入力に
接続されている。この電圧制御発振器35の出力は、分
岐されて可変分周器36に接続されている。この可変分
周器36の出力は位相比較器33の他方の入力に接続さ
れている。The connections of the frequency synthesizer having such a configuration are as follows. Reference oscillator 31 that generates a reference frequency signal
The output of is connected to a fixed frequency divider 32. The output of this fixed frequency divider 32 is connected to one input of a phase comparator 33. The output of this phase comparator 33 is connected to the input of a low-pass filter 34. The output of this low-pass filter 34 is connected to a control input of a voltage controlled oscillator 35. The output of this voltage controlled oscillator 35 is branched and connected to a variable frequency divider 36. The output of this variable frequency divider 36 is connected to the other input of the phase comparator 33.
電圧制御発振器35の出力信号は、周波数シンセサイザ
の出力信号として出力端子40から外部に与えられる。The output signal of the voltage controlled oscillator 35 is given to the outside from an output terminal 40 as an output signal of the frequency synthesizer.
このような周波数シンセサイザでは、位相比較器33は
、固定分周器32からの信号の周波数及び位相と、電圧
制御発振器35の発振周波数及び位相とを比較し、その
誤差に比例した平均直流電圧を出力する。この誤差電圧
は、ローパスフィルタ34を介して、電圧制御発振器3
5の制御入力に帰還され、PLLが形成されて位相同期
状態となる。In such a frequency synthesizer, the phase comparator 33 compares the frequency and phase of the signal from the fixed frequency divider 32 with the oscillation frequency and phase of the voltage controlled oscillator 35, and calculates an average DC voltage proportional to the error. Output. This error voltage is passed through the low-pass filter 34 to the voltage controlled oscillator 3.
It is fed back to the control input of No. 5, forming a PLL and achieving a phase-locked state.
このとき、可変分周器36の分周数をNvとし、固定分
周器32から位相比較器33へ出力される信号の周波数
をf、、とし、シンセサイザ出力信号の周波数をf。u
tとすれば、位相同期状態には次式が成立する。At this time, the frequency division number of the variable frequency divider 36 is Nv, the frequency of the signal output from the fixed frequency divider 32 to the phase comparator 33 is f, , and the frequency of the synthesizer output signal is f. u
If t, then the following equation holds true in the phase synchronization state.
また、この式から次式が成立する。Moreover, the following equation is established from this equation.
f、、t=f、・Nv
このようにシンセサイザ出力信号の周波数f。uLは、
周波数f、・Nvに固定される。すなわち、チャンネル
間隔(チャンネルスペーシング)は、f、に等しい。f,,t=f,·Nv Thus, the frequency f of the synthesizer output signal. uL is
The frequency f is fixed at .Nv. That is, the channel spacing is equal to f.
したがって、チャンネル間隔が小さく、かつシンセサイ
ザの出力周波数が高い場合は、可変分周器36の分周数
Nvを大きくする。Therefore, when the channel spacing is small and the output frequency of the synthesizer is high, the frequency division number Nv of the variable frequency divider 36 is increased.
また、チャンネル間隔を小さくするためには、位相比較
器33の人力周波数frを低くする。Furthermore, in order to reduce the channel spacing, the manual frequency fr of the phase comparator 33 is lowered.
上述した従来の周波数シンセサイザの分周数Nvを大き
くすると、次のような問題が生じる。When the frequency division number Nv of the conventional frequency synthesizer described above is increased, the following problem occurs.
すなわち、ディジタルPLLの周波数シンセサイザの開
ループゲインは分周数Nvに反比例するため、ループゲ
インが低くなり、周波数の引込み範囲が挟まり、その結
果としてループ応答速度が低下する。したがって、従来
の周波数シンセサイザでは、比較的小さいチャンネル間
隔で高い周波数を出力する場合に、周波数切り替え時間
が長くかかってしまうという欠点がある。That is, since the open loop gain of the frequency synthesizer of the digital PLL is inversely proportional to the frequency division number Nv, the loop gain becomes low, the frequency pull-in range is narrowed, and as a result, the loop response speed decreases. Therefore, the conventional frequency synthesizer has the disadvantage that it takes a long time to switch frequencies when outputting high frequencies with relatively small channel spacing.
また、従来の周波数シンセサイザの基準周波数f、を低
くすると、次のような問題点が生じる。Further, when the reference frequency f of the conventional frequency synthesizer is lowered, the following problems occur.
すなわち、位相比較器よりもれた周波数11による、不
要波変調(リファレンスリーク)を抑圧する目的でルー
プ内に設けられたローパスフィルタのカットオフ周波数
を低くしなければならず、その結果としてループ応答速
度が低下する。したがって、従来の周波数シンセサイザ
では、小さいチャンネル間隔をもつ場合に、周波数切り
替え時間が長くかかってしまうという欠点がある。In other words, the cutoff frequency of the low-pass filter provided in the loop must be lowered in order to suppress unnecessary wave modulation (reference leak) due to frequency 11 that leaks from the phase comparator, and as a result, the loop response Speed decreases. Therefore, conventional frequency synthesizers have the disadvantage that frequency switching takes a long time when the channel spacing is small.
本発明の目的は、このような欠点を除去し、小さいチャ
ンネル間隔で高い周波数を出力する場合、または小さい
チャンネル間隔をもつ場合に、周波数切り替え時間を短
くできる周波数シンセサイザを提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a frequency synthesizer that eliminates such drawbacks and can shorten frequency switching time when outputting a high frequency with a small channel spacing or when having a small channel spacing.
本発明の第1の周波数シンセサイザは、制御信号に基づ
く周波数の信号を発生し、外部にシンセサイザ出力信号
として出力する電圧制御発振部と、混合信号と所定の基
準信号とに基づいて前記制御信号を生成する生成部とを
備える周波数シンセサイザであって、
ローカル周波数の信号を発生する発振部と、前記発振部
からのシンセサイザ出力信号と前記電圧制御発振部から
の信号とをミックスし、ミックスダウンした混合信号を
前記生成部に出力する混合部とを有することを特徴とし
ている。A first frequency synthesizer of the present invention includes a voltage-controlled oscillator that generates a frequency signal based on a control signal and outputs it to the outside as a synthesizer output signal, and a voltage-controlled oscillator that generates the control signal based on a mixed signal and a predetermined reference signal. A frequency synthesizer comprising: an oscillation section that generates a local frequency signal; and a frequency synthesizer that mixes and mixes down a synthesizer output signal from the oscillation section and a signal from the voltage controlled oscillation section. The apparatus is characterized in that it includes a mixing section that outputs a signal to the generation section.
本発明の第2の周波数シンセサイザは、制御信号に基づ
く周波数の信号を発生する電圧制御発振部と、この電圧
制御発振部からの信号と所定の基準信号とに基づいて前
記制御信号を生成する生成部を備える周波数シンセサイ
ザにおいて、前記電圧制御発振部からの信号を分周する
分周部と、
前記分周部からの信号から、高調波成分を取り除いて、
シンセサイザ出力信号を外部に出力するフィルタ部とを
有することを特徴としている。A second frequency synthesizer of the present invention includes a voltage controlled oscillator that generates a frequency signal based on a control signal, and a generator that generates the control signal based on the signal from the voltage controlled oscillator and a predetermined reference signal. a frequency divider that divides the signal from the voltage controlled oscillator, and a frequency synthesizer that removes harmonic components from the signal from the frequency divider,
It is characterized by having a filter section that outputs the synthesizer output signal to the outside.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は、第1の周波数シンセサイザの一実施例を示す
構成図である。この第1の周波数シンセサイザは、基準
発振器11と、固定分周器12と、位相比較器13と、
ローパスフィルタ14.19と、電圧制御発振器15と
、可変分周器16と、混合器I7と、発振器18とで構
成されている。FIG. 1 is a configuration diagram showing an embodiment of a first frequency synthesizer. This first frequency synthesizer includes a reference oscillator 11, a fixed frequency divider 12, a phase comparator 13,
It is composed of a low-pass filter 14, 19, a voltage controlled oscillator 15, a variable frequency divider 16, a mixer I7, and an oscillator 18.
このような構成の周波数シンセサイザでは、基準発振器
11が基準周波数の信号を発生し、発振器18がローカ
ル周波数fLoの信号を発生する。In the frequency synthesizer having such a configuration, the reference oscillator 11 generates a signal at the reference frequency, and the oscillator 18 generates a signal at the local frequency fLo.
混合器17が、電圧制御発振器15からの信号と、発振
器18からの信号とを旦ツクスする。Mixer 17 combines the signals from voltage controlled oscillator 15 and oscillator 18.
ローパスフィルタ19が混合器17からの信号の高域成
分を取り除き、ローパスフィルタ14が位相比較器13
からの信号の高域成分を取り除く。A low-pass filter 19 removes high-frequency components of the signal from the mixer 17, and a low-pass filter 14 removes high-frequency components from the signal from the mixer 17.
Removes high-frequency components from the signal.
固定分周器12が基準発振器11からの信号を分周し、
可変分周器16がローパスフィルタ19からの信号を分
周する。A fixed frequency divider 12 divides the signal from the reference oscillator 11,
A variable frequency divider 16 divides the signal from the low pass filter 19.
位相比較器13が、固定分周器12からの信号と、可変
分周器16からの信号とを比較し、誤差に比例した信号
を出力する。A phase comparator 13 compares the signal from the fixed frequency divider 12 and the signal from the variable frequency divider 16, and outputs a signal proportional to the error.
電圧制御発振器15が、ローパスフィルタ14からの信
号に基づいて、周波数f。utのシンセサイザ出力信号
を、出力端子40に出力する。A voltage controlled oscillator 15 generates a frequency f based on the signal from the low pass filter 14. The synthesizer output signal of ut is output to the output terminal 40.
次に、この周波数シンセサイザの動作について説明する
。Next, the operation of this frequency synthesizer will be explained.
基準発振器11が、基準周波数の信号を発生している。A reference oscillator 11 generates a signal at a reference frequency.
基準発振器1■から出力される信号の周波数は、固定分
周器12によりチャンネル間隔に等しい周波数f、に分
周され、位相比較器13に入力される。The frequency of the signal output from the reference oscillator 1 is divided by a fixed frequency divider 12 to a frequency f equal to the channel spacing, and is input to a phase comparator 13.
一方、発振器18が、ローカル周波数rtoの信号を発
生し、電圧制御発振器15が、ローパスフィルタ14を
経由した、位相比較器13からの信号に基づいて、周波
数f。utの信号を出力している。電圧制御発振器15
の分岐された出力周波数f。Lは、混合器17で発振器
18より出力される周波数fLoとξツクスされ、ロー
パスフィルタ19を通ることによりミックスダウンされ
た周波数成分のみが取り出され、可変分周器16に人力
される。ここで、ミックスダウンされた周波数をr7と
し、可変分周器16の分周数をNvとすると、位相同期
状態では次式が成り立つ。On the other hand, the oscillator 18 generates a signal at the local frequency rto, and the voltage controlled oscillator 15 generates the signal at the local frequency f based on the signal from the phase comparator 13 via the low-pass filter 14. It outputs the ut signal. Voltage controlled oscillator 15
The branched output frequency f. L is mixed with the frequency fLo outputted from the oscillator 18 by the mixer 17, passes through the low-pass filter 19, and only the mixed down frequency components are extracted and input to the variable frequency divider 16. Here, if the mixed-down frequency is r7 and the frequency division number of the variable frequency divider 16 is Nv, the following equation holds true in the phase synchronization state.
fot−fto+f、=fLo+fr−Nv1 Nv− f。fot-fto+f,=fLo+fr-Nv1 Nv- f.
したがって、ごラスダウンされた周波数fmが比較的低
い周波数であれば、チャンネル間隔rrが小さくともN
vは大きくならない。Therefore, if the frequency fm that has been downgraded is a relatively low frequency, even if the channel spacing rr is small, N
v does not become large.
このようにして基準発振器と、固定分周器と、位相比較
器と、ローパスフィルタと、可変分周器と電圧制御発振
器とにより構成される位相同期周波数シンセサイザにお
いて、電圧制御発振器の出力を旦ンクスダウンする混合
器と、ローカル周波数を発生する発振器と、ローパスフ
ィルタとを具備し、ミックスダウンされた周波数を可変
分周器に入力している。すなわち、電圧制御発振器の出
力周波数を混合器によりミックスダウンして可変分周器
に帰還しているので、可変分周器の分周数を小さ(し、
ループゲインを高くすることができる。その結果として
、ループ応答速度が速くなり周波数の高速切り替えがで
きる。In this way, in a phase-locked frequency synthesizer composed of a reference oscillator, a fixed frequency divider, a phase comparator, a low-pass filter, a variable frequency divider, and a voltage-controlled oscillator, the output of the voltage-controlled oscillator is downscaled. The mixer includes a mixer that generates a local frequency, an oscillator that generates a local frequency, and a low-pass filter, and the mixed-down frequency is input to a variable frequency divider. In other words, since the output frequency of the voltage controlled oscillator is mixed down by a mixer and fed back to the variable frequency divider, the frequency division number of the variable frequency divider can be reduced (
Loop gain can be increased. As a result, the loop response speed becomes faster and frequencies can be switched quickly.
第2図は、第2の周波数シンセサイザの一実施例を示す
構成図である。この第2の周波数シンセサイザは、基準
発振器21と、固定分周器22.27と、位相比較器2
3と、ローパスフィルタ24.28と、電圧制御発振器
25と、可変分周器26とで構成されている。FIG. 2 is a block diagram showing an embodiment of the second frequency synthesizer. This second frequency synthesizer includes a reference oscillator 21, a fixed frequency divider 22, 27, and a phase comparator 2.
3, low-pass filters 24 and 28, a voltage controlled oscillator 25, and a variable frequency divider 26.
このような構成の周波数シンセサイザでは、基準発振器
21が基準周波数の信号を発生する。In the frequency synthesizer having such a configuration, the reference oscillator 21 generates a signal at a reference frequency.
固定分周器22が基準信号発振器22からの信号を分周
し、固定分周器27が電圧制御発振器25からの、周波
数r vcoの信号を分周する。また、可変分周器26
が、電圧制御発振器25からの信号を分周する。Fixed frequency divider 22 divides the signal from reference signal oscillator 22, and fixed frequency divider 27 divides the signal from voltage controlled oscillator 25 at frequency rvco. In addition, the variable frequency divider 26
divides the frequency of the signal from the voltage controlled oscillator 25.
ローパスフィルタ24が位相比較器23からの信号の高
域成分を取り除き、ローパスフィルタ28が固定分周器
27からの信号の高域成分を取り除いて、周波数f。u
tのシンセサイザ出力信号を出力端子40に出力する。A low-pass filter 24 removes high-frequency components of the signal from the phase comparator 23, and a low-pass filter 28 removes high-frequency components of the signal from the fixed frequency divider 27, resulting in a frequency f. u
The synthesizer output signal of t is output to the output terminal 40.
位相比較器23が、固定分周器22からの信号と、可変
分周器26からの信号とを比較し、誤差に比例した信号
を出力する。A phase comparator 23 compares the signal from the fixed frequency divider 22 and the signal from the variable frequency divider 26, and outputs a signal proportional to the error.
電圧制御発振器25が、ローパスフィルタ24からの信
号に基づいて、周波数f。vcの信号を出力する。A voltage controlled oscillator 25 generates a frequency f based on the signal from the low pass filter 24. Outputs the VC signal.
次に、この周波数シンセサイザの動作について説明する
。Next, the operation of this frequency synthesizer will be explained.
基準信号発振器21が基準周波数の信号を発生している
。基準発振器21から出力される信号の周波数は、固定
分周器22により周波数f、に分周され、位相比較器2
3に入力される。A reference signal oscillator 21 generates a signal at a reference frequency. The frequency of the signal output from the reference oscillator 21 is divided into a frequency f by a fixed frequency divider 22, and the frequency of the signal output from the reference oscillator 21 is
3 is input.
一方、電圧制御発振器25が、ローパスフィルタ24を
経由した、位相比較器23からの信号に基づいて、周波
数f VCOの信号を出力している。電圧制御発振器2
5の出力周波数r vcoは分岐され、一方は可変分周
器26に帰還され、他方は固定分周器27゜ローパスフ
ィルタ28を介して、シンセサイザの出力周波数f。U
、として出力端子40より外部に与えられる。ここで、
可変分周器26の分周数をNvとし、固定分周器27の
分周数をN。ut+シンセサイザの出力周波数をf。u
tとすると、位相同期状態においては次式が成り立つ。On the other hand, the voltage controlled oscillator 25 outputs a signal of frequency f VCO based on the signal from the phase comparator 23 that has passed through the low-pass filter 24 . Voltage controlled oscillator 2
The output frequency rvco of 5 is branched, one is fed back to the variable frequency divider 26, and the other is fed back to the output frequency f of the synthesizer via the fixed frequency divider 27 and low-pass filter 28. U
, are applied to the outside from the output terminal 40. here,
Let the frequency division number of the variable frequency divider 26 be Nv, and the frequency division number of the fixed frequency divider 27 be Nv. ut+synthesizer output frequency as f. u
Assuming t, the following equation holds true in the phase synchronization state.
また、0式と■式とから、次式が戒り立つ。Also, from the 0 formula and ■ formula, the following formula stands out.
f。f.
このように、 シンセサイザ出力周波数f。U。in this way, Synthesizer output frequency f. U.
は周
「、
イザ出力周波数f。tを40MIIz±5 kHz、チ
ャンネル間隔を50Hzとする。また、出力前の固定分
周器27の分周数N。utを20とすると、0式より電
圧制御発振器25の出力周波数f VCOは800MH
z±100kHzとなり、また■式より基準周波数r、
は1 kHzとなる。is the frequency, the isa output frequency f.t is 40MIIz±5 kHz, and the channel interval is 50Hz.Also, if the frequency division number N.ut of the fixed frequency divider 27 before output is 20, the voltage control is Output frequency f of oscillator 25 VCO is 800MH
z±100kHz, and from formula ■, the reference frequency r,
is 1 kHz.
このようにして、基準発振器と固定分周器と、位相比較
器と、ローパスフィルタと、可変分周器と、電圧制御発
振器とにより構成される位相同期周波数シンセサイザに
おいて、電圧制御発振器の出力を分周する分周器と、こ
の分周器の出力の高調波を除去するローパスフィルタと
を具備し、分周された周波数をシンセサイザの出力とし
ている。In this way, the output of the voltage-controlled oscillator is divided into two parts in a phase-locked frequency synthesizer composed of a reference oscillator, a fixed frequency divider, a phase comparator, a low-pass filter, a variable frequency divider, and a voltage-controlled oscillator. The synthesizer includes a frequency divider that rotates the frequency, and a low-pass filter that removes harmonics of the output of the frequency divider, and uses the divided frequency as the output of the synthesizer.
すなわち、電圧制御発振器の出力周波数を分周器により
分周してシンセサイザの出力周波数を得ているので、チ
ャンネル間隔が小さい場合にも、基準周波数をある程度
高くすることができる。その結果として、ループ応答速
度が速くなり、周波数の切り替え速度を短くできる。That is, since the output frequency of the synthesizer is obtained by dividing the output frequency of the voltage controlled oscillator by the frequency divider, the reference frequency can be increased to some extent even when the channel spacing is small. As a result, the loop response speed becomes faster and the frequency switching speed can be reduced.
以上説明したように、本発明によれば、小さいチャンネ
ル間隔で高い周波数を出力する場合、または小さいチャ
ンネル間隔をもつ場合に、周波数切り替え時間を短くで
きる効果がある。As described above, according to the present invention, there is an effect that the frequency switching time can be shortened when a high frequency is output with a small channel spacing or when a channel spacing is small.
第1図は、本発明の第1の周波数シンセサイザの一実施
例を示す構成図、
第2図は、本発明の第2の周波数シンセサイザの一実施
例を示す構成図、
第3図は、従来の周波数シンセサイザの一例を示す構成
図である。
11・・・・・基準発振器
12・・・・・固定分周器
13・・・・・位相比較器
14、19・・・ローパスフィルタ
15・・・・・電圧制御発振器
I6・・・・・可変分周器
17・・・・・混合器
18・
・発振器
40・
・出力端子FIG. 1 is a block diagram showing an embodiment of a first frequency synthesizer of the present invention. FIG. 2 is a block diagram showing an embodiment of a second frequency synthesizer of the present invention. FIG. 2 is a configuration diagram showing an example of a frequency synthesizer. 11... Reference oscillator 12... Fixed frequency divider 13... Phase comparator 14, 19... Low pass filter 15... Voltage controlled oscillator I6... Variable frequency divider 17... Mixer 18... Oscillator 40... Output terminal
Claims (2)
シンセサイザ出力信号として出力する電圧制御発振部と
、混合信号と所定の基準信号とに基づいて前記制御信号
を生成する生成部とを備える周波数シンセサイザであっ
て、 ローカル周波数の信号を発生する発振部と、前記発振部
からのシンセサイザ出力信号と前記電圧制御発振部から
の信号とをミックスし、ミックスダウンした混合信号を
前記生成部に出力する混合部とを有することを特徴とす
る周波数シンセサイザ。(1) A voltage controlled oscillation unit that generates a signal with a frequency based on a control signal and outputs it to the outside as a synthesizer output signal, and a generation unit that generates the control signal based on a mixed signal and a predetermined reference signal. The frequency synthesizer includes an oscillator that generates a local frequency signal, mixes a synthesizer output signal from the oscillator and a signal from the voltage controlled oscillator, and outputs a mixed down mixed signal to the generator. A frequency synthesizer comprising a mixing section.
御発振部と、この電圧制御発振部からの信号と所定の基
準信号とに基づいて前記制御信号を生成する生成部を備
える周波数シンセサイザにおいて、 前記電圧制御発振部からの信号を分周する分周部と、 前記分周部からの信号から、高調波成分を取り除いて、
シンセサイザ出力信号を外部に出力するフィルタ部とを
有することを特徴とする周波数シンセサイザ。(2) A frequency synthesizer comprising a voltage controlled oscillator that generates a signal with a frequency based on a control signal, and a generator that generates the control signal based on the signal from the voltage controlled oscillator and a predetermined reference signal, a frequency dividing section that frequency divides the signal from the voltage controlled oscillator, and removing harmonic components from the signal from the frequency dividing section;
A frequency synthesizer, comprising: a filter section that outputs a synthesizer output signal to the outside.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196608A JPH0362620A (en) | 1989-07-31 | 1989-07-31 | Frequency synthesizer |
| CA 2021233 CA2021233A1 (en) | 1989-07-17 | 1990-07-16 | Phase-locked loop type frequency synthesizer having improved loop response |
| EP19900113550 EP0409127A3 (en) | 1989-07-17 | 1990-07-16 | Phase-locked loop type frequency synthesizer having improved loop response |
| AU59124/90A AU5912490A (en) | 1989-07-17 | 1990-07-17 | Phase-locked loop type frequency synthesizer having improved loop response |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196608A JPH0362620A (en) | 1989-07-31 | 1989-07-31 | Frequency synthesizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362620A true JPH0362620A (en) | 1991-03-18 |
Family
ID=16360586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196608A Pending JPH0362620A (en) | 1989-07-17 | 1989-07-31 | Frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362620A (en) |
-
1989
- 1989-07-31 JP JP1196608A patent/JPH0362620A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| JPH06334559A (en) | Digital radio telephone set | |
| JPS6359116A (en) | Pll frequency synthesizer | |
| JP3712141B2 (en) | Phase-locked loop device | |
| KR960027347A (en) | Wideband Phase-Locked Loop (PLL) Frequency Synthesizer with Gain Control | |
| JPH0349320A (en) | Frequency synthesizer | |
| JP2000040959A (en) | PLL frequency synthesizer | |
| JPS63305619A (en) | Pll synthesizer device | |
| JP3248453B2 (en) | Oscillator | |
| JP2631009B2 (en) | PLL circuit | |
| JPH06291645A (en) | Frequency synthesizer | |
| JPH03141724A (en) | Phase locked loop oscillation circuit | |
| JPH04271520A (en) | Multi-pll synthesizer | |
| JPH04222118A (en) | Phase locked oscillator | |
| JPH042217A (en) | Pll frequency synthesizer | |
| JPH0520431U (en) | Oscillator | |
| JPH04256218A (en) | Low noise phase lock oscillation circuit | |
| JPH0362619A (en) | Frequency synthesizer | |
| JPH04268820A (en) | Phase locked loop | |
| JPH0458614A (en) | Pll synthesizer | |
| JPH06252755A (en) | Oscillation circuit | |
| JP2002152037A (en) | Phase-locked oscillation circuit | |
| JPH03284075A (en) | Video intermediate frequency circuit | |
| JPS62233953A (en) | Jitter adding device | |
| JPH0338118A (en) | Frequency synthesizer channel selection device |