JPH0362620A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0362620A JPH0362620A JP1196608A JP19660889A JPH0362620A JP H0362620 A JPH0362620 A JP H0362620A JP 1196608 A JP1196608 A JP 1196608A JP 19660889 A JP19660889 A JP 19660889A JP H0362620 A JPH0362620 A JP H0362620A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- oscillator
- synthesizer
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、ディジタルフェーズロックドループ、いわゆ
るディジタルPLLを用いた周波数シンセサイザに関す
る。
るディジタルPLLを用いた周波数シンセサイザに関す
る。
この種の周波数シンセサイザの一例が、第3図に示され
ている。この従来の周波数シンセサイザは、基準発振器
31と、固定分周器32と、位相比較器33と、ローパ
スフィルタ34と、電圧制御発振器35と、可変分周器
36とで構成されている。
ている。この従来の周波数シンセサイザは、基準発振器
31と、固定分周器32と、位相比較器33と、ローパ
スフィルタ34と、電圧制御発振器35と、可変分周器
36とで構成されている。
このような構成の周波数シンセサイザの接続は、次のと
おりである。基準周波数信号を発生する基準発振器31
の出力は、固定分周器32に接続されている。この固定
分周器32の出力は、位相比較器33の一方の人力に接
続されている。この位相比較器33の出力は、ローパス
フィルタ34の入力に接続されている。このローパスフ
ィルタ34の出力は、電圧制御発振器35の制御入力に
接続されている。この電圧制御発振器35の出力は、分
岐されて可変分周器36に接続されている。この可変分
周器36の出力は位相比較器33の他方の入力に接続さ
れている。
おりである。基準周波数信号を発生する基準発振器31
の出力は、固定分周器32に接続されている。この固定
分周器32の出力は、位相比較器33の一方の人力に接
続されている。この位相比較器33の出力は、ローパス
フィルタ34の入力に接続されている。このローパスフ
ィルタ34の出力は、電圧制御発振器35の制御入力に
接続されている。この電圧制御発振器35の出力は、分
岐されて可変分周器36に接続されている。この可変分
周器36の出力は位相比較器33の他方の入力に接続さ
れている。
電圧制御発振器35の出力信号は、周波数シンセサイザ
の出力信号として出力端子40から外部に与えられる。
の出力信号として出力端子40から外部に与えられる。
このような周波数シンセサイザでは、位相比較器33は
、固定分周器32からの信号の周波数及び位相と、電圧
制御発振器35の発振周波数及び位相とを比較し、その
誤差に比例した平均直流電圧を出力する。この誤差電圧
は、ローパスフィルタ34を介して、電圧制御発振器3
5の制御入力に帰還され、PLLが形成されて位相同期
状態となる。
、固定分周器32からの信号の周波数及び位相と、電圧
制御発振器35の発振周波数及び位相とを比較し、その
誤差に比例した平均直流電圧を出力する。この誤差電圧
は、ローパスフィルタ34を介して、電圧制御発振器3
5の制御入力に帰還され、PLLが形成されて位相同期
状態となる。
このとき、可変分周器36の分周数をNvとし、固定分
周器32から位相比較器33へ出力される信号の周波数
をf、、とし、シンセサイザ出力信号の周波数をf。u
tとすれば、位相同期状態には次式が成立する。
周器32から位相比較器33へ出力される信号の周波数
をf、、とし、シンセサイザ出力信号の周波数をf。u
tとすれば、位相同期状態には次式が成立する。
また、この式から次式が成立する。
f、、t=f、・Nv
このようにシンセサイザ出力信号の周波数f。uLは、
周波数f、・Nvに固定される。すなわち、チャンネル
間隔(チャンネルスペーシング)は、f、に等しい。
周波数f、・Nvに固定される。すなわち、チャンネル
間隔(チャンネルスペーシング)は、f、に等しい。
したがって、チャンネル間隔が小さく、かつシンセサイ
ザの出力周波数が高い場合は、可変分周器36の分周数
Nvを大きくする。
ザの出力周波数が高い場合は、可変分周器36の分周数
Nvを大きくする。
また、チャンネル間隔を小さくするためには、位相比較
器33の人力周波数frを低くする。
器33の人力周波数frを低くする。
上述した従来の周波数シンセサイザの分周数Nvを大き
くすると、次のような問題が生じる。
くすると、次のような問題が生じる。
すなわち、ディジタルPLLの周波数シンセサイザの開
ループゲインは分周数Nvに反比例するため、ループゲ
インが低くなり、周波数の引込み範囲が挟まり、その結
果としてループ応答速度が低下する。したがって、従来
の周波数シンセサイザでは、比較的小さいチャンネル間
隔で高い周波数を出力する場合に、周波数切り替え時間
が長くかかってしまうという欠点がある。
ループゲインは分周数Nvに反比例するため、ループゲ
インが低くなり、周波数の引込み範囲が挟まり、その結
果としてループ応答速度が低下する。したがって、従来
の周波数シンセサイザでは、比較的小さいチャンネル間
隔で高い周波数を出力する場合に、周波数切り替え時間
が長くかかってしまうという欠点がある。
また、従来の周波数シンセサイザの基準周波数f、を低
くすると、次のような問題点が生じる。
くすると、次のような問題点が生じる。
すなわち、位相比較器よりもれた周波数11による、不
要波変調(リファレンスリーク)を抑圧する目的でルー
プ内に設けられたローパスフィルタのカットオフ周波数
を低くしなければならず、その結果としてループ応答速
度が低下する。したがって、従来の周波数シンセサイザ
では、小さいチャンネル間隔をもつ場合に、周波数切り
替え時間が長くかかってしまうという欠点がある。
要波変調(リファレンスリーク)を抑圧する目的でルー
プ内に設けられたローパスフィルタのカットオフ周波数
を低くしなければならず、その結果としてループ応答速
度が低下する。したがって、従来の周波数シンセサイザ
では、小さいチャンネル間隔をもつ場合に、周波数切り
替え時間が長くかかってしまうという欠点がある。
本発明の目的は、このような欠点を除去し、小さいチャ
ンネル間隔で高い周波数を出力する場合、または小さい
チャンネル間隔をもつ場合に、周波数切り替え時間を短
くできる周波数シンセサイザを提供することにある。
ンネル間隔で高い周波数を出力する場合、または小さい
チャンネル間隔をもつ場合に、周波数切り替え時間を短
くできる周波数シンセサイザを提供することにある。
本発明の第1の周波数シンセサイザは、制御信号に基づ
く周波数の信号を発生し、外部にシンセサイザ出力信号
として出力する電圧制御発振部と、混合信号と所定の基
準信号とに基づいて前記制御信号を生成する生成部とを
備える周波数シンセサイザであって、 ローカル周波数の信号を発生する発振部と、前記発振部
からのシンセサイザ出力信号と前記電圧制御発振部から
の信号とをミックスし、ミックスダウンした混合信号を
前記生成部に出力する混合部とを有することを特徴とし
ている。
く周波数の信号を発生し、外部にシンセサイザ出力信号
として出力する電圧制御発振部と、混合信号と所定の基
準信号とに基づいて前記制御信号を生成する生成部とを
備える周波数シンセサイザであって、 ローカル周波数の信号を発生する発振部と、前記発振部
からのシンセサイザ出力信号と前記電圧制御発振部から
の信号とをミックスし、ミックスダウンした混合信号を
前記生成部に出力する混合部とを有することを特徴とし
ている。
本発明の第2の周波数シンセサイザは、制御信号に基づ
く周波数の信号を発生する電圧制御発振部と、この電圧
制御発振部からの信号と所定の基準信号とに基づいて前
記制御信号を生成する生成部を備える周波数シンセサイ
ザにおいて、前記電圧制御発振部からの信号を分周する
分周部と、 前記分周部からの信号から、高調波成分を取り除いて、
シンセサイザ出力信号を外部に出力するフィルタ部とを
有することを特徴としている。
く周波数の信号を発生する電圧制御発振部と、この電圧
制御発振部からの信号と所定の基準信号とに基づいて前
記制御信号を生成する生成部を備える周波数シンセサイ
ザにおいて、前記電圧制御発振部からの信号を分周する
分周部と、 前記分周部からの信号から、高調波成分を取り除いて、
シンセサイザ出力信号を外部に出力するフィルタ部とを
有することを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は、第1の周波数シンセサイザの一実施例を示す
構成図である。この第1の周波数シンセサイザは、基準
発振器11と、固定分周器12と、位相比較器13と、
ローパスフィルタ14.19と、電圧制御発振器15と
、可変分周器16と、混合器I7と、発振器18とで構
成されている。
構成図である。この第1の周波数シンセサイザは、基準
発振器11と、固定分周器12と、位相比較器13と、
ローパスフィルタ14.19と、電圧制御発振器15と
、可変分周器16と、混合器I7と、発振器18とで構
成されている。
このような構成の周波数シンセサイザでは、基準発振器
11が基準周波数の信号を発生し、発振器18がローカ
ル周波数fLoの信号を発生する。
11が基準周波数の信号を発生し、発振器18がローカ
ル周波数fLoの信号を発生する。
混合器17が、電圧制御発振器15からの信号と、発振
器18からの信号とを旦ツクスする。
器18からの信号とを旦ツクスする。
ローパスフィルタ19が混合器17からの信号の高域成
分を取り除き、ローパスフィルタ14が位相比較器13
からの信号の高域成分を取り除く。
分を取り除き、ローパスフィルタ14が位相比較器13
からの信号の高域成分を取り除く。
固定分周器12が基準発振器11からの信号を分周し、
可変分周器16がローパスフィルタ19からの信号を分
周する。
可変分周器16がローパスフィルタ19からの信号を分
周する。
位相比較器13が、固定分周器12からの信号と、可変
分周器16からの信号とを比較し、誤差に比例した信号
を出力する。
分周器16からの信号とを比較し、誤差に比例した信号
を出力する。
電圧制御発振器15が、ローパスフィルタ14からの信
号に基づいて、周波数f。utのシンセサイザ出力信号
を、出力端子40に出力する。
号に基づいて、周波数f。utのシンセサイザ出力信号
を、出力端子40に出力する。
次に、この周波数シンセサイザの動作について説明する
。
。
基準発振器11が、基準周波数の信号を発生している。
基準発振器1■から出力される信号の周波数は、固定分
周器12によりチャンネル間隔に等しい周波数f、に分
周され、位相比較器13に入力される。
周器12によりチャンネル間隔に等しい周波数f、に分
周され、位相比較器13に入力される。
一方、発振器18が、ローカル周波数rtoの信号を発
生し、電圧制御発振器15が、ローパスフィルタ14を
経由した、位相比較器13からの信号に基づいて、周波
数f。utの信号を出力している。電圧制御発振器15
の分岐された出力周波数f。Lは、混合器17で発振器
18より出力される周波数fLoとξツクスされ、ロー
パスフィルタ19を通ることによりミックスダウンされ
た周波数成分のみが取り出され、可変分周器16に人力
される。ここで、ミックスダウンされた周波数をr7と
し、可変分周器16の分周数をNvとすると、位相同期
状態では次式が成り立つ。
生し、電圧制御発振器15が、ローパスフィルタ14を
経由した、位相比較器13からの信号に基づいて、周波
数f。utの信号を出力している。電圧制御発振器15
の分岐された出力周波数f。Lは、混合器17で発振器
18より出力される周波数fLoとξツクスされ、ロー
パスフィルタ19を通ることによりミックスダウンされ
た周波数成分のみが取り出され、可変分周器16に人力
される。ここで、ミックスダウンされた周波数をr7と
し、可変分周器16の分周数をNvとすると、位相同期
状態では次式が成り立つ。
fot−fto+f、=fLo+fr−Nv1
Nv−
f。
したがって、ごラスダウンされた周波数fmが比較的低
い周波数であれば、チャンネル間隔rrが小さくともN
vは大きくならない。
い周波数であれば、チャンネル間隔rrが小さくともN
vは大きくならない。
このようにして基準発振器と、固定分周器と、位相比較
器と、ローパスフィルタと、可変分周器と電圧制御発振
器とにより構成される位相同期周波数シンセサイザにお
いて、電圧制御発振器の出力を旦ンクスダウンする混合
器と、ローカル周波数を発生する発振器と、ローパスフ
ィルタとを具備し、ミックスダウンされた周波数を可変
分周器に入力している。すなわち、電圧制御発振器の出
力周波数を混合器によりミックスダウンして可変分周器
に帰還しているので、可変分周器の分周数を小さ(し、
ループゲインを高くすることができる。その結果として
、ループ応答速度が速くなり周波数の高速切り替えがで
きる。
器と、ローパスフィルタと、可変分周器と電圧制御発振
器とにより構成される位相同期周波数シンセサイザにお
いて、電圧制御発振器の出力を旦ンクスダウンする混合
器と、ローカル周波数を発生する発振器と、ローパスフ
ィルタとを具備し、ミックスダウンされた周波数を可変
分周器に入力している。すなわち、電圧制御発振器の出
力周波数を混合器によりミックスダウンして可変分周器
に帰還しているので、可変分周器の分周数を小さ(し、
ループゲインを高くすることができる。その結果として
、ループ応答速度が速くなり周波数の高速切り替えがで
きる。
第2図は、第2の周波数シンセサイザの一実施例を示す
構成図である。この第2の周波数シンセサイザは、基準
発振器21と、固定分周器22.27と、位相比較器2
3と、ローパスフィルタ24.28と、電圧制御発振器
25と、可変分周器26とで構成されている。
構成図である。この第2の周波数シンセサイザは、基準
発振器21と、固定分周器22.27と、位相比較器2
3と、ローパスフィルタ24.28と、電圧制御発振器
25と、可変分周器26とで構成されている。
このような構成の周波数シンセサイザでは、基準発振器
21が基準周波数の信号を発生する。
21が基準周波数の信号を発生する。
固定分周器22が基準信号発振器22からの信号を分周
し、固定分周器27が電圧制御発振器25からの、周波
数r vcoの信号を分周する。また、可変分周器26
が、電圧制御発振器25からの信号を分周する。
し、固定分周器27が電圧制御発振器25からの、周波
数r vcoの信号を分周する。また、可変分周器26
が、電圧制御発振器25からの信号を分周する。
ローパスフィルタ24が位相比較器23からの信号の高
域成分を取り除き、ローパスフィルタ28が固定分周器
27からの信号の高域成分を取り除いて、周波数f。u
tのシンセサイザ出力信号を出力端子40に出力する。
域成分を取り除き、ローパスフィルタ28が固定分周器
27からの信号の高域成分を取り除いて、周波数f。u
tのシンセサイザ出力信号を出力端子40に出力する。
位相比較器23が、固定分周器22からの信号と、可変
分周器26からの信号とを比較し、誤差に比例した信号
を出力する。
分周器26からの信号とを比較し、誤差に比例した信号
を出力する。
電圧制御発振器25が、ローパスフィルタ24からの信
号に基づいて、周波数f。vcの信号を出力する。
号に基づいて、周波数f。vcの信号を出力する。
次に、この周波数シンセサイザの動作について説明する
。
。
基準信号発振器21が基準周波数の信号を発生している
。基準発振器21から出力される信号の周波数は、固定
分周器22により周波数f、に分周され、位相比較器2
3に入力される。
。基準発振器21から出力される信号の周波数は、固定
分周器22により周波数f、に分周され、位相比較器2
3に入力される。
一方、電圧制御発振器25が、ローパスフィルタ24を
経由した、位相比較器23からの信号に基づいて、周波
数f VCOの信号を出力している。電圧制御発振器2
5の出力周波数r vcoは分岐され、一方は可変分周
器26に帰還され、他方は固定分周器27゜ローパスフ
ィルタ28を介して、シンセサイザの出力周波数f。U
、として出力端子40より外部に与えられる。ここで、
可変分周器26の分周数をNvとし、固定分周器27の
分周数をN。ut+シンセサイザの出力周波数をf。u
tとすると、位相同期状態においては次式が成り立つ。
経由した、位相比較器23からの信号に基づいて、周波
数f VCOの信号を出力している。電圧制御発振器2
5の出力周波数r vcoは分岐され、一方は可変分周
器26に帰還され、他方は固定分周器27゜ローパスフ
ィルタ28を介して、シンセサイザの出力周波数f。U
、として出力端子40より外部に与えられる。ここで、
可変分周器26の分周数をNvとし、固定分周器27の
分周数をN。ut+シンセサイザの出力周波数をf。u
tとすると、位相同期状態においては次式が成り立つ。
また、0式と■式とから、次式が戒り立つ。
f。
このように、
シンセサイザ出力周波数f。U。
は周
「、
イザ出力周波数f。tを40MIIz±5 kHz、チ
ャンネル間隔を50Hzとする。また、出力前の固定分
周器27の分周数N。utを20とすると、0式より電
圧制御発振器25の出力周波数f VCOは800MH
z±100kHzとなり、また■式より基準周波数r、
は1 kHzとなる。
ャンネル間隔を50Hzとする。また、出力前の固定分
周器27の分周数N。utを20とすると、0式より電
圧制御発振器25の出力周波数f VCOは800MH
z±100kHzとなり、また■式より基準周波数r、
は1 kHzとなる。
このようにして、基準発振器と固定分周器と、位相比較
器と、ローパスフィルタと、可変分周器と、電圧制御発
振器とにより構成される位相同期周波数シンセサイザに
おいて、電圧制御発振器の出力を分周する分周器と、こ
の分周器の出力の高調波を除去するローパスフィルタと
を具備し、分周された周波数をシンセサイザの出力とし
ている。
器と、ローパスフィルタと、可変分周器と、電圧制御発
振器とにより構成される位相同期周波数シンセサイザに
おいて、電圧制御発振器の出力を分周する分周器と、こ
の分周器の出力の高調波を除去するローパスフィルタと
を具備し、分周された周波数をシンセサイザの出力とし
ている。
すなわち、電圧制御発振器の出力周波数を分周器により
分周してシンセサイザの出力周波数を得ているので、チ
ャンネル間隔が小さい場合にも、基準周波数をある程度
高くすることができる。その結果として、ループ応答速
度が速くなり、周波数の切り替え速度を短くできる。
分周してシンセサイザの出力周波数を得ているので、チ
ャンネル間隔が小さい場合にも、基準周波数をある程度
高くすることができる。その結果として、ループ応答速
度が速くなり、周波数の切り替え速度を短くできる。
以上説明したように、本発明によれば、小さいチャンネ
ル間隔で高い周波数を出力する場合、または小さいチャ
ンネル間隔をもつ場合に、周波数切り替え時間を短くで
きる効果がある。
ル間隔で高い周波数を出力する場合、または小さいチャ
ンネル間隔をもつ場合に、周波数切り替え時間を短くで
きる効果がある。
第1図は、本発明の第1の周波数シンセサイザの一実施
例を示す構成図、 第2図は、本発明の第2の周波数シンセサイザの一実施
例を示す構成図、 第3図は、従来の周波数シンセサイザの一例を示す構成
図である。 11・・・・・基準発振器 12・・・・・固定分周器 13・・・・・位相比較器 14、19・・・ローパスフィルタ 15・・・・・電圧制御発振器 I6・・・・・可変分周器 17・・・・・混合器 18・ ・発振器 40・ ・出力端子
例を示す構成図、 第2図は、本発明の第2の周波数シンセサイザの一実施
例を示す構成図、 第3図は、従来の周波数シンセサイザの一例を示す構成
図である。 11・・・・・基準発振器 12・・・・・固定分周器 13・・・・・位相比較器 14、19・・・ローパスフィルタ 15・・・・・電圧制御発振器 I6・・・・・可変分周器 17・・・・・混合器 18・ ・発振器 40・ ・出力端子
Claims (2)
- (1)制御信号に基づく周波数の信号を発生し、外部に
シンセサイザ出力信号として出力する電圧制御発振部と
、混合信号と所定の基準信号とに基づいて前記制御信号
を生成する生成部とを備える周波数シンセサイザであっ
て、 ローカル周波数の信号を発生する発振部と、前記発振部
からのシンセサイザ出力信号と前記電圧制御発振部から
の信号とをミックスし、ミックスダウンした混合信号を
前記生成部に出力する混合部とを有することを特徴とす
る周波数シンセサイザ。 - (2)制御信号に基づく周波数の信号を発生する電圧制
御発振部と、この電圧制御発振部からの信号と所定の基
準信号とに基づいて前記制御信号を生成する生成部を備
える周波数シンセサイザにおいて、 前記電圧制御発振部からの信号を分周する分周部と、 前記分周部からの信号から、高調波成分を取り除いて、
シンセサイザ出力信号を外部に出力するフィルタ部とを
有することを特徴とする周波数シンセサイザ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196608A JPH0362620A (ja) | 1989-07-31 | 1989-07-31 | 周波数シンセサイザ |
| CA 2021233 CA2021233A1 (en) | 1989-07-17 | 1990-07-16 | Phase-locked loop type frequency synthesizer having improved loop response |
| EP19900113550 EP0409127A3 (en) | 1989-07-17 | 1990-07-16 | Phase-locked loop type frequency synthesizer having improved loop response |
| AU59124/90A AU5912490A (en) | 1989-07-17 | 1990-07-17 | Phase-locked loop type frequency synthesizer having improved loop response |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1196608A JPH0362620A (ja) | 1989-07-31 | 1989-07-31 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362620A true JPH0362620A (ja) | 1991-03-18 |
Family
ID=16360586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1196608A Pending JPH0362620A (ja) | 1989-07-17 | 1989-07-31 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362620A (ja) |
-
1989
- 1989-07-31 JP JP1196608A patent/JPH0362620A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| JPS6359116A (ja) | Pll周波数シンセサイザ | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| JPH0349320A (ja) | 周波数シンセサイザ | |
| JP2000040959A (ja) | Pll周波数シンセサイザ | |
| JPS63305619A (ja) | Pllシンセサイザ装置 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2631009B2 (ja) | Pll回路 | |
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JPH03141724A (ja) | 位相同期発振回路 | |
| JPH04271520A (ja) | マルチpllシンセサイザ | |
| JPH04222118A (ja) | 位相同期発振器 | |
| JPH042217A (ja) | Pll周波数シンセサイザ | |
| JPH04256218A (ja) | 低雑音位相同期発振回路 | |
| JPH0520431U (ja) | 発振器 | |
| JPH0362619A (ja) | 周波数シンセサイザ | |
| JPH04268820A (ja) | フェイズロックループ | |
| JPH0458614A (ja) | Pllシンセサイザ | |
| JPH06252755A (ja) | 発振回路 | |
| JPH03284075A (ja) | 映像中間周波回路 | |
| JP2002152037A (ja) | 位相同期発振回路 | |
| JPS62233953A (ja) | ジツタ付加装置 | |
| JPH0338118A (ja) | 周波数シンセサイザ選局装置 |