JPH0362705A - クロック信号発生回路 - Google Patents
クロック信号発生回路Info
- Publication number
- JPH0362705A JPH0362705A JP19856889A JP19856889A JPH0362705A JP H0362705 A JPH0362705 A JP H0362705A JP 19856889 A JP19856889 A JP 19856889A JP 19856889 A JP19856889 A JP 19856889A JP H0362705 A JPH0362705 A JP H0362705A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- clock signal
- inverter
- circuit
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は３０〜５０ＭＨｚの比較的高い周波数のクロッ
クパルス信号を発生ずる回路に関するものであり、詳し
くは発振源となる水晶振動子の３次オーバート−ンを表
定的に発振さセるり１１ツク信号発生回路に関するもの
である。
クパルス信号を発生ずる回路に関するものであり、詳し
くは発振源となる水晶振動子の３次オーバート−ンを表
定的に発振さセるり１１ツク信号発生回路に関するもの
である。
近年、パーソナルコンピュタ−の処理能力の音速化のた
め、中央演算処理ユニッ） （ＣＰＵ）の処理ビットの
向上と動作速度の高速化が行われている。
め、中央演算処理ユニッ） （ＣＰＵ）の処理ビットの
向上と動作速度の高速化が行われている。
動作速度の高速化には、ＣＰＵの処理速度の向」二と、
その処理速度に応しるクロック信号の安定かつ高速で発
生することができるクロック信号発生回路とが求められ
ている。
その処理速度に応しるクロック信号の安定かつ高速で発
生することができるクロック信号発生回路とが求められ
ている。
従来のクロック信号を高い周波数で発生するクロック信
号発生回路としては第３図のようなＬ−Ｃ同調回路を用
いるか（特開昭５１−４７８１１号、特開昭５８−１．
９８９０４号）、或いはこのＬ−Ｃ回路を取り除き、水
晶振動子の基本波モードが抑圧した水晶をもちいるかの
どちらかの方法が取られてきた。
号発生回路としては第３図のようなＬ−Ｃ同調回路を用
いるか（特開昭５１−４７８１１号、特開昭５８−１．
９８９０４号）、或いはこのＬ−Ｃ回路を取り除き、水
晶振動子の基本波モードが抑圧した水晶をもちいるかの
どちらかの方法が取られてきた。
一般的には、クロック信号発生回路は水晶振動子２１を
利用したコルピッツ発振回路とインダクタンス２７及び
コンデンサ２８からなる同調回路とから構成されていた
。
利用したコルピッツ発振回路とインダクタンス２７及び
コンデンサ２８からなる同調回路とから構成されていた
。
コルピッツ発振回路は、発振インバータ（インバータＩ
Ｃと記す）２２の入出力間に水晶振動子２］及びフィー
ドバック抵抗２３を並列的に接続し、更に水晶振動子２
１と接地Ｇとの間に入力端コンデンサ２４及び出力側コ
ンデンサ２５を接続し、さらにインバータＩＣ２２の出
力部分にパフファインバータ２６が接続されて構成され
ている。
Ｃと記す）２２の入出力間に水晶振動子２］及びフィー
ドバック抵抗２３を並列的に接続し、更に水晶振動子２
１と接地Ｇとの間に入力端コンデンサ２４及び出力側コ
ンデンサ２５を接続し、さらにインバータＩＣ２２の出
力部分にパフファインバータ２６が接続されて構成され
ている。
また、同調回路はインダクタンス２７とコンデンサ２８
とが直列的に接続され、コンデンサ２８の一端が接地Ｇ
されている。そしてこの同調回路は水晶振動子２１の出
力側に接続されている。
とが直列的に接続され、コンデンサ２８の一端が接地Ｇ
されている。そしてこの同調回路は水晶振動子２１の出
力側に接続されている。
以上の構成のクロックパルス信号発生回路において、３
０〜５０ＭＨｚの高い周波数のクロックパルス信号を発
生するには、水晶振動子２］の３次オーバートーンを利
用するものであった。具体的には、同調回路であるイン
ダクタンス２７とコンデンサ２８で、所定の３次のオー
バートーンの周波数に同調集束させるものであり、さら
に基本波モードの信号をＬ −Ｃ同調回路で抑圧するも
のである。また５次以上のオーバートーンによる信号は
、フィードバック抵抗２３及び入力端コンデンサ２４及
び出力側コンデンサ２５などの定数を選択して出力しな
いようにしていた。
０〜５０ＭＨｚの高い周波数のクロックパルス信号を発
生するには、水晶振動子２］の３次オーバートーンを利
用するものであった。具体的には、同調回路であるイン
ダクタンス２７とコンデンサ２８で、所定の３次のオー
バートーンの周波数に同調集束させるものであり、さら
に基本波モードの信号をＬ −Ｃ同調回路で抑圧するも
のである。また５次以上のオーバートーンによる信号は
、フィードバック抵抗２３及び入力端コンデンサ２４及
び出力側コンデンサ２５などの定数を選択して出力しな
いようにしていた。
しかし、最近では、クロックパルス信号を必要とするも
のが１つのＣＰＵのみなす、複数個のＣＰＵやその他周
辺ＩＣにも３０〜５０ＭＨｚの高い周波数のクロックパ
ルス信号を直接入力する必要がある。即ち、クロックパ
ルス信号発生回路に対する負荷容量が大きくなる。従来
のクロック信号発生回路を高負荷容量で使用すると、イ
ンバータＩＣ２２の周波数−利得特性と駆動能力により
、クロックパルス信号の立ち上がり、立ち下がりの急峻
さを失ってしまい、複数個のＣＰＵやその他周辺ＩＣを
正常に動作させることが困難となってしまう。
のが１つのＣＰＵのみなす、複数個のＣＰＵやその他周
辺ＩＣにも３０〜５０ＭＨｚの高い周波数のクロックパ
ルス信号を直接入力する必要がある。即ち、クロックパ
ルス信号発生回路に対する負荷容量が大きくなる。従来
のクロック信号発生回路を高負荷容量で使用すると、イ
ンバータＩＣ２２の周波数−利得特性と駆動能力により
、クロックパルス信号の立ち上がり、立ち下がりの急峻
さを失ってしまい、複数個のＣＰＵやその他周辺ＩＣを
正常に動作させることが困難となってしまう。
高負荷容量で使用しても、クロックパルス信号の立ち上
がり、立ち下がりを急峻な状態に維持するには、インバ
ータＴＣ２２の周波数−利得特性の高い、即ち高周波領
域にまで利得が高く、高電流駆動能力をもったインバー
タＩＣ２２を使用することが考えられる。この場合では
、インダクタンス２７とコンデンサ２８の同調回路では
、ある程度の電源電圧が低い領域において集束させるこ
とができても、５次のオーバートーンより以上に周波数
−利得特性が充分にある場合、フィードグツク抵抗２３
、入力側コンデンサ２４、出力側コンデンサ２５の定数
だけでは、５次のオーバートーンを抑圧することは、不
可能で不安定な発振器となり、このような回路は実質的
に実用が不可能であった。
がり、立ち下がりを急峻な状態に維持するには、インバ
ータＴＣ２２の周波数−利得特性の高い、即ち高周波領
域にまで利得が高く、高電流駆動能力をもったインバー
タＩＣ２２を使用することが考えられる。この場合では
、インダクタンス２７とコンデンサ２８の同調回路では
、ある程度の電源電圧が低い領域において集束させるこ
とができても、５次のオーバートーンより以上に周波数
−利得特性が充分にある場合、フィードグツク抵抗２３
、入力側コンデンサ２４、出力側コンデンサ２５の定数
だけでは、５次のオーバートーンを抑圧することは、不
可能で不安定な発振器となり、このような回路は実質的
に実用が不可能であった。
本発明は上述の問題点に鑑みて案出されたものであり、
その目的は、クロック発生信号回路と接続するＣＰＵや
その他のＴＣが増えて、負荷容量が増加しても、３０〜
５０Ｍ）（Ｚの比較的高い周波数のクロックパルスを安
定して導出できるクロック信号発生回路を提供すること
にある。
その目的は、クロック発生信号回路と接続するＣＰＵや
その他のＴＣが増えて、負荷容量が増加しても、３０〜
５０Ｍ）（Ｚの比較的高い周波数のクロックパルスを安
定して導出できるクロック信号発生回路を提供すること
にある。
本発明は上述の問題点を解決するために、発振インバー
タの入出力間に水晶振動子及びフィードバック抵抗を並
列的に接続し、更に水晶振動子と接地との間に入力コン
デンサ及び出力コンデンサを接続したクロック信号発生
回路において、前記発振インバータの出力側とフィード
バック抵抗との間にインダクタンスを接続し、且つ該フ
ィードバック抵抗と該インダクタンスとの間にコンデン
サを介して接地したことを特徴とするクロック信号発生
回路である。
タの入出力間に水晶振動子及びフィードバック抵抗を並
列的に接続し、更に水晶振動子と接地との間に入力コン
デンサ及び出力コンデンサを接続したクロック信号発生
回路において、前記発振インバータの出力側とフィード
バック抵抗との間にインダクタンスを接続し、且つ該フ
ィードバック抵抗と該インダクタンスとの間にコンデン
サを介して接地したことを特徴とするクロック信号発生
回路である。
上述の構成によるクロック信号発生回路によれば、発振
インバータから出力される５次以上のオーバートーンは
、フィードバック抵抗と直列的に接続したインダクタン
スと、そのインダクタンスと並列的に且つ接地されたコ
ンデンサとで構成される一種のフィルタ回路によって、
信号がフィードバック及びインダクタンスを通過する帰
還においてカットされ、３次のオーバートーンによる信
号のみが発振インバータから出力されることになる。尚
、水晶振動子の基本モードの信号は入出力側コンデンサ
の容量値によって抑圧されることになる。
インバータから出力される５次以上のオーバートーンは
、フィードバック抵抗と直列的に接続したインダクタン
スと、そのインダクタンスと並列的に且つ接地されたコ
ンデンサとで構成される一種のフィルタ回路によって、
信号がフィードバック及びインダクタンスを通過する帰
還においてカットされ、３次のオーバートーンによる信
号のみが発振インバータから出力されることになる。尚
、水晶振動子の基本モードの信号は入出力側コンデンサ
の容量値によって抑圧されることになる。
以下、本発明を図面に基づいて詳説する。
第１図は、本発明のクロック信号発生回路を示す回路図
である。
である。
クロック信号発生回路は水晶振動子１を利用したコルピ
ッツ発振回路１０とインダクタンス及びコンデンサから
なるフィルタ回路２０とから構成されている。
ッツ発振回路１０とインダクタンス及びコンデンサから
なるフィルタ回路２０とから構成されている。
コルピッツ発振回路１０は、発振インバータ（以下イン
バータＩＣと記す。）２の入出力間に水晶振動子１及び
フィードバック抵抗３を並列的に接続し、更に水晶振動
子】と接地Ｇとの間に入力側コンデンサ４及び出力側コ
ンデンサ５を接続し、さらにインバータＩＣ２の出力部
分にバッファインバータ６が接続されて構成されている
。
バータＩＣと記す。）２の入出力間に水晶振動子１及び
フィードバック抵抗３を並列的に接続し、更に水晶振動
子】と接地Ｇとの間に入力側コンデンサ４及び出力側コ
ンデンサ５を接続し、さらにインバータＩＣ２の出力部
分にバッファインバータ６が接続されて構成されている
。
また、フィルタ回路２０はインバータＩＣ２の出力側と
フィードバック抵抗３との間に直列的に接続されたイン
ダクタンス７と、さらに該インダクタンス７と並列的に
、他端が接地Ｇされたコンデンサ８とから戒っている。
フィードバック抵抗３との間に直列的に接続されたイン
ダクタンス７と、さらに該インダクタンス７と並列的に
、他端が接地Ｇされたコンデンサ８とから戒っている。
そして、以上の構成において、インバータＩＣ２及びバ
ッファインバータ６に周波数−利得特性の優れ、駆動能
力の高いＩＣを使用することにより、クロックパルス信
号の立ち上がり及び立ち下がりを急峻に保つことができ
る。
ッファインバータ６に周波数−利得特性の優れ、駆動能
力の高いＩＣを使用することにより、クロックパルス信
号の立ち上がり及び立ち下がりを急峻に保つことができ
る。
上述の回路において、５次のオーバートーンを含む高調
波成分は、インバータＴＣ２の帰還部分に設けたインダ
クタンス７とコンデンサ８とからなるフィルタ回路２０
によってカットオフ周波数ｆｃとする所定周波数帯域が
通過することになる。
波成分は、インバータＴＣ２の帰還部分に設けたインダ
クタンス７とコンデンサ８とからなるフィルタ回路２０
によってカットオフ周波数ｆｃとする所定周波数帯域が
通過することになる。
今、フィルタ定数はカットオフ周波数ｆｃ＝１／２π（
ＬＣであるから、例えば、クロックパルス信号の周波数
を３２ＭＨｚに設定する際には、インダクタンス７を０
．３３μＨ、コンデンサ８を３３ｐＦに設定すればよい
。
ＬＣであるから、例えば、クロックパルス信号の周波数
を３２ＭＨｚに設定する際には、インダクタンス７を０
．３３μＨ、コンデンサ８を３３ｐＦに設定すればよい
。
第２図（ａ）はクロック信号発生回路に使用するインバ
ータＩＣの周波数−利得特性を示す特性図である。
ータＩＣの周波数−利得特性を示す特性図である。
特性図の実線Ａは本発明のクロック信号発生回路に使用
するインバータＩＣの周波数−利得特性であり、実線Ｂ
は従来のクロック信号発生回路に使用するインバータＩ
Ｃ２の周波数−利得特性である。
するインバータＩＣの周波数−利得特性であり、実線Ｂ
は従来のクロック信号発生回路に使用するインバータＩ
Ｃ２の周波数−利得特性である。
また、第２図（ｂ）は本発明のクロック信号発生回路全
体の（４０ＭＨｚ出力の場合）の周波数利得特性である
。
体の（４０ＭＨｚ出力の場合）の周波数利得特性である
。
特性図から明らかなように、本発明のクロック信号発生
回路は、インバータＩＣ２の周波数−利得特性で定まる
回路全体の周波数−利得特性によって水晶振動子の３０
〜５０ＭＨｚ程度の３次のオーバートーンの発振信号を
安定的に導出することができる。
回路は、インバータＩＣ２の周波数−利得特性で定まる
回路全体の周波数−利得特性によって水晶振動子の３０
〜５０ＭＨｚ程度の３次のオーバートーンの発振信号を
安定的に導出することができる。
尚、クロックパルス信号の周波数を４０ Ｍ Ｈｚに設
定する際には、インダクタンス７を０．３３μＨ、コン
デンサ８を１８ｐＦに設定すればよい。
定する際には、インダクタンス７を０．３３μＨ、コン
デンサ８を１８ｐＦに設定すればよい。
以上のように、本発明によれば、インバータＩＣの帰還
部分にインダクタンス及びコンデンサの回路を設けたた
め、周波数特性の優れたインバータＩＣを用いることに
より、クロックパルス発生信号と接続するＣＰＵやその
他のＩＣが増えて、付加容量が増加しても、３０〜５０
ＭＨ２の比較的高い周波数のクロックパルスを安定して
導出できるクロック信号発生回路となる。
部分にインダクタンス及びコンデンサの回路を設けたた
め、周波数特性の優れたインバータＩＣを用いることに
より、クロックパルス発生信号と接続するＣＰＵやその
他のＩＣが増えて、付加容量が増加しても、３０〜５０
ＭＨ２の比較的高い周波数のクロックパルスを安定して
導出できるクロック信号発生回路となる。
また、上述のインダクタンス及びコンデンサがチップ状
のコンデンサやコイルによって形成することができるの
で、回路全体を小型化することができる。
のコンデンサやコイルによって形成することができるの
で、回路全体を小型化することができる。
第１図は、本発明のクロック信号発生回路を示す回路図
である。 第２図（ａ）はクロック信号発生回路に使用するインバ
ータＩＣの周波数−利得特性を示す特性図であり、第２
図（ｂ）はクロック信号発生回路の周波数−利得特性を
示す特性図である。 第３図は、従来のクロック信号発生回路を示す回路図で
ある。 ０ １、２１ ２、２２ ３、２３ ４．２４ ５、２５ ６．２６ ７、２７ ８．２８ ０ ２０ ・ ・ −・水晶振動子 ・インバータＩＣ ・フィードバック抵抗 ・入力コンデンサ ー出力コンデンサ ・バッファインバータ ・インダクタンス ・コンデンサ ・コルピッツ発振回路 ・フィルタ回路
である。 第２図（ａ）はクロック信号発生回路に使用するインバ
ータＩＣの周波数−利得特性を示す特性図であり、第２
図（ｂ）はクロック信号発生回路の周波数−利得特性を
示す特性図である。 第３図は、従来のクロック信号発生回路を示す回路図で
ある。 ０ １、２１ ２、２２ ３、２３ ４．２４ ５、２５ ６．２６ ７、２７ ８．２８ ０ ２０ ・ ・ −・水晶振動子 ・インバータＩＣ ・フィードバック抵抗 ・入力コンデンサ ー出力コンデンサ ・バッファインバータ ・インダクタンス ・コンデンサ ・コルピッツ発振回路 ・フィルタ回路
Claims (1)
- 発振インバータの入出力間に水晶振動子及びフィードバ
ック抵抗を並列的に接続し、更に水晶振動子と接地との
間に入力コンデンサ及び出力コンデンサを接続したクロ
ック信号発生回路において、前記発振インバータの出力
側とフィードバック抵抗との間にインダクタンスを接続
し、且つ該フィードバック抵抗と該インダクタンスとの
間にコンデンサを介して接地したことを特徴とするクロ
ック信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19856889A JPH0362705A (ja) | 1989-07-31 | 1989-07-31 | クロック信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19856889A JPH0362705A (ja) | 1989-07-31 | 1989-07-31 | クロック信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0362705A true JPH0362705A (ja) | 1991-03-18 |
Family
ID=16393347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19856889A Pending JPH0362705A (ja) | 1989-07-31 | 1989-07-31 | クロック信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0362705A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430489B1 (ko) * | 2001-01-29 | 2004-05-10 | 아테나 고오교 가부시키가이샤 | 즉석식품용 용기 |
-
1989
- 1989-07-31 JP JP19856889A patent/JPH0362705A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430489B1 (ko) * | 2001-01-29 | 2004-05-10 | 아테나 고오교 가부시키가이샤 | 즉석식품용 용기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9787251B2 (en) | Electro-mechanical oscillator and method for generating a signal | |
| KR100457939B1 (ko) | 고주파 수정발진기 | |
| US6933795B2 (en) | Oscillating circuit and a semiconductor integrated circuit | |
| JPH0362705A (ja) | クロック信号発生回路 | |
| JP2553281B2 (ja) | 水晶振動子を有する発振回路 | |
| US5721515A (en) | High stability single-port saw resonator oscillator | |
| JPH056363B2 (ja) | ||
| JP3242080B2 (ja) | 発振器回路 | |
| JPS6115609B2 (ja) | ||
| JPS60261205A (ja) | 発振回路 | |
| JPS60143006A (ja) | クロツク発振回路 | |
| JPH02179105A (ja) | 発振回路 | |
| JP2505775Y2 (ja) | 水晶発振回路 | |
| JP3228562B2 (ja) | 弾性表面波発振器 | |
| JPH0326663Y2 (ja) | ||
| JPS6285505A (ja) | 電圧制御発振器 | |
| JPH0563443A (ja) | 水晶発振器 | |
| JPH0737368Y2 (ja) | 圧電発振回路 | |
| JPS6256683B2 (ja) | ||
| JP2832377B2 (ja) | 圧電発振器 | |
| JPS60194806A (ja) | 水晶発振回路 | |
| JP2002374126A (ja) | 圧電発振器 | |
| JPH0376306A (ja) | 弾性表面波共振子発振回路 | |
| JPH03272214A (ja) | 水晶振動子及びこれを用いた水晶発振器 | |
| JPH02207603A (ja) | 水晶発振回路 |