JPH0363211B2 - - Google Patents
Info
- Publication number
- JPH0363211B2 JPH0363211B2 JP57140568A JP14056882A JPH0363211B2 JP H0363211 B2 JPH0363211 B2 JP H0363211B2 JP 57140568 A JP57140568 A JP 57140568A JP 14056882 A JP14056882 A JP 14056882A JP H0363211 B2 JPH0363211 B2 JP H0363211B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fetq
- field effect
- junction field
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、接合型電界効果トランジスタを複合
した構造の接合型電界効果半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a junction field effect semiconductor device having a composite structure of junction field effect transistors.
従来例の構成とその問題点
接合型電界効果トランジスタ（以下、Ｊ−
FETと略称する）は、高入力インピーダンスの
回路素子として広く利用される。Conventional structure and its problems Junction field effect transistor (hereinafter referred to as J-
FET (abbreviated as FET) is widely used as a high input impedance circuit element.
ところで、Ｊ−FETをスイツチ素子として用
いる場合、次のような問題があつた。 By the way, when using J-FET as a switch element, the following problem occurred.
第１図にＪ−FETを用いた従来のスイツチ回
路を示す。第１図中、Q1はスイツチ素子として
動作するＪ−FET、R1はＪ−FETQ1をオンさせ
るためのバイアス抵抗であり、また、１および２
はＪ−FETQ1のソースおよびドレインで、回路
上の入力端子および出力端子、３はＪ−FETの
ゲートで、コントロール入力信号端子であり、さ
らにｅは入力信号源、RLは負荷であり、Ｉは端
子３に流れるコントロール電流を示す。第１図示
の回路で、端子３をフローテイング状態にすれ
ば、抵抗R1によりゲート・ソース間が零バイア
スとなり、Ｊ−FETQ1はオンになる。逆に、抵
抗R1の両端の電圧降下がピンチオフ電圧VP以上
の電圧になるようなコントロール電流Ｉを流すこ
とにより、Ｊ−FETQ1はオフになる。このよう
なＪ−FETを用いたスイツチ回路は、ダイナミ
ツクレンジが高く、歪率が低く、オフセツトもな
いという優れた機能を有している反面、Ｊ−
FETをオフさせる時のスイツチング速度が高速
であると、Ｊ−FETQ1の電極間容量の変化がス
イツチング速度に追従しきれないため、端子３よ
り抵抗R1を通して、Ｊ−FETQ1のソース・アー
ス間にオフセツト電圧が発生し、これが、たとえ
ばオーデイオ信号の切換時に、シヨツク音として
現われるという問題がある。 Figure 1 shows a conventional switch circuit using J-FETs. In Figure 1, Q 1 is a J-FET that operates as a switch element, R 1 is a bias resistor for turning on J-FET Q 1 , and 1 and 2
are the source and drain of J-FETQ 1 , which are the input and output terminals on the circuit, 3 is the gate of J-FET and is the control input signal terminal, e is the input signal source, R L is the load, I indicates the control current flowing to terminal 3. In the circuit shown in FIG. 1, if the terminal 3 is placed in a floating state, the resistor R 1 creates a zero bias between the gate and the source, and the J-FET Q 1 is turned on. Conversely, J-FETQ 1 is turned off by flowing a control current I that causes the voltage drop across resistor R 1 to be equal to or higher than pinch-off voltage V P . Switch circuits using such J-FETs have excellent functions such as high dynamic range, low distortion, and no offset.
If the switching speed when turning off the FET is high, the change in capacitance between the electrodes of J-FETQ 1 cannot follow the switching speed, so the source ground of J-FETQ 1 is connected from terminal 3 through resistor R1. There is a problem in that an offset voltage is generated between the two, and this appears as a shock sound, for example, when switching audio signals.
発明の目的
本発明の目的は、上述のような従来のＪ−
FETを用いたスイツチ回路の問題点を解消する
ことにあり、スイツチ回路のオフ時に、オフセツ
ト電圧を発生しないような半導体装置を提供する
ことにある。OBJECT OF THE INVENTION The object of the present invention is to solve the conventional J-
The object of the present invention is to solve the problems of switch circuits using FETs, and to provide a semiconductor device that does not generate an offset voltage when the switch circuit is off.
発明の構成
本発明は一導電型の第１の基板領域、前記第１
の基板領域上にあつて、これと接合をなす反対導
電型の第２の基板領域および前記第２の基板領域
を二分して前記第１の基板領域に達する一導電型
の分離領域をそなえるとともに、前記二分された
前記第２の基板領域のおのおのに、第１および第
２の接合型電界効果トランジスタのソース、ドレ
インおよびゲートとなる各電極領域を有し、前記
第１の接合型電界効果トランジスタのゲート電極
領域および前記第２の接合型電界効果トランジス
タのソース電極領域を、それぞれ、前記分離領域
または前記第１の基板領域に導電結続し、前記第
１の接合型電界効果トランジスタのソース電極領
域と前記第２の接合型電界効果トランジスタのド
レイン電極領域とを導電結続した電極構造をそな
えた接合型電界効果半導体装置である。Structure of the Invention The present invention includes a first substrate region of one conductivity type;
a second substrate region of an opposite conductivity type that is bonded to the substrate region, and a separation region of one conductivity type that divides the second substrate region into two and reaches the first substrate region; , each of the bisected second substrate regions has electrode regions serving as sources, drains, and gates of the first and second junction field effect transistors, and the first junction field effect transistor a gate electrode region of the second junction field effect transistor and a source electrode region of the second junction field effect transistor are conductively connected to the isolation region or the first substrate region, respectively, and the source electrode of the first junction field effect transistor is The junction field effect semiconductor device has an electrode structure in which the region and the drain electrode region of the second junction field effect transistor are electrically connected.
実施例の説明
次に、本発明の半導体装置を実施例により詳し
く説明する。DESCRIPTION OF EMBODIMENTS Next, the semiconductor device of the present invention will be explained in detail using embodiments.
第２図は、本発明実施例の断面図であり、P+
型シリコン基板４にＰ型エピタキシヤル成長領域
５を設け、さらに、このＰ型領域５上にＮ型エピ
タキシヤル成長領域６を設けて、このＮ型領域６
を二分して、そのそれぞれの領域内に一対のＮチ
ヤネルＪ−FETQ1，Q2を形成したものである。
Ｎ型領域６を二分するP+型分離領域７はＰ型領
域５に達しており、これによつて分割されたＮ型
領域６内には、N+型の領域８ａ，８ｂ，８ｃ，
８ｄと、P+型の領域９ｅ，９ｆとを形成してお
り、N+型領域８ａ，８ｂとP+型の領域９ｅとが
第１のＮチヤネルＪ−FETQ1のドレイン、ソー
スおよびゲートに対応し、また、N+型領域８ｃ，
８ｄとP+型の領域９ｆとが第２のＮチヤネルＪ
−FETQ2のドレイン、ソースおよびゲートに対
応する。そして、第１のＪ−FETQ1のソース領
域８ｂと第２のＪ−FETQ2のドレイン領域８ｃ
とは、たとえばアルミニウム配線層により、導電
接続されており、また、第１のＪ−FETQ1のゲ
ート領域９ｅおよび第２のＪ−FETQ2のソース
領域８ｄは、それぞれアルミニウム配線層によ
り、分離領域７に導電接続されている。なお、
１，２，３および４ａは各領域からのそれぞれの
外部電極端子である。 FIG. 2 is a sectional view of an embodiment of the present invention, and P +
A P type epitaxial growth region 5 is provided on a type silicon substrate 4, and an N type epitaxial growth region 6 is further provided on this P type region 5.
is divided into two regions, and a pair of N-channel J-FETs Q 1 and Q 2 are formed in each region.
The P + type separation region 7 that bisects the N type region 6 reaches the P type region 5, and within the N type region 6 divided by this, N + type regions 8a, 8b, 8c,
8d and P + type regions 9e and 9f, and the N + type regions 8a and 8b and the P + type region 9e form the drain, source, and gate of the first N-channel J-FETQ 1. Correspondingly, also N + type region 8c,
8d and P + type region 9f are the second N channel J.
−Corresponds to the drain, source, and gate of FETQ 2 . Then, the source region 8b of the first J-FETQ 1 and the drain region 8c of the second J-FETQ 2
For example, the gate region 9e of the first J-FETQ 1 and the source region 8d of the second J-FETQ 2 are electrically connected to each other by an aluminum wiring layer, and the gate region 9e of the first J-FETQ 1 and the source region 8d of the second J-FETQ 2 are separated from each other by an aluminum wiring layer. 7 is electrically conductively connected. In addition,
1, 2, 3 and 4a are respective external electrode terminals from each region.
第３図は、前記第２図示の半導体装置の等価回
路構成を示す。すなわち、この実施例装置は、第
１のＪ−FETQ1のソース・ゲート間に第２のＪ
−FETQ2のソース・ドレインを接続した構造で
あり、第１のＪ−FETQ1のゲートは、分離領域
７および基板側のＰ型領域５を介して、P+型シ
リコン基板４にに接続され、第２のＪ−FETQ2
の領域９ｆは、フローテイング状態ではあるがこ
れとP+型基板４との間をみると垂直方向にP+型
−Ｎ型−Ｐ（P+）型の接合構造になつている。 FIG. 3 shows an equivalent circuit configuration of the semiconductor device shown in the second diagram. That is, in this embodiment device, the second J-FETQ 1 is connected between the source and gate of the first J-FETQ1.
-The structure has the source and drain of the FETQ 2 connected, and the gate of the first J-FETQ 1 is connected to the P + type silicon substrate 4 via the isolation region 7 and the P type region 5 on the substrate side. , second J-FETQ 2
Although the region 9f is in a floating state, when looking between it and the P + type substrate 4, it has a P + type-N type-P (P + ) type junction structure in the vertical direction.
つまり、第１のＪ−FETQ1のゲートと第２の
Ｊ−FETQ2のゲートとの間にはP+−Ｎ−Ｐ接合
が存在することになり、このP+−Ｎ−Ｐ接合が、
端子３で表わされる第２のＪ−FETQ2のゲート
に印加されるコントロール入力信号Ｖに対して、
定電圧素子としてのはたらきをする。 In other words, a P + -NP junction exists between the gate of the first J-FETQ 1 and the gate of the second J-FETQ 2 , and this P + -NP junction is
For the control input signal V applied to the gate of the second J-FETQ 2 represented by terminal 3,
It functions as a constant voltage element.
第４図は、前記第２図あるいは第３図に示した
本発明実施例装置を用いてスイツチ回路を構成し
たもので、抵抗R2は第１のＪ−FETQ1をオフに
するためにそのゲート端子４ａと接地点との間に
挿入された抵抗であり、コンデンサＣは第２のＪ
−FETQ2のゲート・ソース間に介在する容量を
示す。この回路構成で、第１のＪ−FETQ1をオ
ンにする条件は、第２のＪ−FETQ2がオンであ
つて、第１のＪ−FETQ1のゲート・ソース間が
短絡された状態にあることである。つまり、第２
のＪ−FETQ2がオンになる最良の状態は、端子
３をフローテイング状態（端子３のコントロール
信号の電圧Ｖ＝Ｏ）になすことであり、この状態
になれば、第２のＪ−FETQ2はそのゲート・ソ
ース間容量Ｃによりオンになる。このとき、回路
抵抗R2を、第２のＪ−FETQ2のオン抵抗に比べ
て、十分大きくなるような値に選定することによ
り、第１のＪ−FETQ1のゲート・ソース間は電
位差のほとんどない状態、すなわち短絡状態にす
ることができる。逆に、第１のＪ−FETQ1をオ
フにするには、端子３に所定のコントロール電圧
Ｖを与えればよい。このコントロール電圧Ｖは、
第１のＪ−FETQ1のピンチオフ電圧VPと、第２
のＪ−FETQ2および第１のＪ−FETQ1の両ゲー
ト間に存在するP+−Ｎ−Ｐ接合定電圧要素の降
伏電圧値VZとの和をこえる電圧、すなわち、｜Ｖ
｜＞｜VP＋VZ｜であれば、両Ｊ−FETQ1，Q2が
完全にオフになり、出力端子２側に電圧を発生す
ることはない。なお、第４図中のコンデンサＣ
は、第２のＪ−FETQ2を確実にオンに保つため
に、第２のＪ−FETQ2のゲート浮遊容量に付加
して、外付けの容量を挿入することが望ましい。 FIG. 4 shows a switch circuit constructed using the device according to the embodiment of the invention shown in FIG. 2 or FIG . The capacitor C is a resistor inserted between the gate terminal 4a and the ground point, and the capacitor C is a resistor inserted between the gate terminal 4a and the ground point.
- Shows the capacitance between the gate and source of FETQ 2 . In this circuit configuration, the conditions for turning on the first J-FETQ 1 are that the second J-FETQ 2 is on and the gate and source of the first J-FETQ 1 are shorted. It is a certain thing. In other words, the second
The best condition for the second J-FETQ 2 to turn on is to put the terminal 3 in a floating state (voltage of the control signal of the terminal 3 = O), and in this state, the second J-FETQ 2 is turned on by its gate-source capacitance C. At this time, by selecting the circuit resistance R 2 to a value that is sufficiently larger than the on-resistance of the second J-FETQ 2 , the potential difference between the gate and source of the first J-FETQ 1 is reduced. It is possible to create a state where there is almost no circuit, that is, a short circuit state. Conversely, in order to turn off the first J-FETQ 1 , a predetermined control voltage V may be applied to the terminal 3. This control voltage V is
The pinch-off voltage V P of the first J-FETQ 1 and the second
The voltage that exceeds the sum of the breakdown voltage value V Z of the P + -N-P junction constant voltage element existing between the gates of J-FETQ 2 and the first J-FETQ 1 , that is, |V
If |>|V P +V Z |, both J-FETQ 1 and Q 2 are completely turned off, and no voltage is generated on the output terminal 2 side. In addition, capacitor C in Figure 4
In order to reliably keep the second J-FETQ 2 on, it is desirable to insert an external capacitor in addition to the gate floating capacitance of the second J-FETQ 2 .
発明の効果
以上に、本発明の装置を実施例とその応用回路
の動作とによつて説明したが、本発明によれば、
これをスイツチ回路の素子として用いたとき、高
ダイナミツクレンジ、低歪率特性、さらに零オフ
セツトというＪ−FETに特有の機能を維持しつ
つ、スイツチ切換時の直流変動のないスイツチ回
を実現することができる。また、本発明は通常の
Ｊ−FETの製造プロセスがそのまま採用され、
単に電極配線のみを変更することで製造可能であ
り、実用性も大である。なお、実施例はＮチヤネ
ル形のＪ−FETを示したが、Ｐチヤネル形のＪ
−FETにも適用し得ることは言うまでもないこ
とである。Effects of the Invention The apparatus of the present invention has been described above with reference to the embodiments and the operation of its application circuit, but according to the present invention,
When this is used as a switch circuit element, it maintains the J-FET's unique features of high dynamic range, low distortion characteristics, and zero offset, while realizing a switch circuit with no DC fluctuations when switching. be able to. In addition, the present invention uses the ordinary J-FET manufacturing process as is,
It can be manufactured by simply changing the electrode wiring, and is highly practical. Note that although the example shows an N-channel type J-FET, a P-channel type J-FET is shown.
- It goes without saying that it can also be applied to FETs.
第１図は従来のＪ−FETを用いたスイツチ回
路図、第２図は本発明実施例装置の断面図ならび
に電極配線構造を示す結線図、第３図は第２図に
示す装置の等価回路図、第４図は本発明の装置を
用いてスイツチ回路を構成した回路図である。
１……入力端子、２……出力端子、３……コン
トロール信号入力端子、４，４ａ……P+型基板
ならびに外部ゲート端子、５……Ｐ型領域、６…
…Ｎ型領域、７……P+型分離領域、８……N+型
（ソース・ドレイン）領域、９……P+型ゲート領
域、Q1，Q2……Ｊ−FET、R1，R2，RL……抵
抗、ｅ……入力信号源。
Fig. 1 is a circuit diagram of a switch using a conventional J-FET, Fig. 2 is a cross-sectional view of the device according to the present invention and a wiring diagram showing the electrode wiring structure, and Fig. 3 is an equivalent circuit of the device shown in Fig. 2. 4 are circuit diagrams in which a switch circuit is constructed using the device of the present invention. 1...Input terminal, 2...Output terminal, 3...Control signal input terminal, 4, 4a...P + type substrate and external gate terminal, 5...P type region, 6...
...N type region, 7...P + type isolation region, 8...N + type (source/drain) region, 9...P + type gate region, Q1 , Q2 ...J-FET, R1 , R 2 , R L ...Resistance, e...Input signal source.
Claims (1)
領域上にあつて、これと接合をなす反対導電型の
第２の基板領域および前記第２の基板領域を二分
して前記第１の基板領域に達する一導電型の分離
領域をそなえるとともに、前記二分された前記第
２の基板領域のおのおのに、第１および第２の接
合型電界効果トランジスタのソース、ドレインお
よびゲートとなる各電極領域を有し、前記第１の
接合型電界効果トランジスタのゲート電極領域お
よび前記第２の接合型電界効果トランジスタのソ
ース電極領域を、それぞれ、前記分離領域または
前記第１の基板領域に導電結続し、前記第１の接
合型電界効果トランジスタのソース電極領域と前
記第２の接合型電界効果トランジスタのドレイン
電極領域とを導電結続した電極構造をそなえた接
合型電界効果半導体装置。1. A first substrate region of one conductivity type, a second substrate region of an opposite conductivity type which is on the first substrate region and is bonded to the first substrate region, and the second substrate region is divided into two to form the first substrate region. an isolation region of one conductivity type reaching the substrate region, and electrodes serving as sources, drains, and gates of the first and second junction field effect transistors, respectively, in each of the bisected second substrate regions. and conductively connects the gate electrode region of the first junction field effect transistor and the source electrode region of the second junction field effect transistor to the isolation region or the first substrate region, respectively. and a junction field effect semiconductor device comprising an electrode structure in which a source electrode region of the first junction field effect transistor and a drain electrode region of the second junction field effect transistor are electrically connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140568A JPS5929467A (en) | 1982-08-12 | 1982-08-12 | Junction type field effect semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140568A JPS5929467A (en) | 1982-08-12 | 1982-08-12 | Junction type field effect semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5929467A JPS5929467A (en) | 1984-02-16 |
| JPH0363211B2 true JPH0363211B2 (en) | 1991-09-30 |
Family
ID=15271704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140568A Granted JPS5929467A (en) | 1982-08-12 | 1982-08-12 | Junction type field effect semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929467A (en) |
-
1982
- 1982-08-12 JP JP57140568A patent/JPS5929467A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5929467A (en) | 1984-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0243603B1 (en) | Binary logic circuit | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| US4453090A (en) | MOS Field-effect capacitor | |
| US5332916A (en) | Transmission gate | |
| JPH09181588A (en) | Semiconductor switch | |
| JPH0616571B2 (en) | Current amplifier | |
| JPH0612873B2 (en) | Bipolar linear switch | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| CA1288830C (en) | Apparatus and method for capacitor coupled complementary buffering | |
| US4651037A (en) | Precision analog switching circuit employing MOS transistors | |
| US5298817A (en) | High-frequency solid-state relay | |
| JP2560018B2 (en) | CMOS circuit | |
| US3970950A (en) | High common mode rejection differential amplifier utilizing enhancement depletion field effect transistors | |
| JPH0363211B2 (en) | ||
| CA1238694A (en) | Cmos differential amplifier stage with bulk isolation | |
| US5422592A (en) | Input circuit of semiconductor integrated circuit device | |
| JP7357562B2 (en) | high frequency switch circuit | |
| JPH0374534B2 (en) | ||
| JPH06275826A (en) | Semiconductor device | |
| JPH0666670B2 (en) | Complementary MOS analog switch | |
| JPH0746108A (en) | Cmos analog switch | |
| JP7425623B2 (en) | high frequency switch circuit | |
| JP3630545B2 (en) | RF signal switch circuit | |
| JPS62195922A (en) | Semiconductor integrated circuit device |