JPH03636B2 - - Google Patents

Info

Publication number
JPH03636B2
JPH03636B2 JP16263282A JP16263282A JPH03636B2 JP H03636 B2 JPH03636 B2 JP H03636B2 JP 16263282 A JP16263282 A JP 16263282A JP 16263282 A JP16263282 A JP 16263282A JP H03636 B2 JPH03636 B2 JP H03636B2
Authority
JP
Japan
Prior art keywords
display board
information display
data
time period
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16263282A
Other languages
Japanese (ja)
Other versions
JPS5950495A (en
Inventor
Kazunaga Sakashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP16263282A priority Critical patent/JPS5950495A/en
Publication of JPS5950495A publication Critical patent/JPS5950495A/en
Publication of JPH03636B2 publication Critical patent/JPH03636B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 (イ) 発明の分野 この発明は、たとえば道路表示板等、複数のラ
ンプがマトリクス状に配置され適宜選択点灯され
所望の情報を表示する電光式情報表示板の制御装
置に関する。
[Detailed Description of the Invention] (a) Field of the Invention The present invention provides a control device for an electronic information display board, such as a road display board, in which a plurality of lamps are arranged in a matrix and are selectively turned on as appropriate to display desired information. Regarding.

(ロ) 従来技術とその問題点 この種の情報表示板の点灯制御方式は従来ダイ
ナミツク点灯方式を採用している。すなわち、た
とえば60Hzの交流電源をランプ点灯源とし、その
半サイクル(8.3msec)毎に制御装置が記憶して
いる表示データを情報表示板に送出することによ
り点灯状態を持続するようにしている。
(b) Prior art and its problems The lighting control method for this type of information display board has conventionally adopted a dynamic lighting method. That is, for example, a 60 Hz AC power source is used as the lamp lighting source, and the lighting state is maintained by sending the display data stored in the control device to the information display board every half cycle (8.3 msec).

その半サイクル期間における動作概要を説明す
ると、第1図に示すようにランプ点灯電圧の0ク
ロス後、点弧レベルL1に達するまでにt1の時
間が必要であり、続いて全ランプが白熱するのに
充分な時間としてt2の時間が必要であり、さら
に残りの時間帯t3で、パターン監視、球切れ監
視などの監視処理や、次の半サイクルに対する制
御指令(表示スタートアドレス、点弧スタートタ
イミング、表示列数、表示順序など)の送出を行
なつている。
To explain the outline of the operation during the half cycle period, as shown in Figure 1, after the lamp lighting voltage crosses 0, a time of t1 is required until the ignition level L1 is reached, and then all the lamps become incandescent. In addition, the remaining time t3 is used for monitoring processes such as pattern monitoring and out-of-ball monitoring, as well as control commands for the next half cycle (display start address, ignition start timing, display number of columns, display order, etc.).

このような従来の情報表示板制御装置における
問題点は、装置内プログラムの競合、制御バスの
競合、ハードウエアの時間的変動などの発生によ
り、上記した監視処理及び制御指令などの送出が
上記t3の時間帯で完結しないという事態が起る
ことである。このような事態が生じると監視内容
が保証されない、監視アドレスが狂う、そのため
に必要な監視データが得られない、表示が乱れる
制御動作が乱れるなどの不都合が生じる。
The problem with such conventional information display board control devices is that the above-mentioned monitoring processing and sending of control commands, etc. are delayed due to the occurrence of internal program conflicts, control bus conflicts, temporal fluctuations in hardware, etc. This means that a situation may arise in which the project is not completed within the specified time period. When such a situation occurs, problems such as the monitoring contents are not guaranteed, the monitoring address becomes incorrect, the necessary monitoring data cannot be obtained, the display is disturbed, and the control operation is disturbed, etc. occur.

このような不都合が生じる理由を説明すると、
時間帯t1からt2にかけては制御装置より出力
された情報に基づいて情報板の動作が開始され、
時間帯t2では点灯情報が点灯され、また監視動
作が行われて監視データが取り込まれる時間帯で
あるので時間帯t1,t2においては制御情報、
監視情報を変更してはならないからである。
To explain why such inconvenience occurs,
From time period t1 to t2, the operation of the information board is started based on the information output from the control device,
In the time period t2, the lighting information is turned on, and the monitoring operation is performed and the monitoring data is taken in. Therefore, in the time periods t1 and t2, the control information,
This is because monitoring information must not be changed.

情報板は、制御装置のCPUがセツトした制御
情報、監視情報にもとづいて動作を行うのでこれ
らの情報が変更されると制御動作、監視動作が狂
つてしまうことになる。
The information board operates based on the control information and monitoring information set by the CPU of the control device, so if these pieces of information are changed, the control and monitoring operations will be disrupted.

たとえば、上記した表示スタートアドレス、表
示列数、表示順序、点弧タイミングが時間帯t3
以外で出力されるとすでに行つている制御動作が
途中で変更されるので制御動作が乱れたり、一部
分が2重、3重に表示されたりまた他の一部分が
表示されなかつたり、列アドレスと表示データの
アドレスがずれて表示状態が乱れたりする。
For example, if the above-mentioned display start address, number of display columns, display order, and ignition timing are in time period t3
If the output is not specified, the control action that has already been performed will be changed midway through, resulting in the control action being disrupted, some parts being displayed double or triple, and other parts not being displayed, or the column address and display. The data address may shift and the display state may become distorted.

またたとえば監視アドレスの変更が時間帯t3
以外で行われるとハードの監視アドレスが異つて
しまい必要な監視データが得られない。また表示
データが監視データより復帰してもそのアドレス
がハードと対応がとれていないために、ハードが
監視している列アドレスには$0000あるいは
$FFFFが残り、その列に表示すべき情報か他の
列に表示されてしまい表示が乱れてしまう。
For example, if the monitoring address is changed at time t3
If this is done elsewhere, the hardware monitoring address will be different and the necessary monitoring data will not be obtained. Also, even if the display data is restored from the monitoring data, the address does not correspond to the hardware, so $0000 or $FFFF remains in the column address monitored by the hardware, and the information that should be displayed in that column remains. It will be displayed in another column and the display will be disrupted.

しかしこれでは道路表示板のようにその性格上
きわめて正確な表示が要求されるものに適用する
場合、いくらかの危険をともなうことになり、上
記の欠点は解消されることが望ましい。
However, this poses some risks when applied to road display boards, which require extremely accurate display due to their nature, and it is desirable to eliminate the above-mentioned drawbacks.

(ハ) 発明の目的 この発明の目的は上記した従来装置の欠点を解
消し、誤表示の少ない情報表示板制御装置を提供
するにある。
(c) Object of the Invention The object of the present invention is to eliminate the drawbacks of the above-mentioned conventional devices and to provide an information display board control device that causes less erroneous display.

(ニ) 発明の構成と効果 上記目的を達成するためにこの発明の情報表示
板制御装置は、交流電源電圧の0クロスから一定
時間後の所定時間帯を検出する手段と、交流電源
電圧の0クロスから一定時間後の所定時間帯を検
出する手段と、制御装置での情報表示板にデータ
を送出するための制御処理をなすタイミングが前
記所定時間帯内に属するか否か判別する手段と、
前記制御処理をなすタイミング前記判別手段の判
別結果により前記所定時間内に属さない場合前記
制御装置の動作を停止する手段と、この動作停止
によりイニシヤルリスタートをかける再起動手段
とを含んで構成されることを特徴としている。
(d) Structure and Effects of the Invention In order to achieve the above object, the information display board control device of the present invention includes means for detecting a predetermined time period after a certain period of time from the zero cross of the AC power supply voltage; means for detecting a predetermined time period after a predetermined time period from the cross; and means for determining whether the timing for performing control processing for transmitting data to an information display board in the control device falls within the predetermined time period;
The timing of performing the control processing includes means for stopping the operation of the control device if the timing does not fall within the predetermined time according to the determination result of the determining means, and restarting means for initial restarting due to the stoppage of the operation. It is characterized by being

この発明の情報表示板制御装置によれば制御装
置での情報表示板にデータを送出するための制御
処理をなすタイミングが交流電源電圧の0クロス
から一定時間後の所定時間帯内に属するか否か判
定しこの時間帯内に属する場合には動作を継続す
るが、その所定時間帯に属さずはみ出している場
合には、制御装置の動作を停止した後イニシヤ
ル・リスタートをかけるようにしているので、制
御処理、監視処理の処理タイミングが正当な時間
帯からずれた場合の表示の誤り、乱れや制御の乱
れの発生を未然に防止することができ、常に正し
い情報表示を行なうことができる。
According to the information display board control device of the present invention, whether or not the timing at which the control device performs the control process for sending data to the information display board falls within a predetermined time period after a certain period of time from the 0 cross of the AC power supply voltage. If it is within this time period, the operation continues; however, if it does not belong to the specified time period and is outside the specified time period, the control device stops operating and then performs an initial restart. Therefore, it is possible to prevent the occurrence of display errors, disturbances, and control disturbances when the processing timing of control processing and monitoring processing deviates from the proper time period, and it is possible to always display correct information.

(ホ) 実施例の説明 以下実施例によりこの発明をさらに詳細に説明
する。
(e) Description of Examples The present invention will be explained in more detail with reference to Examples below.

第2図はこの発明の一実施例を示す情報表示シ
ステムのブロツク図である。同図において1は情
報表示板の点灯監視等の処理動作を進行するマイ
クロCPU、2はCPU1用の制御プログラムと定
数を記憶するROM、3は変数や図示外の中央装
置との送受信データ等を記憶しフラグ領域等が割
当てられるRAM、4はイニシヤルリスタート回
路、5は情報表示板インターフエース、6は時間
チエツクレジスタ、7はバス、8は情報表示板で
ある。
FIG. 2 is a block diagram of an information display system showing one embodiment of the present invention. In the figure, 1 is a micro CPU that performs processing operations such as monitoring the lighting of the information display board, 2 is a ROM that stores control programs and constants for the CPU 1, and 3 is a ROM that stores variables and data sent and received from a central device (not shown). 4 is an initial restart circuit, 5 is an information display board interface, 6 is a time check register, 7 is a bus, and 8 is an information display board.

イニシヤルリスタート回路4はこの回路自体周
知のものでCPU1がHalt(ホールト)命令を実行
して停止したとき、プログラムをイニシヤル・リ
スタートさせる再起動のための回路である。
The initial restart circuit 4 is a well-known circuit, and is a restart circuit that initializes and restarts the program when the CPU 1 executes a Halt command and stops.

情報表示板インタフエース5は表示データを記
憶し、ランプ点灯電圧の半サイクル毎に表示デー
タを情報表示板8に送出し、またランプ点灯電圧
の0クロス信号を時間チエツクレジスタ6に送出
し、さらにCPU1からの制御信号を情報表示板
8に送出し逆に情報表示板からの信号をCPU1
に送出し、さらにまた情報表示板8から監視デー
タ(たとえば異常点灯データ、球切れデータ)を
取込み記憶する機能を有する。
The information display board interface 5 stores display data, sends the display data to the information display board 8 every half cycle of the lamp lighting voltage, and also sends a 0 cross signal of the lamp lighting voltage to the time check register 6. The control signal from CPU1 is sent to the information display board 8, and the signal from the information display board is sent to CPU1.
It also has the function of capturing and storing monitoring data (for example, abnormal lighting data, bulb burnout data) from the information display board 8.

時間チエツクレジスタ6は、ランプ点灯電圧の
0クロス後一定時間(第1図に示すt1+t2)
の後、所定の時間(第1図に示すt3)だけゲー
トが開くようになつている。したがつて、この時
間チエツクレジスタ6に時間帯t3以外の簡単帯
にストア・ロード処理がなされても正しいデータ
のストア・ロードが出来ないように構成されてい
る。
The time check register 6 indicates a certain period of time after the lamp lighting voltage crosses 0 (t1+t2 shown in FIG. 1).
After that, the gate is opened for a predetermined time (t3 shown in FIG. 1). Therefore, the time check register 6 is configured so that correct data cannot be stored or loaded even if store/load processing is performed in a simple period other than time period t3.

ROM2に記憶されるプログラムは、上記時間
帯のt3の範囲内で完結しないと不都合が生じる
制御処理や監視を行なう場合、第3図に示すよう
にその処理に先立つてあるいはその処理の後で時
間チエツクレジスタ6に所定のデータをストアし
かつロードしてその結果値が元の所定データ値に
一致するか否かを判定し、一致しなければ時間帯
t3内でないとしてHalt命令を実行するように
している。
When performing control processing or monitoring that would cause inconvenience if it is not completed within the range of time t3 of the above time period, the program stored in ROM2 is stored at the time prior to or after the processing as shown in Figure 3. Predetermined data is stored and loaded into the check register 6, and it is determined whether the resulting value matches the original predetermined data value, and if it does not match, the Halt instruction is executed, assuming that the time is not within the time period t3. ing.

次に第2図実施例回路のこの発明に係る部分の
動作を第3図のフローチヤート、第4図のタイム
チヤートを参照して説明する。
Next, the operation of the portion of the embodiment circuit of FIG. 2 according to the present invention will be explained with reference to the flowchart of FIG. 3 and the time chart of FIG. 4.

第3図に示すフローの動作は監視請求割込みが
入力されるとスタートする。この監視請求割込み
はハードで入力されるものでありその波形例を第
4図cに示している。なお第4図においてAは第
1図に示したランプ電源電圧波形でありBはゼロ
クロス検出信号である。
The operation of the flow shown in FIG. 3 starts when a monitoring request interrupt is input. This monitoring request interrupt is input by hardware, and an example of its waveform is shown in FIG. 4c. In FIG. 4, A is the lamp power supply voltage waveform shown in FIG. 1, and B is a zero-cross detection signal.

上記監視請求割込が入るとこれに続いて制御処
理すなわち表示スタートアドレス、表示列数、表
示順序、点弧スタートタイミング等のセツト〔第
4図D参照〕がなされることになるが、この処理
の実行時が上記時間帯t3内でないと制御の乱れ
等不都合が生じるのでこれらの処理に入る前に先
ずステツプ30で時間チエツクレジスタ6に所定の
データをストアし、かつロードしてもとの所定デ
ータと一致するか否か判定する(ステツプ31)。
もしデータが一致していれば時間チエツクレジス
タ6に対し所定データのストアとロードが正しく
なされたことになり、これは時間チエツクレジス
タ6のゲートが開いていたこと、すなわち、その
時間帯が正常な時間帯t3であることを意味す
る。それゆえ、表示スタートアドレス、表示列
数、表示順序、点弧スタートタイミング等のセツ
ト処理がなされる(ステツプ32)。
When the above-mentioned monitoring request interrupt occurs, control processing is subsequently performed, that is, setting of display start address, number of display columns, display order, ignition start timing, etc. [see Fig. 4D]. If the execution time is not within the above time period t3, problems such as control disturbances will occur, so before starting these processes, first, in step 30, predetermined data is stored in the time check register 6, and then loaded to restore the original predetermined data. It is determined whether or not they match (step 31).
If the data match, it means that the specified data was correctly stored and loaded into the time check register 6. This means that the gate of the time check register 6 was open, that is, the time period was normal. This means that it is time period t3. Therefore, the display start address, number of display columns, display order, ignition start timing, etc. are set (step 32).

一方ステツプ31においてデータが不一致の場
合、時間チエツクレジスタ6に所定データのスト
アもしくはロードが正しくなされなかつたことに
なり、これは時間チエツクレジスタ6のゲートが
閉じていたこと、すなわちその時間帯が正常な時
間帯t3を外れていることを意味する。この場合
表示アドレスセツト等の処理を強行すると表示・
制御の乱れ等を招くので、Halt命令を実行し動
作を停止する(ステツプ38)。
On the other hand, if the data do not match in step 31, it means that the predetermined data was not correctly stored or loaded into the time check register 6, and this means that the gate of the time check register 6 was closed, that is, the time period was normal. This means that it is outside the time period t3. In this case, if you force the display address set etc.
Since this may lead to control disturbances, the Halt command is executed to stop the operation (step 38).

ステツプ32の制御処理に続く処理としては、監
視フエーズがオンか否か判定される(ステツプ
33)。この監視フエーズはAに示すランプ電源電
圧の極性が正かあるいは負の半波であるかを示す
もので、第4図Fに示すように負の半波で“H”
(監視フエーズ)となる。
As the process following the control process in step 32, it is determined whether the monitoring phase is on (step 32).
33). This monitoring phase indicates whether the polarity of the lamp power supply voltage shown in A is positive or negative half wave, and as shown in Figure 4 F, it becomes "H" in negative half wave.
(monitoring phase).

判定の結果、NOすなわちランプ電源電圧が正
の半波では監視列アドレスセツト〔第4図E参
照〕、異常点灯/球切れデータセツト〔第4図G
参照〕、監視フラグセツト〔第4図H参照〕処理
を行なう(ステツプ34)。ステツプ32において判
定の結果YESすなわち負の半波の場合には、監
視データをOPU1に取込む〔第4図I参照〕。ま
たセツトされた異常点灯/球切れデータをリセツ
トする、すなわち元のデータにセツトし〔第4図
G参照〕、さらに監視フラグをリセツト〔第4図
H参照〕する(ステツプ35)。
If the judgment result is NO, that is, the lamp power supply voltage is a positive half-wave, the monitoring column address set [see Figure 4 E] and the abnormal lighting/bulb burnout data set [Figure 4 G] are set.
[see FIG. 4H] and monitor flag setting processing (see FIG. 4H) is performed (step 34). If the result of the determination in step 32 is YES, that is, if it is a negative half wave, the monitoring data is taken into the OPU 1 (see FIG. 4I). Furthermore, the set abnormal lighting/bulb burnout data is reset, that is, set to the original data (see FIG. 4G), and the monitoring flag is reset (see FIG. 4H) (step 35).

ステツプ34、またはステツプ35の監視処理が終
了するとステツプ30の場合と同様時間チエツクレ
ジスタ6に所定データをストアし、かつロードし
てもとの所定データと一致するか否か判定する。
一致していれば、上記ステツプ31の場合と同様、
この時点でなお、正常な時間帯t3内にあること
になり動作は終了しさらに次の処理へと移行して
ゆくことになる。
When the monitoring process in step 34 or step 35 is completed, predetermined data is stored in the time check register 6 and loaded in the same manner as in step 30, and it is determined whether or not it matches the original predetermined data.
If they match, as in step 31 above,
At this point, it is still within the normal time zone t3, so the operation ends and the process moves on to the next process.

しかし、データ一致が得られなければこの時点
ですでに正常な時間帯t3を外れていることにな
るので、ステツプ31における場合と同様Halt命
令を実行し動作を停止する。この停止があると第
3図に図示はしていないが、イニシヤル・リスタ
ート回路4が起動されプログラムはスタートから
再起動され初期処理により、情報表示板は初期状
態かあるいはエラー発生以前の状態に復元され
る。以上のようにしてすでに発生した不都合(制
御処理や監視処理をなす時間帯が時間帯t3から
外れること)を解消し、表示の乱れ等が生じるの
を未然に防止している。
However, if data matching is not obtained, it means that the normal time zone t3 has already been reached at this point, so the Halt command is executed as in step 31 and the operation is stopped. When this stop occurs, although it is not shown in Fig. 3, the initial restart circuit 4 is activated, the program is restarted from the start, and the initial processing returns the information display board to its initial state or the state before the error occurred. will be restored. In this manner, the inconvenience that has already occurred (the time period for control processing and monitoring processing is outside the time period t3) is resolved, and display disturbances and the like are prevented from occurring.

なお上記実施例において可能時間帯を検止する
手段として時間チエツクレジスタを用いているが
これに代えて、時間チエツクフラグを用いてもよ
い。時間チエツクフラグは通常オフであり、時間
帯t3の間だけオンとする。そしてプログラム上
時間帯t3内で処理を完結しないと不都合が生じ
る制御処理、監視処理の先頭または最後で時間チ
エツクフラグをチエツクし、オンでなければ処理
を行なわないが、またはCPUをHaltさせる。
In the above embodiment, a time check register is used as a means for checking the possible time period, but a time check flag may be used instead. The time check flag is normally off and is turned on only during time period t3. Then, the time check flag is checked at the beginning or end of the control processing or monitoring processing, which would cause problems if the processing is not completed within the time period t3 according to the program, and if it is not on, the processing is not carried out, or the CPU is halted.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的な情報表示板の動作タイミング
を説明する信号波形図、第2図はこの発明の一実
施例を示す情報表示制御システムのブロツク図、
第3図は第2図に示す実施例システムのこの発明
に係る処理フローを示す図、第4図は同システム
の動作を説明するに供するタイムチヤートであ
る。 1:CPU、2:ROM、3:RAM、4:イニ
シヤル・リスタート回路、5:情報表示板インタ
ーフエース、6:時間チエツクレジスタ、7:バ
ス、8:情報表示板。
FIG. 1 is a signal waveform diagram explaining the operation timing of a general information display board, and FIG. 2 is a block diagram of an information display control system showing an embodiment of the present invention.
FIG. 3 is a diagram showing a processing flow according to the present invention of the embodiment system shown in FIG. 2, and FIG. 4 is a time chart for explaining the operation of the system. 1: CPU, 2: ROM, 3: RAM, 4: Initial restart circuit, 5: Information display board interface, 6: Time check register, 7: Bus, 8: Information display board.

Claims (1)

【特許請求の範囲】 1 交流電源電圧の半サイクル毎に、制御装置か
ら表示すべきデータを、複数のランプがマトリク
ス状に配置されてなる情報表示板に送出すること
により、前記データに応じランプを選択点灯し、
所望の情報を前記情報表示板に表示する情報表示
板制御装置において、 交流電源電圧の0クロスから一定時間後の所定
時間帯を検出する手段と、前記制御装置での前記
情報表示板にデータを送出するための制御処理を
なすタイミングが前記所定時間帯内に属するか否
か判別する手段と、前記制御処理をなすタイミン
グが前記判別手段の判別結果により前記所定時間
内に属さない場合前記制御装置の動作を停止する
手段と、この動作停止によりイニシヤルリスター
トをかける再起動手段とを含むことを特徴とする
情報表示板制御装置。
[Scope of Claims] 1. Data to be displayed is sent from the control device to an information display board consisting of a plurality of lamps arranged in a matrix every half cycle of the AC power supply voltage, so that the lamps are activated in accordance with the data. Select and light up
An information display board control device for displaying desired information on the information display board, comprising: means for detecting a predetermined time period after a predetermined time from a zero cross of the AC power supply voltage; and means for displaying data on the information display board in the control device. means for determining whether or not a timing for performing control processing for transmission falls within the predetermined time period; and a control device when the timing for performing the control processing does not fall within the predetermined time period according to a determination result of the determining means. 1. An information display board control device comprising: means for stopping the operation; and restart means for performing an initial restart upon stopping the operation.
JP16263282A 1982-09-17 1982-09-17 Information display panel controller Granted JPS5950495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16263282A JPS5950495A (en) 1982-09-17 1982-09-17 Information display panel controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16263282A JPS5950495A (en) 1982-09-17 1982-09-17 Information display panel controller

Publications (2)

Publication Number Publication Date
JPS5950495A JPS5950495A (en) 1984-03-23
JPH03636B2 true JPH03636B2 (en) 1991-01-08

Family

ID=15758296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16263282A Granted JPS5950495A (en) 1982-09-17 1982-09-17 Information display panel controller

Country Status (1)

Country Link
JP (1) JPS5950495A (en)

Also Published As

Publication number Publication date
JPS5950495A (en) 1984-03-23

Similar Documents

Publication Publication Date Title
KR960705271A (en) Execution of data processing instructions (EXECUTION OF DATA PROCESSING INSTRUCTIONS)
JPS5958547A (en) Error processing system of microprogram controller
KR920006826A (en) Programmable Controller and Manufacturing Method
US4322847A (en) Automatic indirect testing to verify operational control
JP2004338883A (en) Elevator control device
JPH06324914A (en) Computer runaway detection method
JPH03636B2 (en)
US5404499A (en) Semi-automatic program execution error detection
US8145953B2 (en) Programmable unit
JPS6310463B2 (en)
JPS644195B2 (en)
JPS59191662A (en) Detecting system for program runaway
JPS63123138A (en) Detection circuit for out-of-control of microcomputer
JP2731386B2 (en) Control device
KR100459225B1 (en) Processor Having Frame Structure
JP2716274B2 (en) In-circuit emulator
JPH07287660A (en) Programmable controller interrupt handling method
JPH0149975B2 (en)
JP2009093393A (en) Data processing device, and self-diagnosis method for data processing device
JPS6148181B2 (en)
JPH02272947A (en) Fault monitoring system
JP2002157143A (en) Debug support system for integrated circuit test program
JPS59183444A (en) Debug device
JPS58165148A (en) Instruction stop circuit
JPS5987561A (en) Debugging system of i/o device control program