JPH03636B2 - - Google Patents

Info

Publication number
JPH03636B2
JPH03636B2 JP16263282A JP16263282A JPH03636B2 JP H03636 B2 JPH03636 B2 JP H03636B2 JP 16263282 A JP16263282 A JP 16263282A JP 16263282 A JP16263282 A JP 16263282A JP H03636 B2 JPH03636 B2 JP H03636B2
Authority
JP
Japan
Prior art keywords
display board
information display
data
time period
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16263282A
Other languages
English (en)
Other versions
JPS5950495A (ja
Inventor
Kazunaga Sakashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP16263282A priority Critical patent/JPS5950495A/ja
Publication of JPS5950495A publication Critical patent/JPS5950495A/ja
Publication of JPH03636B2 publication Critical patent/JPH03636B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 (イ) 発明の分野 この発明は、たとえば道路表示板等、複数のラ
ンプがマトリクス状に配置され適宜選択点灯され
所望の情報を表示する電光式情報表示板の制御装
置に関する。
(ロ) 従来技術とその問題点 この種の情報表示板の点灯制御方式は従来ダイ
ナミツク点灯方式を採用している。すなわち、た
とえば60Hzの交流電源をランプ点灯源とし、その
半サイクル(8.3msec)毎に制御装置が記憶して
いる表示データを情報表示板に送出することによ
り点灯状態を持続するようにしている。
その半サイクル期間における動作概要を説明す
ると、第1図に示すようにランプ点灯電圧の0ク
ロス後、点弧レベルL1に達するまでにt1の時
間が必要であり、続いて全ランプが白熱するのに
充分な時間としてt2の時間が必要であり、さら
に残りの時間帯t3で、パターン監視、球切れ監
視などの監視処理や、次の半サイクルに対する制
御指令(表示スタートアドレス、点弧スタートタ
イミング、表示列数、表示順序など)の送出を行
なつている。
このような従来の情報表示板制御装置における
問題点は、装置内プログラムの競合、制御バスの
競合、ハードウエアの時間的変動などの発生によ
り、上記した監視処理及び制御指令などの送出が
上記t3の時間帯で完結しないという事態が起る
ことである。このような事態が生じると監視内容
が保証されない、監視アドレスが狂う、そのため
に必要な監視データが得られない、表示が乱れる
制御動作が乱れるなどの不都合が生じる。
このような不都合が生じる理由を説明すると、
時間帯t1からt2にかけては制御装置より出力
された情報に基づいて情報板の動作が開始され、
時間帯t2では点灯情報が点灯され、また監視動
作が行われて監視データが取り込まれる時間帯で
あるので時間帯t1,t2においては制御情報、
監視情報を変更してはならないからである。
情報板は、制御装置のCPUがセツトした制御
情報、監視情報にもとづいて動作を行うのでこれ
らの情報が変更されると制御動作、監視動作が狂
つてしまうことになる。
たとえば、上記した表示スタートアドレス、表
示列数、表示順序、点弧タイミングが時間帯t3
以外で出力されるとすでに行つている制御動作が
途中で変更されるので制御動作が乱れたり、一部
分が2重、3重に表示されたりまた他の一部分が
表示されなかつたり、列アドレスと表示データの
アドレスがずれて表示状態が乱れたりする。
またたとえば監視アドレスの変更が時間帯t3
以外で行われるとハードの監視アドレスが異つて
しまい必要な監視データが得られない。また表示
データが監視データより復帰してもそのアドレス
がハードと対応がとれていないために、ハードが
監視している列アドレスには$0000あるいは
$FFFFが残り、その列に表示すべき情報か他の
列に表示されてしまい表示が乱れてしまう。
しかしこれでは道路表示板のようにその性格上
きわめて正確な表示が要求されるものに適用する
場合、いくらかの危険をともなうことになり、上
記の欠点は解消されることが望ましい。
(ハ) 発明の目的 この発明の目的は上記した従来装置の欠点を解
消し、誤表示の少ない情報表示板制御装置を提供
するにある。
(ニ) 発明の構成と効果 上記目的を達成するためにこの発明の情報表示
板制御装置は、交流電源電圧の0クロスから一定
時間後の所定時間帯を検出する手段と、交流電源
電圧の0クロスから一定時間後の所定時間帯を検
出する手段と、制御装置での情報表示板にデータ
を送出するための制御処理をなすタイミングが前
記所定時間帯内に属するか否か判別する手段と、
前記制御処理をなすタイミング前記判別手段の判
別結果により前記所定時間内に属さない場合前記
制御装置の動作を停止する手段と、この動作停止
によりイニシヤルリスタートをかける再起動手段
とを含んで構成されることを特徴としている。
この発明の情報表示板制御装置によれば制御装
置での情報表示板にデータを送出するための制御
処理をなすタイミングが交流電源電圧の0クロス
から一定時間後の所定時間帯内に属するか否か判
定しこの時間帯内に属する場合には動作を継続す
るが、その所定時間帯に属さずはみ出している場
合には、制御装置の動作を停止した後イニシヤ
ル・リスタートをかけるようにしているので、制
御処理、監視処理の処理タイミングが正当な時間
帯からずれた場合の表示の誤り、乱れや制御の乱
れの発生を未然に防止することができ、常に正し
い情報表示を行なうことができる。
(ホ) 実施例の説明 以下実施例によりこの発明をさらに詳細に説明
する。
第2図はこの発明の一実施例を示す情報表示シ
ステムのブロツク図である。同図において1は情
報表示板の点灯監視等の処理動作を進行するマイ
クロCPU、2はCPU1用の制御プログラムと定
数を記憶するROM、3は変数や図示外の中央装
置との送受信データ等を記憶しフラグ領域等が割
当てられるRAM、4はイニシヤルリスタート回
路、5は情報表示板インターフエース、6は時間
チエツクレジスタ、7はバス、8は情報表示板で
ある。
イニシヤルリスタート回路4はこの回路自体周
知のものでCPU1がHalt(ホールト)命令を実行
して停止したとき、プログラムをイニシヤル・リ
スタートさせる再起動のための回路である。
情報表示板インタフエース5は表示データを記
憶し、ランプ点灯電圧の半サイクル毎に表示デー
タを情報表示板8に送出し、またランプ点灯電圧
の0クロス信号を時間チエツクレジスタ6に送出
し、さらにCPU1からの制御信号を情報表示板
8に送出し逆に情報表示板からの信号をCPU1
に送出し、さらにまた情報表示板8から監視デー
タ(たとえば異常点灯データ、球切れデータ)を
取込み記憶する機能を有する。
時間チエツクレジスタ6は、ランプ点灯電圧の
0クロス後一定時間(第1図に示すt1+t2)
の後、所定の時間(第1図に示すt3)だけゲー
トが開くようになつている。したがつて、この時
間チエツクレジスタ6に時間帯t3以外の簡単帯
にストア・ロード処理がなされても正しいデータ
のストア・ロードが出来ないように構成されてい
る。
ROM2に記憶されるプログラムは、上記時間
帯のt3の範囲内で完結しないと不都合が生じる
制御処理や監視を行なう場合、第3図に示すよう
にその処理に先立つてあるいはその処理の後で時
間チエツクレジスタ6に所定のデータをストアし
かつロードしてその結果値が元の所定データ値に
一致するか否かを判定し、一致しなければ時間帯
t3内でないとしてHalt命令を実行するように
している。
次に第2図実施例回路のこの発明に係る部分の
動作を第3図のフローチヤート、第4図のタイム
チヤートを参照して説明する。
第3図に示すフローの動作は監視請求割込みが
入力されるとスタートする。この監視請求割込み
はハードで入力されるものでありその波形例を第
4図cに示している。なお第4図においてAは第
1図に示したランプ電源電圧波形でありBはゼロ
クロス検出信号である。
上記監視請求割込が入るとこれに続いて制御処
理すなわち表示スタートアドレス、表示列数、表
示順序、点弧スタートタイミング等のセツト〔第
4図D参照〕がなされることになるが、この処理
の実行時が上記時間帯t3内でないと制御の乱れ
等不都合が生じるのでこれらの処理に入る前に先
ずステツプ30で時間チエツクレジスタ6に所定の
データをストアし、かつロードしてもとの所定デ
ータと一致するか否か判定する(ステツプ31)。
もしデータが一致していれば時間チエツクレジス
タ6に対し所定データのストアとロードが正しく
なされたことになり、これは時間チエツクレジス
タ6のゲートが開いていたこと、すなわち、その
時間帯が正常な時間帯t3であることを意味す
る。それゆえ、表示スタートアドレス、表示列
数、表示順序、点弧スタートタイミング等のセツ
ト処理がなされる(ステツプ32)。
一方ステツプ31においてデータが不一致の場
合、時間チエツクレジスタ6に所定データのスト
アもしくはロードが正しくなされなかつたことに
なり、これは時間チエツクレジスタ6のゲートが
閉じていたこと、すなわちその時間帯が正常な時
間帯t3を外れていることを意味する。この場合
表示アドレスセツト等の処理を強行すると表示・
制御の乱れ等を招くので、Halt命令を実行し動
作を停止する(ステツプ38)。
ステツプ32の制御処理に続く処理としては、監
視フエーズがオンか否か判定される(ステツプ
33)。この監視フエーズはAに示すランプ電源電
圧の極性が正かあるいは負の半波であるかを示す
もので、第4図Fに示すように負の半波で“H”
(監視フエーズ)となる。
判定の結果、NOすなわちランプ電源電圧が正
の半波では監視列アドレスセツト〔第4図E参
照〕、異常点灯/球切れデータセツト〔第4図G
参照〕、監視フラグセツト〔第4図H参照〕処理
を行なう(ステツプ34)。ステツプ32において判
定の結果YESすなわち負の半波の場合には、監
視データをOPU1に取込む〔第4図I参照〕。ま
たセツトされた異常点灯/球切れデータをリセツ
トする、すなわち元のデータにセツトし〔第4図
G参照〕、さらに監視フラグをリセツト〔第4図
H参照〕する(ステツプ35)。
ステツプ34、またはステツプ35の監視処理が終
了するとステツプ30の場合と同様時間チエツクレ
ジスタ6に所定データをストアし、かつロードし
てもとの所定データと一致するか否か判定する。
一致していれば、上記ステツプ31の場合と同様、
この時点でなお、正常な時間帯t3内にあること
になり動作は終了しさらに次の処理へと移行して
ゆくことになる。
しかし、データ一致が得られなければこの時点
ですでに正常な時間帯t3を外れていることにな
るので、ステツプ31における場合と同様Halt命
令を実行し動作を停止する。この停止があると第
3図に図示はしていないが、イニシヤル・リスタ
ート回路4が起動されプログラムはスタートから
再起動され初期処理により、情報表示板は初期状
態かあるいはエラー発生以前の状態に復元され
る。以上のようにしてすでに発生した不都合(制
御処理や監視処理をなす時間帯が時間帯t3から
外れること)を解消し、表示の乱れ等が生じるの
を未然に防止している。
なお上記実施例において可能時間帯を検止する
手段として時間チエツクレジスタを用いているが
これに代えて、時間チエツクフラグを用いてもよ
い。時間チエツクフラグは通常オフであり、時間
帯t3の間だけオンとする。そしてプログラム上
時間帯t3内で処理を完結しないと不都合が生じ
る制御処理、監視処理の先頭または最後で時間チ
エツクフラグをチエツクし、オンでなければ処理
を行なわないが、またはCPUをHaltさせる。
【図面の簡単な説明】
第1図は一般的な情報表示板の動作タイミング
を説明する信号波形図、第2図はこの発明の一実
施例を示す情報表示制御システムのブロツク図、
第3図は第2図に示す実施例システムのこの発明
に係る処理フローを示す図、第4図は同システム
の動作を説明するに供するタイムチヤートであ
る。 1:CPU、2:ROM、3:RAM、4:イニ
シヤル・リスタート回路、5:情報表示板インタ
ーフエース、6:時間チエツクレジスタ、7:バ
ス、8:情報表示板。

Claims (1)

  1. 【特許請求の範囲】 1 交流電源電圧の半サイクル毎に、制御装置か
    ら表示すべきデータを、複数のランプがマトリク
    ス状に配置されてなる情報表示板に送出すること
    により、前記データに応じランプを選択点灯し、
    所望の情報を前記情報表示板に表示する情報表示
    板制御装置において、 交流電源電圧の0クロスから一定時間後の所定
    時間帯を検出する手段と、前記制御装置での前記
    情報表示板にデータを送出するための制御処理を
    なすタイミングが前記所定時間帯内に属するか否
    か判別する手段と、前記制御処理をなすタイミン
    グが前記判別手段の判別結果により前記所定時間
    内に属さない場合前記制御装置の動作を停止する
    手段と、この動作停止によりイニシヤルリスター
    トをかける再起動手段とを含むことを特徴とする
    情報表示板制御装置。
JP16263282A 1982-09-17 1982-09-17 情報表示板制御装置 Granted JPS5950495A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16263282A JPS5950495A (ja) 1982-09-17 1982-09-17 情報表示板制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16263282A JPS5950495A (ja) 1982-09-17 1982-09-17 情報表示板制御装置

Publications (2)

Publication Number Publication Date
JPS5950495A JPS5950495A (ja) 1984-03-23
JPH03636B2 true JPH03636B2 (ja) 1991-01-08

Family

ID=15758296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16263282A Granted JPS5950495A (ja) 1982-09-17 1982-09-17 情報表示板制御装置

Country Status (1)

Country Link
JP (1) JPS5950495A (ja)

Also Published As

Publication number Publication date
JPS5950495A (ja) 1984-03-23

Similar Documents

Publication Publication Date Title
KR960705271A (ko) 데이타 처리 명령의 실행(execution of data processing instructions)
JPS5958547A (ja) マイクロプログラム制御装置のエラ−処理方式
KR920006826A (ko) 프로그램 가능 컨트롤러 및 그 제조방법
US4322847A (en) Automatic indirect testing to verify operational control
JP2004338883A (ja) エレベーターの制御装置
JPH06324914A (ja) コンピュータの暴走検出方法
JPH03636B2 (ja)
US5404499A (en) Semi-automatic program execution error detection
US8145953B2 (en) Programmable unit
JPS6310463B2 (ja)
JPS644195B2 (ja)
JPS59191662A (ja) プログラム暴走検出方式
JPS63123138A (ja) マイコン暴走検知回路
JP2731386B2 (ja) 制御装置
KR100459225B1 (ko) 프레임 구조 프로세서
JP2716274B2 (ja) インサーキット・エミュレータ
JPH07287660A (ja) プログラマブルコントローラの割り込み処理方法
JPH0149975B2 (ja)
JP2009093393A (ja) データ処理装置及びデータ処理装置の自己診断方法
JPS6148181B2 (ja)
JPH02272947A (ja) 障害監視方式
JP2002157143A (ja) 集積回路試験プログラムのデバッグ支援システム
JPS59183444A (ja) デバツグ装置
JPS58165148A (ja) 命令ストツプ回路
JPS5987561A (ja) I/oデバイス制御プログラムデバツグ方式