JPH0363819B2 - - Google Patents
Info
- Publication number
- JPH0363819B2 JPH0363819B2 JP59154812A JP15481284A JPH0363819B2 JP H0363819 B2 JPH0363819 B2 JP H0363819B2 JP 59154812 A JP59154812 A JP 59154812A JP 15481284 A JP15481284 A JP 15481284A JP H0363819 B2 JPH0363819 B2 JP H0363819B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- fuse
- insulating film
- opening
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体ヒユーズ素子に関し、特に半導
体記憶装置の冗長回路及びアナログ系の半導体集
積回路装置のトリミング回路に適する半導体ヒユ
ーズ素子に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor fuse element, and more particularly to a semiconductor fuse element suitable for a redundant circuit of a semiconductor memory device and a trimming circuit of an analog semiconductor integrated circuit device.
(従来技術)
近年、半導体集積回路装置においてはその高密
度化、高集積化の進歩が著しい。この高密度化、
高集積化は回路構成技術、製造技術の進歩により
可能となつたものではあるが、そのチツプ面積は
使用素子寸法の縮小に助けられながらも次第に増
加してきている。公知の如く、半導体集積回路装
置の製造においては、チツプ面積の増加は同時に
製品歩留の低下を伴なうものであり、この歩留低
下の補償を行なうことが重要な課題となりつつあ
る。例えば、半導体記憶回路装置においては、そ
の不良原因の一要素として記憶セルの1個又は2
個の不良による場合が挙げられるが、この場合、
前記不良の記憶セルを良品の記憶セルと代替する
ことにより不良チツプを良品チツプにすることが
可能な訳である。即ち、必要な記憶セル以外に予
備の記憶セルを準備しておき、前記不良の記憶セ
ルを含む行又は列の記憶セル対を予備の良品記憶
セル対と置き換えるという冗長回路の概念が提案
されている。この置き換えは、アドレスデコーダ
回路中にヒユーズ素子を挿入しておき、そのヒユ
ーズ素子を溶断あるいは非溶断とすることにより
論理を変更すること等により行なわれる。(Prior Art) In recent years, there has been remarkable progress in increasing the density and integration of semiconductor integrated circuit devices. This densification,
Although higher integration has become possible due to advances in circuit configuration technology and manufacturing technology, the chip area has gradually increased, aided by reductions in the size of the devices used. As is well known, in the manufacture of semiconductor integrated circuit devices, an increase in chip area is accompanied by a decrease in product yield, and it is becoming an important issue to compensate for this decrease in yield. For example, in a semiconductor memory circuit device, one or two of the memory cells may be one of the causes of failure.
In this case, the
By replacing the defective memory cell with a good memory cell, it is possible to turn a defective chip into a good chip. That is, a concept of a redundant circuit has been proposed in which spare memory cells are prepared in addition to necessary memory cells, and a pair of memory cells in a row or column containing the defective memory cell is replaced with a pair of spare good memory cells. There is. This replacement is performed by inserting a fuse element into the address decoder circuit and changing the logic by blowing or not blowing the fuse element.
又、アナログ系の半導体集積回路装置において
は、その装置の製造終了後に製造工程のバラツキ
による特性の変化を補正することが必要となる場
合がある。前記補正は、例えば、増幅器の利得調
整やオフセツトの調節等であるが、この補正は演
算増幅器の帰還回路として抵抗とヒユーズ素子と
の並列接続対より成るトリミング回路を利用し、
前記ヒユーズ素子のいくつかを溶断することによ
り行なわれる。前記冗長回路及びトリミング回路
に使用するヒユーズ素子は通常多結晶シリコン層
或は、アルミニウム層で形成し、その溶断はレー
ザー光の照射エネルギーによつて、或はヒユーズ
素子の両端に電圧を印加することにより発生する
ジユール熱によつて行なわれる。 Furthermore, in analog semiconductor integrated circuit devices, it may be necessary to correct changes in characteristics due to variations in the manufacturing process after the device has been manufactured. The correction is, for example, gain adjustment or offset adjustment of the amplifier, and this correction uses a trimming circuit consisting of a parallel-connected pair of a resistor and a fuse element as a feedback circuit of the operational amplifier,
This is done by blowing out some of the fuse elements. The fuse element used in the redundant circuit and trimming circuit is usually formed of a polycrystalline silicon layer or an aluminum layer, and is blown by laser beam irradiation energy or by applying a voltage across the fuse element. This is done by the Joule heat generated by
次に、従来のヒユーズ素子の構造に関し、多結
晶シリコン層を溶断部の材料とし、電圧印加によ
り溶断を行なう半導体ヒユーズ素子を例に挙げ
て、図面を用いて説明する。第4図a,bは、従
来の半導体ヒユーズ素子を説明するための平面図
および断面図である。以下同一の部分に対しては
同一の番号を使用して説明を行なう。第4図a,
bに示すように、単結晶シリコン基板1上に、二
酸化シリコン層2を形成し、その上に半導体ヒユ
ーズ素子となる多結晶シリコン層3を形成する。
多結晶シリコンヒユーズ3は、溶断部3aと、そ
の両端の接続部3bとで構成される。多結晶シリ
コンヒユーズ3上には層間絶縁膜4が形成され、
更に、層間絶縁膜4には、前記接続部3bに至る
多結晶シリコンヒユーズ3に電気的接続を行なう
為の接続孔5が設けられ、又、前記溶断部3aに
至る第一の開孔6が設けられる。更に、層間絶縁
膜4上にはアルミニウム等より成る配線金属層7
が設けられ、接続孔5を介して多結晶シリコンヒ
ユーズ3は配線金属層7と接続される。配線金属
層7上には半導体ヒユーズ素子を含む半導体集積
回路装置を湿気あるいは汚染から保護するための
保護絶縁膜8が形成される。 Next, the structure of a conventional fuse element will be described with reference to the drawings, taking as an example a semiconductor fuse element in which a polycrystalline silicon layer is used as the material for the blowing part and blowing is performed by applying a voltage. FIGS. 4a and 4b are a plan view and a sectional view for explaining a conventional semiconductor fuse element. Hereinafter, the same parts will be described using the same numbers. Figure 4a,
As shown in FIG. 1B, a silicon dioxide layer 2 is formed on a single crystal silicon substrate 1, and a polycrystalline silicon layer 3, which will become a semiconductor fuse element, is formed thereon.
The polycrystalline silicon fuse 3 is composed of a fusing part 3a and connecting parts 3b at both ends thereof. An interlayer insulating film 4 is formed on the polycrystalline silicon fuse 3.
Further, the interlayer insulating film 4 is provided with a connection hole 5 for electrical connection to the polycrystalline silicon fuse 3 leading to the connection part 3b, and a first opening 6 leading to the fusing part 3a. provided. Further, on the interlayer insulating film 4, a wiring metal layer 7 made of aluminum or the like is formed.
is provided, and the polycrystalline silicon fuse 3 is connected to the wiring metal layer 7 via the connection hole 5 . A protective insulating film 8 is formed on the wiring metal layer 7 to protect the semiconductor integrated circuit device including the semiconductor fuse element from moisture or contamination.
上記構造の半導体ヒユーズ素子において、前記
二酸化シリコン層2は、通常、900〜1000℃程度
のH2−O2雰囲気中における熱酸化工程により形
成されるもので、半導体集積回路装置の他の回路
構成素子(図示せず)の素子領域間の分離等に使
用されるものである。又、半導体ヒユーズ素子と
なる多結晶シリコン層3は、公知の減圧気相成長
法により形成されるが、その成長過程において、
或は、成長後に、リン、ホウ素或はヒ素等の不純
物が内部に導入され、20〜200Ω/□程度の層抵
抗を有するように設定される。層間絶縁膜4及び
保護絶縁膜8はリンを添加した二酸化シリコン等
により構成されるもので、公知の常圧気相成長法
により形成される。又、前記多結晶シリコンヒユ
ーズ3、接続孔5、第一の開孔6及び配線金属層
7等は公知のフオト・リングラフイ法によりパタ
ーニングされる。尚、これらの製造工程のほとん
どは、半導体集積回路装置中の他の回路素子の形
成と同時に行なわれる工程であることは言うまで
もない。 In the semiconductor fuse element having the above structure, the silicon dioxide layer 2 is usually formed by a thermal oxidation process in an H 2 -O 2 atmosphere at about 900 to 1000°C. It is used for separating device regions of a device (not shown). Further, the polycrystalline silicon layer 3 which becomes the semiconductor fuse element is formed by a known low pressure vapor phase growth method, but in the growth process,
Alternatively, after growth, impurities such as phosphorus, boron, or arsenic are introduced into the layer, and the layer resistance is set to about 20 to 200 Ω/□. The interlayer insulating film 4 and the protective insulating film 8 are made of phosphorus-doped silicon dioxide or the like, and are formed by a well-known atmospheric vapor phase growth method. Further, the polycrystalline silicon fuse 3, connection hole 5, first opening 6, wiring metal layer 7, etc. are patterned by a known photolithography method. It goes without saying that most of these manufacturing steps are performed simultaneously with the formation of other circuit elements in the semiconductor integrated circuit device.
前記第一の開孔6は接続孔5の形成と同時或は
個別の工程にて形成されるが、この第一の開孔6
は、半導体集積回路装置の製造工程中における熱
処理により多結晶シリコンヒユーズ3の表面が酸
化されてできる二酸化シリコン膜(図示せず)を
除去するためのもので、該二酸化シリコン膜の除
去により、半導体ヒユーズ素子の溶断時における
印加電圧及び電流を低減させることに効果があ
る。 The first opening 6 is formed at the same time as the formation of the connecting hole 5 or in a separate process.
This is for removing a silicon dioxide film (not shown) formed when the surface of the polycrystalline silicon fuse 3 is oxidized by heat treatment during the manufacturing process of a semiconductor integrated circuit device. This is effective in reducing the applied voltage and current when the fuse element is blown.
前記構造の半導体ヒユーズ素子において、溶断
を容易とするためには、電圧印加時に溶断部3a
以外に加わる電圧を低下する必要がある。即ち、
電圧印加点から接続孔5に至る配線金属層7の抵
抗、接続孔5における接触抵抗、接続孔5から溶
断部3aに至る接続部3bの抵抗を溶断部3aの
抵抗に比較し、十分に小さくしなければならな
い。配線金属層7の層抵抗が多結晶シリコンヒユ
ーズ3の層抵抗に比較し1/200〜1/2000程度
であることを考慮すると、前記条件を満足するた
めには、接続孔5の開孔面積を適度に大きくして
接触抵抗を小さくするとともに、接続孔5より溶
断部3aに至る接続部3bの幅l1を広くし、かつ
長さl2を短かくして接続部3bでの抵抗値を低減
する必要がある。 In the semiconductor fuse element having the above structure, in order to facilitate fusing, the fusing portion 3a must be
It is necessary to reduce the voltage applied to other parts. That is,
The resistance of the wiring metal layer 7 from the voltage application point to the connection hole 5, the contact resistance in the connection hole 5, and the resistance of the connection part 3b from the connection hole 5 to the fusing part 3a are compared with the resistance of the fusing part 3a, and are determined to be sufficiently small. Must. Considering that the layer resistance of the wiring metal layer 7 is about 1/200 to 1/2000 of the layer resistance of the polycrystalline silicon fuse 3, in order to satisfy the above conditions, the opening area of the connection hole 5 must be In addition to reducing the contact resistance by appropriately increasing , the width l 1 of the connection part 3b extending from the connection hole 5 to the fusing part 3a is made wider, and the length l 2 is made shorter to reduce the resistance value at the connection part 3b. There is a need to.
しかるに、前記接続部3bの長さl2は接続部3
b上に信頼性のある電気的接続を行なうためのマ
ージンとなつているため、通常2〜4μm以下と
することはできず、必然的に前記接続部3bの幅
l1を広くすることで対処することとなり、結局、
半導体ヒユーズ素子の寸法を大きなものとするこ
ととなる。 However, the length l 2 of the connecting portion 3b is
Since this is a margin for making a reliable electrical connection on
The solution was to widen l 1 , and in the end,
This increases the size of the semiconductor fuse element.
又、半導体ヒユーズ素子の溶断時にはその溶断
のエネルギーにより溶断部3a上に位置する保護
絶縁膜8にクラツク(割れ)を生じることがあ
る。クラツクの発生時には、該クラツクより湿
気、汚染物等が半導体集積回路装置中に侵入し配
線金属層7等を腐蝕して装置を劣化、破損に導く
ことが知られている。 Furthermore, when the semiconductor fuse element is blown, the energy of the fusion may cause cracks in the protective insulating film 8 located on the blown portion 3a. It is known that when a crack occurs, moisture, contaminants, etc. enter the semiconductor integrated circuit device through the crack and corrode the wiring metal layer 7, etc., leading to deterioration and damage to the device.
このクラツクの発生を防ぐ手段として、第5図
に示す如く、保護絶縁膜8に、溶断部3aに至る
第二の開孔9を設けて、溶断時の過剰なエネルギ
ーを外部に逃がすという提案もあるが、この場合
も次に示す如き欠点を有している。言うまで第二
の開孔9は多結晶シリコンヒユーズ3の溶断、非
溶断にかかわらず形成されるため、前述のクラツ
クによる劣化、破損と同様の現像が発生する。即
ち、第二の開孔9より湿気、汚染物等が半導体集
積回路装置内に浸入し、この場合は、第二の開孔
に最も近接している接続孔5での電気的接続を劣
化させる。この劣化の結果、非溶断の半導体ヒユ
ーズ素子はあたかも溶断された半導体ヒユーズ素
子の如き状態を呈することとなる。 As a means to prevent the occurrence of this crack, as shown in FIG. 5, it has been proposed that a second opening 9 is provided in the protective insulating film 8 leading to the fusing part 3a, so that excess energy at the time of fusing is released to the outside. However, this case also has the following drawbacks. Needless to say, since the second opening 9 is formed regardless of whether the polycrystalline silicon fuse 3 is blown or not, development similar to the deterioration and damage caused by cracks described above occurs. That is, moisture, contaminants, etc. enter the semiconductor integrated circuit device through the second opening 9, and in this case, the electrical connection at the connection hole 5 closest to the second opening is deteriorated. . As a result of this deterioration, the unblown semiconductor fuse element behaves as if it were a blown semiconductor fuse element.
前述の如く、第二の開孔9の有無にかかわら
ず、半導体ヒユーズ素子3を含む半導体集積回路
装置では、湿気、汚染物に対する対策が必要であ
り、第二の開孔9を形成しない場合には、クラツ
クの発生する可能性のある領域内に回路素子を置
かないよう工夫する必要があり、又、第二の開孔
9を形成する場合には、半導体ヒユーズ素子3の
溶断後に第二の開孔9を絶縁物等で埋設する等の
不必要な工程の増加を招く結果となる。 As mentioned above, regardless of the presence or absence of the second opening 9, a semiconductor integrated circuit device including the semiconductor fuse element 3 requires measures against moisture and contaminants. In this case, it is necessary to take measures not to place circuit elements in areas where cracks may occur, and when forming the second opening 9, the second opening 9 should be This results in an increase in unnecessary steps such as burying the opening 9 with an insulator or the like.
(発明の目的)
本発明の目的は、上記の従来の欠点を除去し、
信頼性が高く、溶断を容易とした半導体ヒユーズ
素子を提供することにある。(Object of the invention) The object of the present invention is to eliminate the above-mentioned conventional drawbacks,
An object of the present invention is to provide a semiconductor fuse element that is highly reliable and easy to blow.
(発明の構成)
本発明の半導体ヒユーズ素子は、リン、ホウ素
或はヒ素等を含む多結晶シリコンより成り溶断部
とその両端に位置する接続部とで構成される多結
晶シリコンヒユーズと、該多結晶シリコンヒユー
ズ上に延在する層間絶縁膜と、前記層間絶縁膜に
設けられた前記接続部に達する接続孔と、前記層
間絶縁膜に設けられ前記溶断部に達する第一の開
孔と、前記層間絶縁膜上に延在し前記接続孔を介
して前記多結晶シリコンヒユーズに接続される配
線金属層と、該配線金属層上に延在する保護絶縁
膜とより成り、前記接続孔が前記第一の開孔に近
接し、前記接続部より前記溶断部にわたつて設け
られた第一の接続孔と、前記第一の開孔より離隔
して設けられた第二の接続孔との少なくとも二個
の接続孔より成ることで構成されるものである。(Structure of the Invention) The semiconductor fuse element of the present invention includes a polycrystalline silicon fuse made of polycrystalline silicon containing phosphorus, boron, arsenic, etc., and composed of a fusing part and connecting parts located at both ends of the fusing part, and an interlayer insulating film extending over the crystalline silicon fuse; a connection hole provided in the interlayer insulating film reaching the connection portion; a first opening provided in the interlayer insulating film reaching the fusing portion; It consists of a wiring metal layer extending on an interlayer insulating film and connected to the polycrystalline silicon fuse via the connection hole, and a protective insulating film extending on the wiring metal layer, and the connection hole is connected to the polycrystalline silicon fuse through the connection hole. At least two connecting holes, a first connecting hole provided close to the first opening and extending from the connecting part to the fusing part, and a second connecting hole provided apart from the first opening. It is made up of several connection holes.
(実施例)
以下、本発明の実施例につき図面を参照して詳
細に説明する。第1図a及び第1図bは、それぞ
れ本発明の第一の実施例の半導体ヒユーズ素子に
つき、その構造を説明するための平面図および断
面図である。(Embodiments) Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIGS. 1a and 1b are a plan view and a sectional view, respectively, for explaining the structure of a semiconductor fuse element according to a first embodiment of the present invention.
第1図a,bに示すように従来例に示した手段
と同一の方法により、単結晶シリコン基板1上に
二酸化シリコン膜2を形成し、その上にヒユーズ
素子となる多結晶シリコン層3を形成し、次いで
多結晶シリコンヒユーズ3上に層間絶縁膜4を形
成する。多結晶シリコンヒユーズは、溶断部3a
と、その両端に位置する接続部3bとで構成され
る。次いで、層間絶縁膜4には多結晶シリコンヒ
ユーズ3の接続部3bに至る第一の接続孔15a
及び第二の接続孔15bが形成され、又、多結晶
シリコンヒユーズ3の溶断部3aに至る第一の開
孔6が形成される。次いで、従来例に示した方法
と同様の手段により、層間絶縁膜4上に配線金属
層7が設けられ、多結晶シリコンヒユーズ3は第
一の接続孔15a及び第2の接続孔15bを介し
て配線金属層7により外部回路に接続される。次
いで配線金属層7上に保護絶縁膜8が形成され
る。 As shown in FIGS. 1a and 1b, a silicon dioxide film 2 is formed on a single-crystal silicon substrate 1 by the same method as that shown in the conventional example, and a polycrystalline silicon layer 3, which will become a fuse element, is formed on the silicon dioxide film 2. Then, an interlayer insulating film 4 is formed on the polycrystalline silicon fuse 3. The polycrystalline silicon fuse has a fusing part 3a.
and connecting portions 3b located at both ends thereof. Next, a first connection hole 15a is formed in the interlayer insulating film 4 leading to the connection part 3b of the polycrystalline silicon fuse 3.
and a second connection hole 15b are formed, and a first opening 6 reaching the fusing portion 3a of the polycrystalline silicon fuse 3 is formed. Next, a wiring metal layer 7 is provided on the interlayer insulating film 4 by means similar to the method shown in the conventional example, and the polycrystalline silicon fuse 3 is connected through the first connection hole 15a and the second connection hole 15b. It is connected to an external circuit by a wiring metal layer 7. Next, a protective insulating film 8 is formed on the wiring metal layer 7.
前記第一の接続孔15aはその一部が多結晶シ
リコンヒユーズ3の接続部3b上に形成され、更
にその残部が多結晶シリコンヒユーズ3の溶断部
3a上に形成され、又、第二の接続孔15bは多
結晶シリコンヒユーズ3の接続部3b上に、前記
第一の開孔6より15μm離隔して設けられる。
又、前記第一の開孔6は従来例に示した如く、第
一の接続孔15a及び第二の接続孔15bと同時
に形成されても良く、或は個別の工程において形
成されてもよい。 A part of the first connection hole 15a is formed on the connection part 3b of the polycrystalline silicon fuse 3, the remaining part is formed on the fusion part 3a of the polycrystalline silicon fuse 3, and the second connection hole 15a is formed on the connection part 3b of the polycrystalline silicon fuse 3. The hole 15b is provided on the connecting portion 3b of the polycrystalline silicon fuse 3, spaced apart from the first opening 6 by 15 μm.
Further, the first opening 6 may be formed simultaneously with the first connection hole 15a and the second connection hole 15b, as shown in the conventional example, or may be formed in separate steps.
上記したように構成された本発明の第一の実施
例においては、第一の接続孔15aが多結晶シリ
コンヒユーズ3の溶断部3a上にわたつて設けら
れているため、従来例に示した接続孔5から溶断
部3aに至る接続孔3bの抵抗が存在せず、実質
的に、接続孔15aにおける接触抵抗だけが、多
結晶シリコンヒユーズ3の溶断部3aの抵抗に対
する低減を必要とされる付随の抵抗となる。これ
は、明らかに、多結晶シリコンヒユーズ3の溶断
に要する電圧及び電流を低減することに効果があ
り、又、その溶断時に発生するエネルギーの低減
によりクラツクの発生する頻度を低下させること
に効果がある。又、第二の接続孔15bは、第一
の接続孔15aが従来例中で述べた如く、信頼性
のある電気的接続を行うためのマージンを有しな
い構造となるための補償を行うことを目的とし、
信頼性のある接続を確保するために設けられるも
ので、前記第一の開孔6より15μm程度離隔して
設けられる。 In the first embodiment of the present invention configured as described above, since the first connection hole 15a is provided over the fused portion 3a of the polycrystalline silicon fuse 3, the connection shown in the conventional example is There is no resistance in the connecting hole 3b leading from the hole 5 to the fusing part 3a, and substantially only the contact resistance in the connecting hole 15a is a concomitant that requires reduction with respect to the resistance of the fusing part 3a of the polycrystalline silicon fuse 3. becomes the resistance. This is clearly effective in reducing the voltage and current required to blow the polycrystalline silicon fuse 3, and is also effective in reducing the frequency of cracks by reducing the energy generated when blowing. be. Further, the second connection hole 15b is designed to compensate for the fact that the first connection hole 15a has a structure that does not have a margin for reliable electrical connection, as described in the conventional example. with the purpose of
This is provided to ensure reliable connection, and is provided at a distance of about 15 μm from the first opening 6.
第2図は、本発明者により、第二の接続孔15
bの位置を決定するために行われた実験の結果を
示す図である。実験は、エポキシ等の樹脂による
パツケージに封入された半導体集積回路装置を温
度125℃、湿度100%、圧力3気圧中に300時間放
置して行なつた。第2図はその際の不良率と、前
記第一の開孔6と第二の接続孔15bとの距離と
の相関関係を示すもので、前記第一の開孔6と第
二の接続孔15bとを10μm以上離せば不良率は
激減し、12μm程度以上では0となつていること
が判る。 FIG. 2 shows a second connecting hole 15
FIG. 3 is a diagram showing the results of an experiment conducted to determine the position of b. In the experiment, a semiconductor integrated circuit device sealed in a package made of resin such as epoxy was left for 300 hours at a temperature of 125° C., a humidity of 100%, and a pressure of 3 atmospheres. FIG. 2 shows the correlation between the defective rate at that time and the distance between the first opening 6 and the second connection hole 15b. 15b by 10 μm or more, the defective rate decreases dramatically, and it becomes 0 when the distance is about 12 μm or more.
第3図は本発明の第二の実施例の半導体ヒユー
ズ素子につき、その構造を説明するための断面図
である。本発明の第二の実施例は、本発明の第一
の実施例の半導体ヒユーズ素子に対し、その保護
絶縁膜8に対して、多結晶シリコンヒユーズ3の
溶断部3a上に達する第二の開孔9を追加するも
ので、この第二の開孔9以外は本発明の第一の実
施例の半導体ヒユーズ素子と同一である。前記第
二の開孔9は、従来例中に示した如く、多結晶シ
リコンヒユーズ3の溶断部3a上の保護絶縁膜8
にクラツクが発生することを防ぐためのものであ
り、本発明の第一の実施例中に示した如く、半導
体ヒユーズ素子の信頼性を低下するものではな
い。 FIG. 3 is a sectional view for explaining the structure of a semiconductor fuse element according to a second embodiment of the present invention. The second embodiment of the present invention is a semiconductor fuse element according to the first embodiment of the present invention, in which a second opening is formed in the protective insulating film 8 to reach above the fused portion 3a of the polycrystalline silicon fuse 3. A hole 9 is added, and the semiconductor fuse element other than this second hole 9 is the same as the semiconductor fuse element of the first embodiment of the present invention. The second opening 9 is formed in the protective insulating film 8 on the fused portion 3a of the polycrystalline silicon fuse 3, as shown in the conventional example.
This is to prevent cracks from occurring in the semiconductor fuse element, and as shown in the first embodiment of the present invention, it does not reduce the reliability of the semiconductor fuse element.
(発明の効果)
以上、詳細に説明したように、本発明の半導体
ヒユーズ素子は多結晶シリコンヒユーズの溶断部
上にわたる第一の接続孔により、溶断を容易とす
るとともに、第二の接続孔により信頼性を高める
ことが可能となる。(Effects of the Invention) As described above in detail, the semiconductor fuse element of the present invention facilitates fusing by the first connecting hole extending over the blowing part of the polycrystalline silicon fuse, and by the second connecting hole. It becomes possible to improve reliability.
第1図a,bは本発明の第一の実施例の平面図
及び断面図、第2図は本発明の実施例の第一の開
孔第二の接続孔間距離と不良率の関係を示す図、
第3図は本発明の第二の実施例の断面図、第4図
a,bは従来の半導体ヒユーズ素子の平面図及び
断面図、第5図は従来の半導体ヒユーズ素子の他
の例の断面図である。
1……単結晶シリコン基板、2……二酸化シリ
コン層、3……多結晶シリコンヒユーズ、3a…
…溶断部、3b……接続部、4……層間絶縁膜、
5……接続孔、15a……第一の接続孔、15b
……第二の接続孔、6……第一の開孔、7……配
線金属層、8……保護絶縁膜、9……第二の開
孔。
Figures 1a and b are a plan view and a sectional view of the first embodiment of the present invention, and Figure 2 shows the relationship between the distance between the first opening and the second connecting hole and the defective rate in the embodiment of the present invention. The figure shown,
FIG. 3 is a sectional view of a second embodiment of the present invention, FIGS. 4a and 4b are a plan view and a sectional view of a conventional semiconductor fuse element, and FIG. 5 is a sectional view of another example of a conventional semiconductor fuse element. It is a diagram. DESCRIPTION OF SYMBOLS 1...Single crystal silicon substrate, 2...Silicon dioxide layer, 3...Polycrystalline silicon fuse, 3a...
... Fusing part, 3b... Connection part, 4... Interlayer insulating film,
5... Connection hole, 15a... First connection hole, 15b
...Second connection hole, 6...First opening, 7... Wiring metal layer, 8... Protective insulating film, 9... Second opening.
Claims (1)
コンより成り、溶断部とその両端に位置する接続
部とで構成される多結晶シリコンヒユーズと、該
多結晶シリコンヒユーズ上に延在する層間絶縁膜
と、該層間絶縁膜に設けられ前記接続部に達する
接続孔と、前記層間絶縁膜に設けられ前記溶断部
に達する第一の開孔と、前記層間絶縁膜上に延在
し前記接続孔を介して前記多結晶シリコンヒユー
ズに接続される配線金属層と、該配線金属層上に
延在する保護絶縁膜とより成る半導体ヒユーズ素
子において、前記接続孔が前記第一の開孔に近接
し前記接続部より前記溶断部にわたつて設けられ
た第一の接続孔と、前記第一の開孔より離隔して
設けられた第二の接続孔との少なくとも二個の接
続孔より成ることを特徴とする半導体ヒユーズ素
子。 2 表面保護絶縁膜に、前記多結晶シリコンヒユ
ーズの溶断部に達する第二の開孔が設けられたこ
とを特徴とする特許請求の範囲第1項記載の半導
体ヒユーズ素子。[Claims] 1. A polycrystalline silicon fuse made of polycrystalline silicon containing phosphorus, boron, arsenic, etc., and consisting of a fusing part and connecting parts located at both ends of the fuse, and a polycrystalline silicon fuse on the polycrystalline silicon fuse. an interlayer insulating film extending on the interlayer insulating film, a connection hole provided in the interlayer insulating film and reaching the connection portion, a first opening provided in the interlayer insulating film and reaching the fusing portion, and a first opening provided on the interlayer insulating film reaching the melting portion; In a semiconductor fuse element comprising a wiring metal layer extending and connected to the polycrystalline silicon fuse via the connection hole, and a protective insulating film extending over the wiring metal layer, the connection hole is connected to the first polycrystalline silicon fuse. at least two connecting holes, a first connecting hole provided close to the opening and extending from the connecting part to the fusing part, and a second connecting hole provided apart from the first opening. A semiconductor fuse element characterized by comprising a connection hole. 2. The semiconductor fuse element according to claim 1, wherein the surface protection insulating film is provided with a second opening that reaches the fused portion of the polycrystalline silicon fuse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15481284A JPS6132551A (en) | 1984-07-25 | 1984-07-25 | Semiconductor fuse element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15481284A JPS6132551A (en) | 1984-07-25 | 1984-07-25 | Semiconductor fuse element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132551A JPS6132551A (en) | 1986-02-15 |
| JPH0363819B2 true JPH0363819B2 (en) | 1991-10-02 |
Family
ID=15592413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15481284A Granted JPS6132551A (en) | 1984-07-25 | 1984-07-25 | Semiconductor fuse element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132551A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139550A (en) * | 1984-07-31 | 1986-02-25 | Nec Corp | Semiconductor fuse element |
| JPH074973U (en) * | 1993-06-18 | 1995-01-24 | 株式会社清水合金製作所 | Air valve |
| JP2007081152A (en) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | Semiconductor device |
-
1984
- 1984-07-25 JP JP15481284A patent/JPS6132551A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132551A (en) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| EP0025347B1 (en) | Semiconductor devices having fuses | |
| US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
| US4460914A (en) | Programmable semiconductor device and method of manufacturing same | |
| EP0083211B1 (en) | Semiconductor device with fuse | |
| JP3255524B2 (en) | Semiconductor device having redundant circuit and method of manufacturing the same | |
| JPS5846174B2 (en) | semiconductor integrated circuit | |
| US4774561A (en) | Semiconductor device | |
| JPS6359252B2 (en) | ||
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| JPH02265259A (en) | Manufacture of soluble link which has anxilrary link | |
| JPH02153552A (en) | Semiconductor element and its manufacture | |
| JPS6132551A (en) | Semiconductor fuse element | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| JPH0527983B2 (en) | ||
| JPS59154038A (en) | semiconductor equipment | |
| JPH0225263B2 (en) | ||
| JPS6130060A (en) | Manufacture of semiconductor fuse element | |
| JPS6412097B2 (en) | ||
| JP2004111420A (en) | Method for manufacturing semiconductor device | |
| JPS58190055A (en) | Semiconductor device and preparation of the same | |
| JP2508293B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0616536B2 (en) | Semiconductor device having fuse ROM and method of conducting fuse ROM | |
| JPS60134437A (en) | Fusing device and manufacture thereof |