JPH0363819B2 - - Google Patents
Info
- Publication number
- JPH0363819B2 JPH0363819B2 JP59154812A JP15481284A JPH0363819B2 JP H0363819 B2 JPH0363819 B2 JP H0363819B2 JP 59154812 A JP59154812 A JP 59154812A JP 15481284 A JP15481284 A JP 15481284A JP H0363819 B2 JPH0363819 B2 JP H0363819B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- fuse
- insulating film
- opening
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体ヒユーズ素子に関し、特に半導
体記憶装置の冗長回路及びアナログ系の半導体集
積回路装置のトリミング回路に適する半導体ヒユ
ーズ素子に関する。
体記憶装置の冗長回路及びアナログ系の半導体集
積回路装置のトリミング回路に適する半導体ヒユ
ーズ素子に関する。
(従来技術)
近年、半導体集積回路装置においてはその高密
度化、高集積化の進歩が著しい。この高密度化、
高集積化は回路構成技術、製造技術の進歩により
可能となつたものではあるが、そのチツプ面積は
使用素子寸法の縮小に助けられながらも次第に増
加してきている。公知の如く、半導体集積回路装
置の製造においては、チツプ面積の増加は同時に
製品歩留の低下を伴なうものであり、この歩留低
下の補償を行なうことが重要な課題となりつつあ
る。例えば、半導体記憶回路装置においては、そ
の不良原因の一要素として記憶セルの1個又は2
個の不良による場合が挙げられるが、この場合、
前記不良の記憶セルを良品の記憶セルと代替する
ことにより不良チツプを良品チツプにすることが
可能な訳である。即ち、必要な記憶セル以外に予
備の記憶セルを準備しておき、前記不良の記憶セ
ルを含む行又は列の記憶セル対を予備の良品記憶
セル対と置き換えるという冗長回路の概念が提案
されている。この置き換えは、アドレスデコーダ
回路中にヒユーズ素子を挿入しておき、そのヒユ
ーズ素子を溶断あるいは非溶断とすることにより
論理を変更すること等により行なわれる。
度化、高集積化の進歩が著しい。この高密度化、
高集積化は回路構成技術、製造技術の進歩により
可能となつたものではあるが、そのチツプ面積は
使用素子寸法の縮小に助けられながらも次第に増
加してきている。公知の如く、半導体集積回路装
置の製造においては、チツプ面積の増加は同時に
製品歩留の低下を伴なうものであり、この歩留低
下の補償を行なうことが重要な課題となりつつあ
る。例えば、半導体記憶回路装置においては、そ
の不良原因の一要素として記憶セルの1個又は2
個の不良による場合が挙げられるが、この場合、
前記不良の記憶セルを良品の記憶セルと代替する
ことにより不良チツプを良品チツプにすることが
可能な訳である。即ち、必要な記憶セル以外に予
備の記憶セルを準備しておき、前記不良の記憶セ
ルを含む行又は列の記憶セル対を予備の良品記憶
セル対と置き換えるという冗長回路の概念が提案
されている。この置き換えは、アドレスデコーダ
回路中にヒユーズ素子を挿入しておき、そのヒユ
ーズ素子を溶断あるいは非溶断とすることにより
論理を変更すること等により行なわれる。
又、アナログ系の半導体集積回路装置において
は、その装置の製造終了後に製造工程のバラツキ
による特性の変化を補正することが必要となる場
合がある。前記補正は、例えば、増幅器の利得調
整やオフセツトの調節等であるが、この補正は演
算増幅器の帰還回路として抵抗とヒユーズ素子と
の並列接続対より成るトリミング回路を利用し、
前記ヒユーズ素子のいくつかを溶断することによ
り行なわれる。前記冗長回路及びトリミング回路
に使用するヒユーズ素子は通常多結晶シリコン層
或は、アルミニウム層で形成し、その溶断はレー
ザー光の照射エネルギーによつて、或はヒユーズ
素子の両端に電圧を印加することにより発生する
ジユール熱によつて行なわれる。
は、その装置の製造終了後に製造工程のバラツキ
による特性の変化を補正することが必要となる場
合がある。前記補正は、例えば、増幅器の利得調
整やオフセツトの調節等であるが、この補正は演
算増幅器の帰還回路として抵抗とヒユーズ素子と
の並列接続対より成るトリミング回路を利用し、
前記ヒユーズ素子のいくつかを溶断することによ
り行なわれる。前記冗長回路及びトリミング回路
に使用するヒユーズ素子は通常多結晶シリコン層
或は、アルミニウム層で形成し、その溶断はレー
ザー光の照射エネルギーによつて、或はヒユーズ
素子の両端に電圧を印加することにより発生する
ジユール熱によつて行なわれる。
次に、従来のヒユーズ素子の構造に関し、多結
晶シリコン層を溶断部の材料とし、電圧印加によ
り溶断を行なう半導体ヒユーズ素子を例に挙げ
て、図面を用いて説明する。第4図a,bは、従
来の半導体ヒユーズ素子を説明するための平面図
および断面図である。以下同一の部分に対しては
同一の番号を使用して説明を行なう。第4図a,
bに示すように、単結晶シリコン基板1上に、二
酸化シリコン層2を形成し、その上に半導体ヒユ
ーズ素子となる多結晶シリコン層3を形成する。
多結晶シリコンヒユーズ3は、溶断部3aと、そ
の両端の接続部3bとで構成される。多結晶シリ
コンヒユーズ3上には層間絶縁膜4が形成され、
更に、層間絶縁膜4には、前記接続部3bに至る
多結晶シリコンヒユーズ3に電気的接続を行なう
為の接続孔5が設けられ、又、前記溶断部3aに
至る第一の開孔6が設けられる。更に、層間絶縁
膜4上にはアルミニウム等より成る配線金属層7
が設けられ、接続孔5を介して多結晶シリコンヒ
ユーズ3は配線金属層7と接続される。配線金属
層7上には半導体ヒユーズ素子を含む半導体集積
回路装置を湿気あるいは汚染から保護するための
保護絶縁膜8が形成される。
晶シリコン層を溶断部の材料とし、電圧印加によ
り溶断を行なう半導体ヒユーズ素子を例に挙げ
て、図面を用いて説明する。第4図a,bは、従
来の半導体ヒユーズ素子を説明するための平面図
および断面図である。以下同一の部分に対しては
同一の番号を使用して説明を行なう。第4図a,
bに示すように、単結晶シリコン基板1上に、二
酸化シリコン層2を形成し、その上に半導体ヒユ
ーズ素子となる多結晶シリコン層3を形成する。
多結晶シリコンヒユーズ3は、溶断部3aと、そ
の両端の接続部3bとで構成される。多結晶シリ
コンヒユーズ3上には層間絶縁膜4が形成され、
更に、層間絶縁膜4には、前記接続部3bに至る
多結晶シリコンヒユーズ3に電気的接続を行なう
為の接続孔5が設けられ、又、前記溶断部3aに
至る第一の開孔6が設けられる。更に、層間絶縁
膜4上にはアルミニウム等より成る配線金属層7
が設けられ、接続孔5を介して多結晶シリコンヒ
ユーズ3は配線金属層7と接続される。配線金属
層7上には半導体ヒユーズ素子を含む半導体集積
回路装置を湿気あるいは汚染から保護するための
保護絶縁膜8が形成される。
上記構造の半導体ヒユーズ素子において、前記
二酸化シリコン層2は、通常、900〜1000℃程度
のH2−O2雰囲気中における熱酸化工程により形
成されるもので、半導体集積回路装置の他の回路
構成素子(図示せず)の素子領域間の分離等に使
用されるものである。又、半導体ヒユーズ素子と
なる多結晶シリコン層3は、公知の減圧気相成長
法により形成されるが、その成長過程において、
或は、成長後に、リン、ホウ素或はヒ素等の不純
物が内部に導入され、20〜200Ω/□程度の層抵
抗を有するように設定される。層間絶縁膜4及び
保護絶縁膜8はリンを添加した二酸化シリコン等
により構成されるもので、公知の常圧気相成長法
により形成される。又、前記多結晶シリコンヒユ
ーズ3、接続孔5、第一の開孔6及び配線金属層
7等は公知のフオト・リングラフイ法によりパタ
ーニングされる。尚、これらの製造工程のほとん
どは、半導体集積回路装置中の他の回路素子の形
成と同時に行なわれる工程であることは言うまで
もない。
二酸化シリコン層2は、通常、900〜1000℃程度
のH2−O2雰囲気中における熱酸化工程により形
成されるもので、半導体集積回路装置の他の回路
構成素子(図示せず)の素子領域間の分離等に使
用されるものである。又、半導体ヒユーズ素子と
なる多結晶シリコン層3は、公知の減圧気相成長
法により形成されるが、その成長過程において、
或は、成長後に、リン、ホウ素或はヒ素等の不純
物が内部に導入され、20〜200Ω/□程度の層抵
抗を有するように設定される。層間絶縁膜4及び
保護絶縁膜8はリンを添加した二酸化シリコン等
により構成されるもので、公知の常圧気相成長法
により形成される。又、前記多結晶シリコンヒユ
ーズ3、接続孔5、第一の開孔6及び配線金属層
7等は公知のフオト・リングラフイ法によりパタ
ーニングされる。尚、これらの製造工程のほとん
どは、半導体集積回路装置中の他の回路素子の形
成と同時に行なわれる工程であることは言うまで
もない。
前記第一の開孔6は接続孔5の形成と同時或は
個別の工程にて形成されるが、この第一の開孔6
は、半導体集積回路装置の製造工程中における熱
処理により多結晶シリコンヒユーズ3の表面が酸
化されてできる二酸化シリコン膜(図示せず)を
除去するためのもので、該二酸化シリコン膜の除
去により、半導体ヒユーズ素子の溶断時における
印加電圧及び電流を低減させることに効果があ
る。
個別の工程にて形成されるが、この第一の開孔6
は、半導体集積回路装置の製造工程中における熱
処理により多結晶シリコンヒユーズ3の表面が酸
化されてできる二酸化シリコン膜(図示せず)を
除去するためのもので、該二酸化シリコン膜の除
去により、半導体ヒユーズ素子の溶断時における
印加電圧及び電流を低減させることに効果があ
る。
前記構造の半導体ヒユーズ素子において、溶断
を容易とするためには、電圧印加時に溶断部3a
以外に加わる電圧を低下する必要がある。即ち、
電圧印加点から接続孔5に至る配線金属層7の抵
抗、接続孔5における接触抵抗、接続孔5から溶
断部3aに至る接続部3bの抵抗を溶断部3aの
抵抗に比較し、十分に小さくしなければならな
い。配線金属層7の層抵抗が多結晶シリコンヒユ
ーズ3の層抵抗に比較し1/200〜1/2000程度
であることを考慮すると、前記条件を満足するた
めには、接続孔5の開孔面積を適度に大きくして
接触抵抗を小さくするとともに、接続孔5より溶
断部3aに至る接続部3bの幅l1を広くし、かつ
長さl2を短かくして接続部3bでの抵抗値を低減
する必要がある。
を容易とするためには、電圧印加時に溶断部3a
以外に加わる電圧を低下する必要がある。即ち、
電圧印加点から接続孔5に至る配線金属層7の抵
抗、接続孔5における接触抵抗、接続孔5から溶
断部3aに至る接続部3bの抵抗を溶断部3aの
抵抗に比較し、十分に小さくしなければならな
い。配線金属層7の層抵抗が多結晶シリコンヒユ
ーズ3の層抵抗に比較し1/200〜1/2000程度
であることを考慮すると、前記条件を満足するた
めには、接続孔5の開孔面積を適度に大きくして
接触抵抗を小さくするとともに、接続孔5より溶
断部3aに至る接続部3bの幅l1を広くし、かつ
長さl2を短かくして接続部3bでの抵抗値を低減
する必要がある。
しかるに、前記接続部3bの長さl2は接続部3
b上に信頼性のある電気的接続を行なうためのマ
ージンとなつているため、通常2〜4μm以下と
することはできず、必然的に前記接続部3bの幅
l1を広くすることで対処することとなり、結局、
半導体ヒユーズ素子の寸法を大きなものとするこ
ととなる。
b上に信頼性のある電気的接続を行なうためのマ
ージンとなつているため、通常2〜4μm以下と
することはできず、必然的に前記接続部3bの幅
l1を広くすることで対処することとなり、結局、
半導体ヒユーズ素子の寸法を大きなものとするこ
ととなる。
又、半導体ヒユーズ素子の溶断時にはその溶断
のエネルギーにより溶断部3a上に位置する保護
絶縁膜8にクラツク(割れ)を生じることがあ
る。クラツクの発生時には、該クラツクより湿
気、汚染物等が半導体集積回路装置中に侵入し配
線金属層7等を腐蝕して装置を劣化、破損に導く
ことが知られている。
のエネルギーにより溶断部3a上に位置する保護
絶縁膜8にクラツク(割れ)を生じることがあ
る。クラツクの発生時には、該クラツクより湿
気、汚染物等が半導体集積回路装置中に侵入し配
線金属層7等を腐蝕して装置を劣化、破損に導く
ことが知られている。
このクラツクの発生を防ぐ手段として、第5図
に示す如く、保護絶縁膜8に、溶断部3aに至る
第二の開孔9を設けて、溶断時の過剰なエネルギ
ーを外部に逃がすという提案もあるが、この場合
も次に示す如き欠点を有している。言うまで第二
の開孔9は多結晶シリコンヒユーズ3の溶断、非
溶断にかかわらず形成されるため、前述のクラツ
クによる劣化、破損と同様の現像が発生する。即
ち、第二の開孔9より湿気、汚染物等が半導体集
積回路装置内に浸入し、この場合は、第二の開孔
に最も近接している接続孔5での電気的接続を劣
化させる。この劣化の結果、非溶断の半導体ヒユ
ーズ素子はあたかも溶断された半導体ヒユーズ素
子の如き状態を呈することとなる。
に示す如く、保護絶縁膜8に、溶断部3aに至る
第二の開孔9を設けて、溶断時の過剰なエネルギ
ーを外部に逃がすという提案もあるが、この場合
も次に示す如き欠点を有している。言うまで第二
の開孔9は多結晶シリコンヒユーズ3の溶断、非
溶断にかかわらず形成されるため、前述のクラツ
クによる劣化、破損と同様の現像が発生する。即
ち、第二の開孔9より湿気、汚染物等が半導体集
積回路装置内に浸入し、この場合は、第二の開孔
に最も近接している接続孔5での電気的接続を劣
化させる。この劣化の結果、非溶断の半導体ヒユ
ーズ素子はあたかも溶断された半導体ヒユーズ素
子の如き状態を呈することとなる。
前述の如く、第二の開孔9の有無にかかわら
ず、半導体ヒユーズ素子3を含む半導体集積回路
装置では、湿気、汚染物に対する対策が必要であ
り、第二の開孔9を形成しない場合には、クラツ
クの発生する可能性のある領域内に回路素子を置
かないよう工夫する必要があり、又、第二の開孔
9を形成する場合には、半導体ヒユーズ素子3の
溶断後に第二の開孔9を絶縁物等で埋設する等の
不必要な工程の増加を招く結果となる。
ず、半導体ヒユーズ素子3を含む半導体集積回路
装置では、湿気、汚染物に対する対策が必要であ
り、第二の開孔9を形成しない場合には、クラツ
クの発生する可能性のある領域内に回路素子を置
かないよう工夫する必要があり、又、第二の開孔
9を形成する場合には、半導体ヒユーズ素子3の
溶断後に第二の開孔9を絶縁物等で埋設する等の
不必要な工程の増加を招く結果となる。
(発明の目的)
本発明の目的は、上記の従来の欠点を除去し、
信頼性が高く、溶断を容易とした半導体ヒユーズ
素子を提供することにある。
信頼性が高く、溶断を容易とした半導体ヒユーズ
素子を提供することにある。
(発明の構成)
本発明の半導体ヒユーズ素子は、リン、ホウ素
或はヒ素等を含む多結晶シリコンより成り溶断部
とその両端に位置する接続部とで構成される多結
晶シリコンヒユーズと、該多結晶シリコンヒユー
ズ上に延在する層間絶縁膜と、前記層間絶縁膜に
設けられた前記接続部に達する接続孔と、前記層
間絶縁膜に設けられ前記溶断部に達する第一の開
孔と、前記層間絶縁膜上に延在し前記接続孔を介
して前記多結晶シリコンヒユーズに接続される配
線金属層と、該配線金属層上に延在する保護絶縁
膜とより成り、前記接続孔が前記第一の開孔に近
接し、前記接続部より前記溶断部にわたつて設け
られた第一の接続孔と、前記第一の開孔より離隔
して設けられた第二の接続孔との少なくとも二個
の接続孔より成ることで構成されるものである。
或はヒ素等を含む多結晶シリコンより成り溶断部
とその両端に位置する接続部とで構成される多結
晶シリコンヒユーズと、該多結晶シリコンヒユー
ズ上に延在する層間絶縁膜と、前記層間絶縁膜に
設けられた前記接続部に達する接続孔と、前記層
間絶縁膜に設けられ前記溶断部に達する第一の開
孔と、前記層間絶縁膜上に延在し前記接続孔を介
して前記多結晶シリコンヒユーズに接続される配
線金属層と、該配線金属層上に延在する保護絶縁
膜とより成り、前記接続孔が前記第一の開孔に近
接し、前記接続部より前記溶断部にわたつて設け
られた第一の接続孔と、前記第一の開孔より離隔
して設けられた第二の接続孔との少なくとも二個
の接続孔より成ることで構成されるものである。
(実施例)
以下、本発明の実施例につき図面を参照して詳
細に説明する。第1図a及び第1図bは、それぞ
れ本発明の第一の実施例の半導体ヒユーズ素子に
つき、その構造を説明するための平面図および断
面図である。
細に説明する。第1図a及び第1図bは、それぞ
れ本発明の第一の実施例の半導体ヒユーズ素子に
つき、その構造を説明するための平面図および断
面図である。
第1図a,bに示すように従来例に示した手段
と同一の方法により、単結晶シリコン基板1上に
二酸化シリコン膜2を形成し、その上にヒユーズ
素子となる多結晶シリコン層3を形成し、次いで
多結晶シリコンヒユーズ3上に層間絶縁膜4を形
成する。多結晶シリコンヒユーズは、溶断部3a
と、その両端に位置する接続部3bとで構成され
る。次いで、層間絶縁膜4には多結晶シリコンヒ
ユーズ3の接続部3bに至る第一の接続孔15a
及び第二の接続孔15bが形成され、又、多結晶
シリコンヒユーズ3の溶断部3aに至る第一の開
孔6が形成される。次いで、従来例に示した方法
と同様の手段により、層間絶縁膜4上に配線金属
層7が設けられ、多結晶シリコンヒユーズ3は第
一の接続孔15a及び第2の接続孔15bを介し
て配線金属層7により外部回路に接続される。次
いで配線金属層7上に保護絶縁膜8が形成され
る。
と同一の方法により、単結晶シリコン基板1上に
二酸化シリコン膜2を形成し、その上にヒユーズ
素子となる多結晶シリコン層3を形成し、次いで
多結晶シリコンヒユーズ3上に層間絶縁膜4を形
成する。多結晶シリコンヒユーズは、溶断部3a
と、その両端に位置する接続部3bとで構成され
る。次いで、層間絶縁膜4には多結晶シリコンヒ
ユーズ3の接続部3bに至る第一の接続孔15a
及び第二の接続孔15bが形成され、又、多結晶
シリコンヒユーズ3の溶断部3aに至る第一の開
孔6が形成される。次いで、従来例に示した方法
と同様の手段により、層間絶縁膜4上に配線金属
層7が設けられ、多結晶シリコンヒユーズ3は第
一の接続孔15a及び第2の接続孔15bを介し
て配線金属層7により外部回路に接続される。次
いで配線金属層7上に保護絶縁膜8が形成され
る。
前記第一の接続孔15aはその一部が多結晶シ
リコンヒユーズ3の接続部3b上に形成され、更
にその残部が多結晶シリコンヒユーズ3の溶断部
3a上に形成され、又、第二の接続孔15bは多
結晶シリコンヒユーズ3の接続部3b上に、前記
第一の開孔6より15μm離隔して設けられる。
又、前記第一の開孔6は従来例に示した如く、第
一の接続孔15a及び第二の接続孔15bと同時
に形成されても良く、或は個別の工程において形
成されてもよい。
リコンヒユーズ3の接続部3b上に形成され、更
にその残部が多結晶シリコンヒユーズ3の溶断部
3a上に形成され、又、第二の接続孔15bは多
結晶シリコンヒユーズ3の接続部3b上に、前記
第一の開孔6より15μm離隔して設けられる。
又、前記第一の開孔6は従来例に示した如く、第
一の接続孔15a及び第二の接続孔15bと同時
に形成されても良く、或は個別の工程において形
成されてもよい。
上記したように構成された本発明の第一の実施
例においては、第一の接続孔15aが多結晶シリ
コンヒユーズ3の溶断部3a上にわたつて設けら
れているため、従来例に示した接続孔5から溶断
部3aに至る接続孔3bの抵抗が存在せず、実質
的に、接続孔15aにおける接触抵抗だけが、多
結晶シリコンヒユーズ3の溶断部3aの抵抗に対
する低減を必要とされる付随の抵抗となる。これ
は、明らかに、多結晶シリコンヒユーズ3の溶断
に要する電圧及び電流を低減することに効果があ
り、又、その溶断時に発生するエネルギーの低減
によりクラツクの発生する頻度を低下させること
に効果がある。又、第二の接続孔15bは、第一
の接続孔15aが従来例中で述べた如く、信頼性
のある電気的接続を行うためのマージンを有しな
い構造となるための補償を行うことを目的とし、
信頼性のある接続を確保するために設けられるも
ので、前記第一の開孔6より15μm程度離隔して
設けられる。
例においては、第一の接続孔15aが多結晶シリ
コンヒユーズ3の溶断部3a上にわたつて設けら
れているため、従来例に示した接続孔5から溶断
部3aに至る接続孔3bの抵抗が存在せず、実質
的に、接続孔15aにおける接触抵抗だけが、多
結晶シリコンヒユーズ3の溶断部3aの抵抗に対
する低減を必要とされる付随の抵抗となる。これ
は、明らかに、多結晶シリコンヒユーズ3の溶断
に要する電圧及び電流を低減することに効果があ
り、又、その溶断時に発生するエネルギーの低減
によりクラツクの発生する頻度を低下させること
に効果がある。又、第二の接続孔15bは、第一
の接続孔15aが従来例中で述べた如く、信頼性
のある電気的接続を行うためのマージンを有しな
い構造となるための補償を行うことを目的とし、
信頼性のある接続を確保するために設けられるも
ので、前記第一の開孔6より15μm程度離隔して
設けられる。
第2図は、本発明者により、第二の接続孔15
bの位置を決定するために行われた実験の結果を
示す図である。実験は、エポキシ等の樹脂による
パツケージに封入された半導体集積回路装置を温
度125℃、湿度100%、圧力3気圧中に300時間放
置して行なつた。第2図はその際の不良率と、前
記第一の開孔6と第二の接続孔15bとの距離と
の相関関係を示すもので、前記第一の開孔6と第
二の接続孔15bとを10μm以上離せば不良率は
激減し、12μm程度以上では0となつていること
が判る。
bの位置を決定するために行われた実験の結果を
示す図である。実験は、エポキシ等の樹脂による
パツケージに封入された半導体集積回路装置を温
度125℃、湿度100%、圧力3気圧中に300時間放
置して行なつた。第2図はその際の不良率と、前
記第一の開孔6と第二の接続孔15bとの距離と
の相関関係を示すもので、前記第一の開孔6と第
二の接続孔15bとを10μm以上離せば不良率は
激減し、12μm程度以上では0となつていること
が判る。
第3図は本発明の第二の実施例の半導体ヒユー
ズ素子につき、その構造を説明するための断面図
である。本発明の第二の実施例は、本発明の第一
の実施例の半導体ヒユーズ素子に対し、その保護
絶縁膜8に対して、多結晶シリコンヒユーズ3の
溶断部3a上に達する第二の開孔9を追加するも
ので、この第二の開孔9以外は本発明の第一の実
施例の半導体ヒユーズ素子と同一である。前記第
二の開孔9は、従来例中に示した如く、多結晶シ
リコンヒユーズ3の溶断部3a上の保護絶縁膜8
にクラツクが発生することを防ぐためのものであ
り、本発明の第一の実施例中に示した如く、半導
体ヒユーズ素子の信頼性を低下するものではな
い。
ズ素子につき、その構造を説明するための断面図
である。本発明の第二の実施例は、本発明の第一
の実施例の半導体ヒユーズ素子に対し、その保護
絶縁膜8に対して、多結晶シリコンヒユーズ3の
溶断部3a上に達する第二の開孔9を追加するも
ので、この第二の開孔9以外は本発明の第一の実
施例の半導体ヒユーズ素子と同一である。前記第
二の開孔9は、従来例中に示した如く、多結晶シ
リコンヒユーズ3の溶断部3a上の保護絶縁膜8
にクラツクが発生することを防ぐためのものであ
り、本発明の第一の実施例中に示した如く、半導
体ヒユーズ素子の信頼性を低下するものではな
い。
(発明の効果)
以上、詳細に説明したように、本発明の半導体
ヒユーズ素子は多結晶シリコンヒユーズの溶断部
上にわたる第一の接続孔により、溶断を容易とす
るとともに、第二の接続孔により信頼性を高める
ことが可能となる。
ヒユーズ素子は多結晶シリコンヒユーズの溶断部
上にわたる第一の接続孔により、溶断を容易とす
るとともに、第二の接続孔により信頼性を高める
ことが可能となる。
第1図a,bは本発明の第一の実施例の平面図
及び断面図、第2図は本発明の実施例の第一の開
孔第二の接続孔間距離と不良率の関係を示す図、
第3図は本発明の第二の実施例の断面図、第4図
a,bは従来の半導体ヒユーズ素子の平面図及び
断面図、第5図は従来の半導体ヒユーズ素子の他
の例の断面図である。 1……単結晶シリコン基板、2……二酸化シリ
コン層、3……多結晶シリコンヒユーズ、3a…
…溶断部、3b……接続部、4……層間絶縁膜、
5……接続孔、15a……第一の接続孔、15b
……第二の接続孔、6……第一の開孔、7……配
線金属層、8……保護絶縁膜、9……第二の開
孔。
及び断面図、第2図は本発明の実施例の第一の開
孔第二の接続孔間距離と不良率の関係を示す図、
第3図は本発明の第二の実施例の断面図、第4図
a,bは従来の半導体ヒユーズ素子の平面図及び
断面図、第5図は従来の半導体ヒユーズ素子の他
の例の断面図である。 1……単結晶シリコン基板、2……二酸化シリ
コン層、3……多結晶シリコンヒユーズ、3a…
…溶断部、3b……接続部、4……層間絶縁膜、
5……接続孔、15a……第一の接続孔、15b
……第二の接続孔、6……第一の開孔、7……配
線金属層、8……保護絶縁膜、9……第二の開
孔。
Claims (1)
- 【特許請求の範囲】 1 リン、ホウ素、或はヒ素等を含む多結晶シリ
コンより成り、溶断部とその両端に位置する接続
部とで構成される多結晶シリコンヒユーズと、該
多結晶シリコンヒユーズ上に延在する層間絶縁膜
と、該層間絶縁膜に設けられ前記接続部に達する
接続孔と、前記層間絶縁膜に設けられ前記溶断部
に達する第一の開孔と、前記層間絶縁膜上に延在
し前記接続孔を介して前記多結晶シリコンヒユー
ズに接続される配線金属層と、該配線金属層上に
延在する保護絶縁膜とより成る半導体ヒユーズ素
子において、前記接続孔が前記第一の開孔に近接
し前記接続部より前記溶断部にわたつて設けられ
た第一の接続孔と、前記第一の開孔より離隔して
設けられた第二の接続孔との少なくとも二個の接
続孔より成ることを特徴とする半導体ヒユーズ素
子。 2 表面保護絶縁膜に、前記多結晶シリコンヒユ
ーズの溶断部に達する第二の開孔が設けられたこ
とを特徴とする特許請求の範囲第1項記載の半導
体ヒユーズ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15481284A JPS6132551A (ja) | 1984-07-25 | 1984-07-25 | 半導体ヒユ−ズ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15481284A JPS6132551A (ja) | 1984-07-25 | 1984-07-25 | 半導体ヒユ−ズ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6132551A JPS6132551A (ja) | 1986-02-15 |
| JPH0363819B2 true JPH0363819B2 (ja) | 1991-10-02 |
Family
ID=15592413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15481284A Granted JPS6132551A (ja) | 1984-07-25 | 1984-07-25 | 半導体ヒユ−ズ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132551A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139550A (ja) * | 1984-07-31 | 1986-02-25 | Nec Corp | 半導体ヒユ−ズ素子 |
| JPH074973U (ja) * | 1993-06-18 | 1995-01-24 | 株式会社清水合金製作所 | 空気弁 |
| JP2007081152A (ja) * | 2005-09-14 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
-
1984
- 1984-07-25 JP JP15481284A patent/JPS6132551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6132551A (ja) | 1986-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US4628590A (en) | Method of manufacture of a semiconductor device | |
| EP0025347B1 (en) | Semiconductor devices having fuses | |
| US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
| US4460914A (en) | Programmable semiconductor device and method of manufacturing same | |
| EP0083211B1 (en) | Semiconductor device with fuse | |
| JP3255524B2 (ja) | 冗長回路を有する半導体装置およびその製造方法 | |
| EP0112693B1 (en) | Method of blowing fuses in an ic, for example for writing information into a fuse-type rom | |
| JPS5846174B2 (ja) | 半導体集積回路 | |
| US4774561A (en) | Semiconductor device | |
| US5789794A (en) | Fuse structure for an integrated circuit element | |
| JPH02265259A (ja) | 予備リンクを有する可溶性リンクの製作方法 | |
| JPH0363819B2 (ja) | ||
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| JPH0527983B2 (ja) | ||
| JPS59154038A (ja) | 半導体装置 | |
| JPH0225263B2 (ja) | ||
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPS6412097B2 (ja) | ||
| JPS58190055A (ja) | 半導体装置及びその製造方法 | |
| JP2004111420A (ja) | 半導体装置の製造方法 | |
| JP2508293B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60134437A (ja) | ヒユ−ズ装置およびその製造方法 | |
| JPH0616536B2 (ja) | ヒューズromを有する半導体装置及びヒューズromの導通方法 | |
| JPS599958A (ja) | 半導体装置 |