JPH0363862A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イａ要〕 複数のデータ処理ユニット間を接続するバスを制御する
ためのバス制御方式に関し、 少ないバス本数に従いながら高速なデータ伝送を実現で
きるようにすることを目的とし、同一信号を伝送するた
めのバスを２本１組として用意するとともに、これに対
応させて、各データ処理ユニットが、いずれか一方のバ
スに対して選択的に出力信号を出力する出力選択手段と
、双方のバスの論理和をとって入力信号とする入力受付
手段とを備え、かつ、出力信号をオープンコレクタに従
って出力するよう構成し、更に、出力選択手段に対して
２本１組のバスのいずれか一方を交互に選択するよう指
示するバス選択手段と、バス選択手段により選択された
バスに対して出力をハイインピーダンス状態に設定する
とともに、選択されなかったバスに対してＨＩレベルを
出力するよう動作するドライバを備えるバス制御手段と
を備えるよう構成する。

〔産業上の利用分野〕

木発°明は、複数のデータ処理ユニット間を接続するバ
スを制御するためのバス制御方式に関し、特に、少ない
バス本数に従いながら高速なデータ伝送を実現できるよ
うにするバス制御方式に関するものである。

複数のデータ処理ユニット間をバスで接続してデータ処
理を実行するデータ処理システムがある。

近年では、このようなデータ処理システムに従ってデー
タ処理を実行する場合、データ処理内容の高度化に伴っ
て接続されるデータ処理ユニットの数が急激に増加しつ
つあるという背景がある。これから、この構成を採るデ
ータ処理システムの実用性を高めていくためにも、バス
本数をできる限り少なくできるような手段を講じていく
必要がでてきている。

〔従来の技術〕

当初は、第４図に示すように、複数のデータ処理ユニッ
ト１に対して１本のバス２を設け、このバス２に対して
、各データ処理ユニット１がオープンコレクタ構成をと
る出力ドライバ３を接続するとともに、入力ドライバ４
を接続するという構成を採ることで、各データ処理ユニ
ットエからの出力信号がバス２を介して他のデータ処理
ユニットｌの入力ドライバ４に伝送されることになるよ
゛う構成していた。ここで、５は定電圧電源Ｖ　ｃｃと
バス２との間に設けられる抵抗であり、６は浮遊容量と
して影響を与えるコンデンサを表している。

この従来技術では、いずれか１つのデータ処理ユニット
１の出力ドライバ３がＬ○ｌレベル出力すると、抵抗５
を介して電流が流れることでバス２上の電位が“０”Ｖ
Ｋ落ち、これにより他のデータ処理ユニットｌの入力ド
ライバ４に対してその出力が伝送されることになるもの
である。そして、Ｌ○ｌレベル出力しない出力ドライバ
３は、オープンコレクタにて出力をハイインピーダンス
状態にすることになることから、出力ドライバ３間で過
大な電流が流れてしまうという不都合も起こることがな
い。すなわち、オープンコレクタを用いないでＨＩレベ
ルを出力させると、ＨＩレベルを出力する出力ドライバ
３とＬＯレベルを出力する出力ドライバ３との間で電流
ループが形成されることで、過大な電流が流れて出力ド
ライバ３が破壊されてしまうことになる。

この従来技術は、確かにバ８ス２が１本で済むという利
点はあるものの、オープンコレクタ構成を採ることから
、出力ドライバ３の信号レベルがＨ■レベルからＬ○ｌ
レベル立ち下がるときには、電流が流れることで応答性
よく変化できるものの、Ｌ○ｌレベルらＨＩレベルに立
ち上がるときにはハイインピーダンスのために電流が流
れず、従って抵抗５及びコンデンサ６の時定数で定まる
遅延が生じることになる。これから、バスサイクルを短
くできないという問題点があった。この問題点はデータ
処理ユニット１の数が増え、バス２の線長が長くなくな
る程大きなものとなる。

そこで、このような問題点を解決するために、第５図に
示すように、各データ処理ユニット１の出力ドライバ３
に１木ずつのバス７を接続するよう構成するとともに、
ＯＲ回路８によりこれらのバス７の論理和を採ってその
論理和出力をバス９に従って各データ処理ユニット１の
入力ドライバ４に伝送するという構成が広く用いられる
ようになってきた。この構成を採れば、出力ドライバ３
間に電流ループが形成されることがないことからオープ
ンコレクタを用いる必要がなく、従って応答が悪くなる
という問題点は解消できることになる。第６図に、この
第５図の従来技術のタイムチャートを示す。

〔発明が解決しようとする課題〕

確かに、この第５図の従来技術によれば、第４図の従来
技術が有していたバスサイクルが長くなってしまうとい
う問題点は解決できるようになったものの、バス本数が
極めて多くなってしまうという新たな問題点をもたらす
ことになってしまった。すなわち、この第５図の従来技
術を用いると、必要とされるバス本数は、 「データ処理ユニット１のユニット数＋１木」というこ
とになる、これから、データ処理ユニット１のユニット
数が増大するに従って、この従来技術では、コスト的に
もスペース的にも実用性を欠いてしまうという問題点が
でてくることになるとともに、バス７．９を一ケ所に集
めるための配線が固定的になることから、システム構成
の変更が自由にできなくなるという問題点がでてくるこ
とになる。

本発明はかかる事情に鑑みてなされたものであって、少
ないバス本数に従いながら高速なデータ伝送を実現でき
るようにする新たなバス制御方式の提供を目的とするも
のである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１０は複数設けられる本発明を具備するデータ処
理ユニット、２０は本発明を具備するバスコントローラ
、３０と３１はデータ処理ユニット１０間を接続するバ
スであって、同一信号を伝送するために２本１組として
用意されるもの、３２はバスコントローラ２０とデータ
処理ユニットＩＱとの間を接続するタイミングバス、４
０はバス３０に接続される駆動電源手段であって、定電
圧電源４０１の定電圧を抵抗４０２を介してバス３０に
４３Ｌ給するもの、４１はバス３１に接続される駆動電
源手段であって、定電圧電源４１１の定電圧を抵抗４１
２を介してバス３１に供給するもの、１１はデータ処理
ユニット１０が備える出力選択手段であって、いずれか
一方のバス３０．３１に対して選択的にオープンコレク
タ構成で出力信号を出力するもの、１２はデータ処理ユ
ニット１０がｔｉｔ？える入力受付手段であって、双方
のバス３０．３．１の論理和をとって入力信号とするも
の、２１はバスコントローラ２０が備えるバス選択手段
であって、バスクロックに同期させて、すべてのデータ
処理ユニッ）１０の出力選択手段１１に対してバス３０
．３１のいずれか一方を交互に選択するよう指示するも
の、２２はバスコントローラ２０が備えるバス制御手段
であって、バス選択手段２１により選択されたバス３０
．３１に対して出力をハイインピーダンス状態に設定す
るとともに、選択されなかったバス３０．３１に対して
Ｈｒレベルを出力するよう動作するドライバ２２ａ、２
２ｂ＠備えるものである。

〔作用〕

本発明では、バス選択手饅２１は、処理対象のバスサイ
クルでバス３０の方を選択すると、タイミングバス３２
を介してすべてのデータ処理ユニットＩＯの出力選択手
段１１に対してバス３０の選択を指示するとともに、バ
ス制御手段２２に対してバス３０を選択したことを通知
する。この選択通知を受は取ると、バス制御手段２２の
ドライバ２２ａは、バス３ｏに対して出力をハイインピ
ーダンス状態にすることでバス３０上の電位が“０”■
に落ちることが可能となるように処理するとともに、バ
ス制御手段２２のドライバ２２ｂは、１１尺されないバ
ス３１に対してＨＩレベルを出力することで、選択され
ないバス３１に接続される浮遊容量に対して電荷をチャ
ージするよう処理する。

一方、バス３０の選択指示を受は取ると、各データ処理
ユニット１０の出力選択手段１１は、出力すべき出力信
号があるときには、この選択指示のあったバス３０に対
して出力信号であるＬ○レベルを出力するよう処理する
。このようにして、いずれかのデータ処理ユニット１０
の出力選択手段１１からバス３０に対してＬＯレベルが
出力されると、この出力選択手段１１と駆動電源手段４
０との間に電流が流れることで速やかにバス３゜上の電
位が“Ｏ″Ｖに落ち、これにより他のデ−り処理ユニッ
ト１０の入力受付手段１２に対して、いずれかのデータ
処理ユニット１０から出力信号があったことが応答性よ
く伝送されることになる。

このとき、ＬＯレベルの出力信号を出力しない出力選択
手段１１はオーブンコレクタにて出力をハイインピーダ
ンス状態にすることから、出力選択手段１１間に過大な
＠、流が流れてしまうという不都合は起こらない。

そして、バス選択手段２１は、次のバスサイクルでバス
３１の方を選択することで、今度は、各データ処理ユニ
ッ）１０の出力選択手段１１がバス３１に対して出力信
号を出力するよう指示する。

このとき、このバスサイクルで、どのデータ処理ユニッ
ト１０の出力選択手段１１も出力信号を送出しないとき
には、選択されたバス３１上の電位は前のバスサイクル
での０”　Ｖ　（但し、この電位はバス３０により実現
されている）から定電圧電源４１１の供給電圧にまで立
ち上がることを要求されるが、バス制御手段２２の処理
に従って前のバスサイクルで浮遊容量に対してチャージ
がなされているので、この立ち上がりは速やかに実行さ
れることになる。

このように、本発明では、必要とされるバス本数はデー
タ処理ユニット１０のユニット数に関係なく３木となる
ことから、第５図の従来技術が有していたバス本数が増
加してしまうという問題点を解決できるとともに、バス
３０．３１上の電位を“Ｏ″Ｖからオーブンコレクタに
対しての供給電圧まで速やかに立ち上げることができる
ことから、第４図の従来技術が有していたバスサイクル
が長くなるという問題点を解決できるようになる。

〔実施例〕 以下、実施例に従って本発明の詳細な説明する。

第２図に、本発明の実施例構成を示す０図中、第１図で
説明したものと同じものについては、同一の記号で示し
である。２１ａはバスコントローラ２０が備えるバス切
換信号発生回路であって、バス切換のためのタイミング
信号を発生するもの、２３はバスコントローラ２０が備
えるバスクロック発生回路であって、バスクロックを発
生するもの、１１１はデータ処理ユニット１０が備える
インバータであって、バス切換信号発生回路２１ａから
送られてくるタイミング信号のレベルを反転するもの、
１１２はデータ処理ユニットＩＯが備える第１のＮＡＮ
Ｄ回路であって、バス切換信号発生回路２１ａからのタ
イミング信号とデータ処理ユニット１０の出力信号との
論理積をとってバス３０に送出するもの、１１３はデー
タ処理ユニット】０が備える第２のＮＡＮＤ回路であっ
て、インバータ１１１の出力とデータ処理ユニット１０
の出力信号との論理積をとってバス３工に送出するもの
、１２１はデータ処理ユニット１０が備えるＯＲ回路で
あって、反転されたバス３０及びバス３１の信号レベル
の論理和をとって入力信号とするものである。ここで、
この第１及び第２のＮＡＮＤ回路１１２．１１３は、Ｈ
Ｉレベルを出力する代わりにオーブンコレクタにて出力
をハイインピーダンス状態にするよう動作する。

２２１はバスコントローラ２０が備えるインパークであ
って、バス切換信号発生回路２１ａが発生するタイミン
グ信号のレベルを反転するもの、２２２は第１のバスド
ライバであって、インバータ２２１がＬＯレベルを出力
するときにバス３０に対して出力をハイインピーダンス
状態にするとともに、インバータ２２１がＨＩレベルを
出力するときにバス３０に対してＨＩレベルを出力する
もの、２２３は第２のバスドライバであって、バス切換
信号発生回路２１ａからのタイミング信号がＬ○レベル
にあるときにバス３１に対して出力をハイインピーダン
ス状態にするとともに、タイミング信号がＨ【レベルに
あるときにバス３Ｉに対してＨＩレベルを出力するもの
である。

次に、このように構成される本発明の動作処理について
説明する。

バス切換信号発生回路２１ａは、第３図のタイムチャー
トに示すように、バスクロック発生回路２３が発生する
バスクロックと同期させてバスサイクル毎に周期的にＨ
ＴレベルとＬＯレベルをとるタイミング信号を発生する
。最初に、このタイミング信号がＨＩレベルをとるとき
の動作について説明する。

タイミングバス３２を介してタイミング信号のＨＩレベ
ルが各データ処理ユニット１０に伝送されると、各デー
タ処理ユニッ）１０の第１のＮＡＮＤ回路１１２は、デ
ータ処理ユニット１０の出力信号（図中のＯＵ　Ｔ　ｉ
＋　ｉ−１〜ｎ　）がＨＩレベルをとるときにはＬ○レ
ベルを出力するよう動作するとともに、出力信号がＬ○
レベルをとるときにはオープンコレクタにて出力をハイ
インピーダンス状態にするよう動作し、そして、第２の
ＮＡＮＤ回路１１３は、インバータ１１１のＬＯレベル
の出力により、データ処理ユニットＩＯの出力信号がＨ
ＩレベルにあろうがＬＯレベルにあろうがオープンコレ
クタにて出力をハイインピーダンス状態にするよう動作
する′；　このようにして、タイ５ング信号がＨＩレベ
ルにあるときには、第１のＮＡＮＤ回路１１２に接続さ
れるバス３０が有効となり、第２のＮＡＮＤ回路１１に
接続されるバス３１が無効となるよう設定されることに
なる。

このタイミング信号がＨＩレベルをとるときには、イン
バータ２２１が第１のバスドライバ２２２に対してＬ○
レベルを送出することになるので、第１のバスドライバ
２２２は、バス３０に対して出力をハイインピーダンス
状態にすることでバス３０上の電位が°°０”■に落ち
ることが可能となるように動作する。すなわち、有効な
ものとして選択されている第１のＮＡＮＤ回路１１２が
ＬＯレベルを出力するときには、バス３０上の電位が“
０”■に落ちるよう動作すべく出力をハイインピーダン
ス状態にするのである。一方、第２のバスドライバ２２
３は、タイミング信号がＨＩレベルにあるのでバス３１
に対してＨＩレベルを出力する。この第２のバスドライ
バ２２３のＨＩレベルの出力処理により、有効なものと
して選択されなかったバス３１に接続される浮遊容量（
図中のＣＺ）に対して電荷がチャージされることになる
。

このような動作状態にあるときにあって、各データ処理
ユ“ニット１０は、他のデータ処理ユニッ）１０に対し
て出力信号を伝送する必要があるときには、第１及び第
２のＮＡＮＤ回路１１２．１１３に対してＨＩレベルの
出力信号を出力する。

このＨＩレベルの出力信号を受けて、第１のＮＡＮＤ回
路１１２は、有効状態にあるバス３０にＬ○レベルを出
力するよう動作する。このようにして、いずれかのデー
タ処理ユニット１０の第１のＮＡＮＤ回路１１２がＬＯ
レベルを出力すると、抵抗４０２を介してその出力した
第１のＮＡＮＤ回路１１２に電流が流れることで、それ
まで”ｖｃｃ　（抵抗４０２に接続される定電圧の電源
値）に保たれていたバス３０上の電位が“０″Ｖに落ち
ることになることになる。これにより、他のデータ処理
ユニット１０のＯＲ回路１２１はＨＩレベルを出力する
ことで、いずれかのデータ処理ユニット１０が出力信号
を送出したことを表示するよう処理することになる。

このとき、出力信号を出力しないデータ処理ユニット１
０の第１のＮＡＮＤ回路１１２は、オープンコレクタに
て出力をハイインピーダンス状態にすることから、出力
信号を出力しているデータ処理ユニットｌＯの第１のＮ
ＡＮＤ回路１１２との間に電流ループが形成されること
はなく、従って回路素子を破壊してしまうというような
不都合は起こらない。

、続いて、バス切換信号発生回路２１ａは、次のバスク
ロックでＬＯレベルをとるタイミング信号を発生する。

このＬ○レベルのタイミング信号が発生されると、今度
は、第２のＮＡＮＤ回路１１３に接続されるバス３１が
有効となり、第１のＮＡＮＤ回路１１２に接続されるバ
ス３０が無効となるよう設定されることになる。そして
、今度は、第２のバスドライバ２２３がバス３１に対し
て出力をハイインピーダンス状態にすることでバス３１
上の電位が“°０”■に落ちることが可能となるよう処
理するとともに、第１のバスドライバ２２２がバス３０
に対してＨｒレベルを出力することで、有効な状態にな
いバス３０に接続される浮遊容量（図中のＣ＋）に対し
て電荷をチャージするよう処理することになる。

このような動作状態にあるときにあって、どのデータ処
理ユニット１０も他のデータ処理ユニット１０に対して
出力信号を伝送する必要がないときには、各データ処理
ユニット１０の第２のＮＡＮＤ、回路１１３は、オープ
ンコレクタにて有効状態にあるバス３１に対して出力を
ハイインピーダンス状態にする。この処理により、選択
されたバス３１上の電位は前のバスサイクルでの０″Ｖ
（但し、この電位はバス３０により実現されている）か
ら、“Ｖ　ｃｃ“（抵抗４１２に接続される定電圧の電
Ｂ値〉にまで立ち上がることを要求されるが、前のバス
サイクルでの浮遊容量に対してのチャージ処理に従って
この立ち上がりは速やかに実行されることになる。

このようにして、第３図のタイムチャートに示すように
、バス切換信号発生回路２１ａにより発生されるタイミ
ング信号がＨＩレベルをとるバスサイクル１ではバス３
−０が有効となって、いずれかのデータ処理ユニット１
０により出力信号が出力されるときには、バス３０上の
電位がＬＯレベルに設定されるよう動作するとともに、
バス切換信号発生回路２１ａにより発生されるタイミン
グ信号がＬ○レベルをとるバスサイクル２ではバス３１
が有効となって、いずれかのデータ処理ユニット１０に
より出力信号が出力されるときには、バス３１上の電位
がＬＯレベルに設定されるよう動作するのである。

図示実施例について説明したが、本発明はこれに限定さ
れるものではない０例えば、バス切換信号発生回路２１
ａや第１及び第２のバスドライバ２２２．２２３等はバ
スコントローラ２０が備えるものに限られるものではな
い。

〔発明の効果〕

以上説明したように、本発明によれば、必要となるバス
本数がデータ処理ユニット１０のユニット数に関係なく
３本で済むようになるとともに、バスサイクルを短く、
設定できるようになる。従って、実用性の高いシステム
を提供できることになるのである。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明の実施例構成図、 第３図は本発明のタイムチャート、 第４図及び第５図は従来技術の説明図、第６図は第５図
の従来技術のタイムチャートである。 図中、１０はデータ処理ユニット、１１は出力選択手段
、１２は入力受付手段、２０はバスコントローラ、２１
はバス選択手段、２１ａはバス切換信号発生回路、２２
はバス制御手段、２３はバスクロンク発生回路、３０及
び３１はバス、３２はタイミングバス、４０及び４１は
駆動電源手段である。

Claims (1)

1. 【特許請求の範囲】 複数のデータ処理ユニットと、これらのデータ処理ユニ
   ット間を接続するバスとを備え、各データ処理ユニット
   から出力される出力信号が該バスに従って他のデータ処
   理ユニットに伝送されるよう構成されるデータ処理シス
   テムにおいて、同一信号を伝送するためのバスを２本１
   組として用意するとともに、これに対応させて、各デー
   タ処理ユニットが、いずれか一方のバスに対して選択的
   に出力信号を出力する出力選択手段（１１）と、双方の
   バスの論理和をとって入力信号とする入力受付手段（１
   ２）とを備え、かつ、該出力信号をオープンコレクタに
   て出力するよう構成し、 更に、バスクロックに同期させて、すべてのデータ処理
   ユニットの上記出力選択手段（１１）に対して２本１組
   のバスのいずれか一方を交互に選択するよう指示するバ
   ス選択手段（２１）と、 該バス選択手段（２１）により選択されたバスに対して
   出力をハイインピーダンス状態に設定するとともに、選
   択されなかったバスに対してＨＩレベルを出力するよう
   動作するドライバを備えるバス制御手段（２２）とを備
   えることを、 特徴とするバス制御方式。