JPH0363998A - バイアス電流供給方式 - Google Patents
バイアス電流供給方式Info
- Publication number
- JPH0363998A JPH0363998A JP19988689A JP19988689A JPH0363998A JP H0363998 A JPH0363998 A JP H0363998A JP 19988689 A JP19988689 A JP 19988689A JP 19988689 A JP19988689 A JP 19988689A JP H0363998 A JPH0363998 A JP H0363998A
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- operational amplifier
- capacitor
- flying capacitor
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第６図）
発明が解決、しようとする課題
課題を解決するための手段（第１図）
作用
実施例（第２図〜第５図）
発明の効果
〔概要〕
バイアス電流供給方式に関し、
フライングキャパシタ切替回路が、外線側に倒れている
期間だけ、増幅部にバイアス電流を供給する経路を槽底
してバイアス電流を供給することで、増幅部を活性状態
に保ち、コンデンサの瞬断的な放電を防止して、サンプ
ル値に誤差が生じないようにすることを目的とし、 フライングキャパシタ方式を用いたサンプリング回路に
、フライングキャパシタ切替回路と、増幅部を設けると
共に、増幅部にバイアス電流を供給するバイアス電流供
給回路を設け、フライングキャパシタ切替回路が外線側
へ接続している、コンデンサの充電期間にのみ、バイア
ス電流供給回路を駆動して、増幅部へバイアス電流を供
給するように構成する。
期間だけ、増幅部にバイアス電流を供給する経路を槽底
してバイアス電流を供給することで、増幅部を活性状態
に保ち、コンデンサの瞬断的な放電を防止して、サンプ
ル値に誤差が生じないようにすることを目的とし、 フライングキャパシタ方式を用いたサンプリング回路に
、フライングキャパシタ切替回路と、増幅部を設けると
共に、増幅部にバイアス電流を供給するバイアス電流供
給回路を設け、フライングキャパシタ切替回路が外線側
へ接続している、コンデンサの充電期間にのみ、バイア
ス電流供給回路を駆動して、増幅部へバイアス電流を供
給するように構成する。
本発明はバイアス電流供給方式に関し、更に詳しくいえ
ば、センサ等からの検出データをサンプリングし、Ａ／
Ｄ変換して各種の制御を行うようなシステム等に用いら
れている、フライングキャパシタ方式を用いたサンプリ
ング回路に利用され、特に、増幅部へのバイアス電流の
供給を適切に制御することにより、サンプル値に誤差が
生じるのを防止したバイアス電流供給方式に関する。
ば、センサ等からの検出データをサンプリングし、Ａ／
Ｄ変換して各種の制御を行うようなシステム等に用いら
れている、フライングキャパシタ方式を用いたサンプリ
ング回路に利用され、特に、増幅部へのバイアス電流の
供給を適切に制御することにより、サンプル値に誤差が
生じるのを防止したバイアス電流供給方式に関する。
第６図は、従来のフライングキャパシタ方式で電圧をサ
ンプリングする回路を備えたユニット（以下単に「電圧
穴カニニット」と呼ぶ）の説明図である。
ンプリングする回路を備えたユニット（以下単に「電圧
穴カニニット」と呼ぶ）の説明図である。
図において、１はセンサ、２はフライングキャパシタ切
替回路、３は増幅部、Ｒ１−Ｒ４は抵抗、ＯＰはオペア
ンプ、Ｃはコンデンサを示す。
替回路、３は増幅部、Ｒ１−Ｒ４は抵抗、ＯＰはオペア
ンプ、Ｃはコンデンサを示す。
フライングキャパシタ切替回路２が図示実線のように外
線側に倒れ、イと口、及び二とホが接続されている場合
は、センサ１からの電圧でコンデンサＣｆが充電される
。
線側に倒れ、イと口、及び二とホが接続されている場合
は、センサ１からの電圧でコンデンサＣｆが充電される
。
この状態から、図示点線のようにアンプ側に倒れイとハ
、及び二とへか接続するように、フライングキャパシタ
切替回路２を切替えると、コンデンサＣｆは増幅部３を
通して放電する。
、及び二とへか接続するように、フライングキャパシタ
切替回路２を切替えると、コンデンサＣｆは増幅部３を
通して放電する。
この時の放電電圧は、増幅部３で増幅して出力し、Ａ／
Ｄ変換部（図示省略）等へ供給する。
Ｄ変換部（図示省略）等へ供給する。
次に、再びフライングキャパシタ切替回路２を図示実線
のように切り替え、更に所定時間後に図示点線のように
切り替え、これを繰り返して行うものである。
のように切り替え、更に所定時間後に図示点線のように
切り替え、これを繰り返して行うものである。
このように、従来の電圧穴カニニットにおいては、外線
に電圧が人力されたものを、フライングキャパシタ切替
回路２により切り替えてコンデンサＣｆを充放電させ、
その電圧を増幅部３で増幅していた。
に電圧が人力されたものを、フライングキャパシタ切替
回路２により切り替えてコンデンサＣｆを充放電させ、
その電圧を増幅部３で増幅していた。
上記のような従来のものにおいては、フライングキャパ
シタ切替回路が、外線側に倒れている期間（コンデンサ
Ｃｆが外線側に接続されている期間）、増幅部を構成す
るオペアンプの人力が開放となり、オペアンプにバイア
ス電流が流れない。
シタ切替回路が、外線側に倒れている期間（コンデンサ
Ｃｆが外線側に接続されている期間）、増幅部を構成す
るオペアンプの人力が開放となり、オペアンプにバイア
ス電流が流れない。
このため、オペアンプが不活性状態となる恐れがあり、
また、フライングキャパシタ切替回路が、アンプ側に倒
れた時、バイアス電流が瞬断的に流れ、コンデンサに充
電した電荷が放電され、サンプル値に誤差が生じる欠点
があった。
また、フライングキャパシタ切替回路が、アンプ側に倒
れた時、バイアス電流が瞬断的に流れ、コンデンサに充
電した電荷が放電され、サンプル値に誤差が生じる欠点
があった。
本発明は、このような従来の欠点を解消し、フライング
キャパシタ切替回路が、外線側に倒れている期間だけ、
増幅部にバイアス電流を供給する経路を構成してバイア
ス電流を供給することで、増幅部を活性状態に保ち、コ
ンデンサの瞬断的な放電を防止して、サンプル値に誤差
が生じないようにすることを目的とする。
キャパシタ切替回路が、外線側に倒れている期間だけ、
増幅部にバイアス電流を供給する経路を構成してバイア
ス電流を供給することで、増幅部を活性状態に保ち、コ
ンデンサの瞬断的な放電を防止して、サンプル値に誤差
が生じないようにすることを目的とする。
第１図は本発明の原理図であり、以下、この図に基づい
て本発明の詳細な説明する。
て本発明の詳細な説明する。
図において、２はフライングキャパシタ切替回路、３は
増幅部、４はバイアス電流供給回路、Ｒｘ＝Ｒｓは抵抗
、Ｃｆはコンデンサ、ｒＡ’はリレーの接点、ＯＰはオ
ペアンプ、Ｖｉは入力電圧を示す。
増幅部、４はバイアス電流供給回路、Ｒｘ＝Ｒｓは抵抗
、Ｃｆはコンデンサ、ｒＡ’はリレーの接点、ＯＰはオ
ペアンプ、Ｖｉは入力電圧を示す。
電圧穴カニニットにおいて、フライングキャパシタ切替
回路２と増幅部３、及びバイアス電流供給回路４を設け
、フライングキャパシタ切替回路２が外線側に倒されて
増幅部３を構成するオペアンプＯＰの入力が開放された
場合に、該オペアンプ○Ｐにバイアス電流を供給する。
回路２と増幅部３、及びバイアス電流供給回路４を設け
、フライングキャパシタ切替回路２が外線側に倒されて
増幅部３を構成するオペアンプＯＰの入力が開放された
場合に、該オペアンプ○Ｐにバイアス電流を供給する。
バイアス電流供給回路４は、リレーの接点ｒＩ！と抵抗
Ｒ５との直列回路でバイアス供給系路が構成され、フラ
イングキャパシタ切替回路２の切り替えとタイミングを
合わせてリレーの接点ｒｌが切り替えられる。
Ｒ５との直列回路でバイアス供給系路が構成され、フラ
イングキャパシタ切替回路２の切り替えとタイミングを
合わせてリレーの接点ｒｌが切り替えられる。
フライングキャパシタ切替回路２が外線側に倒れて、イ
と口、二とホが接続されていると、入力電圧Ｖｉにより
コンデンサＣｆが充電される。
と口、二とホが接続されていると、入力電圧Ｖｉにより
コンデンサＣｆが充電される。
この時、バイアス電流供給回路４を構成するリレーの接
点ｒｌが閉じ、オペアンプＯＰの人力へ抵抗Ｒ５を介し
てバイアス電流を供給する。従って、この状態でオペア
ンプを活性状態に保つことができる。
点ｒｌが閉じ、オペアンプＯＰの人力へ抵抗Ｒ５を介し
てバイアス電流を供給する。従って、この状態でオペア
ンプを活性状態に保つことができる。
次に、フライングキャパシタ切替回路２がアンプ側に切
り替えられ、イとハ、二とへか接続した場合には、リレ
ーの接点ｒｌは開かれる。これにより、コンデンサＣｆ
の電圧は、オペアンプＯＰに供給されて増幅する。
り替えられ、イとハ、二とへか接続した場合には、リレ
ーの接点ｒｌは開かれる。これにより、コンデンサＣｆ
の電圧は、オペアンプＯＰに供給されて増幅する。
このような動作により、コンデンサＣｆは充放電を繰り
返し、増幅部３より、出力を出す。
返し、増幅部３より、出力を出す。
本発明は上記のように構成したので、次のような作用が
ある。即ち、フライングキャパシタ切替回路が外線側に
倒れてオペアンプの入力が開放された時、バイアス電流
供給回路を構成するリレーの接点を閉じ、オペアンプに
バイアス電流を供給することができる。
ある。即ち、フライングキャパシタ切替回路が外線側に
倒れてオペアンプの入力が開放された時、バイアス電流
供給回路を構成するリレーの接点を閉じ、オペアンプに
バイアス電流を供給することができる。
従って、増幅部３のオペアンプを活性状態に保ち、コン
デンサの瞬間的な放電を防止できる。
デンサの瞬間的な放電を防止できる。
以下、本発明の実施例を図面に基づいて説明する。
第２図は、本発明の１実施例のブロック図であり、２は
フライングキャパシタ切替回路、３は増幅部、４はバイ
アス電流供給回路、５は制御部、６はタイミング制御部
、７は切替制御部、Ｒ１、Ｒ２は抵抗、Ｖｉは入力電圧
を示す。
フライングキャパシタ切替回路、３は増幅部、４はバイ
アス電流供給回路、５は制御部、６はタイミング制御部
、７は切替制御部、Ｒ１、Ｒ２は抵抗、Ｖｉは入力電圧
を示す。
制御部５では、外部からのクロックＣＬＫをタイミング
制御部６で受けてタイミング制御を行い、切替制御部７
からの制御信号により、フライングキャパシタ切替回路
２とバイアス電流供給回路４を制御する。
制御部６で受けてタイミング制御を行い、切替制御部７
からの制御信号により、フライングキャパシタ切替回路
２とバイアス電流供給回路４を制御する。
この場合、前記制御信号としては、ＣＮＴＦ（フロント
側の制御信号）と、ＣＮＴＢ （バンク側の制御信号）
、及びＲＬＥＮ （リレーイネーブル信号）を用い、フ
ライングキャパシタ切替回路２と、バイアス電流供給回
路４の切り替えを制御する。
側の制御信号）と、ＣＮＴＢ （バンク側の制御信号）
、及びＲＬＥＮ （リレーイネーブル信号）を用い、フ
ライングキャパシタ切替回路２と、バイアス電流供給回
路４の切り替えを制御する。
第３図は、上記実施例の一部詳細図であり、第１図、第
２図と同符号は同一のものを示す。
２図と同符号は同一のものを示す。
フライングキャパシタ切替回路２は、４個のフォトモス
リレーＰＭＲ１〜ＰＭＲ４を用いてコンデンサＣｆを切
り替えるように構成し、バイアス電流供給回路４は、リ
レーＲＬ、逆電圧防止用のダイオードＤｙ、リレーＲＬ
の接点（常開接点〉ｒｌ、抵抗Ｒ５で構成する。
リレーＰＭＲ１〜ＰＭＲ４を用いてコンデンサＣｆを切
り替えるように構成し、バイアス電流供給回路４は、リ
レーＲＬ、逆電圧防止用のダイオードＤｙ、リレーＲＬ
の接点（常開接点〉ｒｌ、抵抗Ｒ５で構成する。
これらの回路の制御は、第２図で示した制御部５からの
制御信号ＣＮＴＦＳＣＮＴＢ、ＲＬＥＮを用い、それぞ
れ所定のタイミングで切り替え制御を行う。
制御信号ＣＮＴＦＳＣＮＴＢ、ＲＬＥＮを用い、それぞ
れ所定のタイミングで切り替え制御を行う。
今、ＣＮＴＦがローレベル「Ｌ」となり、ＣＮＴＢがハ
イレベルｒＨＪになると、フォトモスリレーＰＭＲ３と
ＰＭＲ４がオフで、ＰＭＲＩと２ＭＲ２がオンとなる。
イレベルｒＨＪになると、フォトモスリレーＰＭＲ３と
ＰＭＲ４がオフで、ＰＭＲＩと２ＭＲ２がオンとなる。
これにより、コンデンサＣｆは外線側に接続され、入力
電圧Ｖｆで充電されるが、この時、リレーＲＬもＲＬＥ
Ｎ信号により駆動され、その接点ｒｌｔを閉じている。
電圧Ｖｆで充電されるが、この時、リレーＲＬもＲＬＥ
Ｎ信号により駆動され、その接点ｒｌｔを閉じている。
次に、ＣＮＴＦをｒＨＪ 、ＣＮＴＢをｒＬＪにすると
、フォトモスリレーＰＭＲＩと２ＭＲ２がオフ、ＰＭＲ
３とＰＭＲ４がオンとなる。
、フォトモスリレーＰＭＲＩと２ＭＲ２がオフ、ＰＭＲ
３とＰＭＲ４がオンとなる。
この制御でコンデンサＣｆは、アンプ側に接続されるが
、その場合、リレーＲＬもＲＬＥＮ信号断によりオフと
なり、その接点ｒｌを開いている。
、その場合、リレーＲＬもＲＬＥＮ信号断によりオフと
なり、その接点ｒｌを開いている。
このように、制御信号ＣＮＴＦＸＣＮＴＢ及びＲＬＥＮ
による制御で切り替えを行えば、フライングキャパシタ
切替回路２とバイアス電流供給回路４とを適切なタイミ
ングで切替制御可能となる。
による制御で切り替えを行えば、フライングキャパシタ
切替回路２とバイアス電流供給回路４とを適切なタイミ
ングで切替制御可能となる。
第４図は、上記実施例における切替タイミング説明図、
第５図はタイミングチャートを示した図である。
第５図はタイミングチャートを示した図である。
第４図において（Ａ）は、充電時を示し、コンデンサＣ
ｆが外線側に接続されている。（Ｂ）はフライングキャ
パシタ時を示し、コンデンサＣｆが外線側にも、アンプ
側にも接続されていない。
ｆが外線側に接続されている。（Ｂ）はフライングキャ
パシタ時を示し、コンデンサＣｆが外線側にも、アンプ
側にも接続されていない。
（Ｃ）は放電時を示し、コンデンサＣｆがアンプ側に接
続されている。
続されている。
この（Ａ）、（Ｂ）及び（Ｃ）に示した切り替えタイミ
ングは、第５図の（Ａ）に示しである。
ングは、第５図の（Ａ）に示しである。
時刻ｔｌでＣＮＴＦをｒＨＪにすると、コンデンサＣｆ
の充電は停止し、フライングキャパシタ時となる。その
後時刻ｔ２でＣＮＴＢをｒＬＪにすると、コンデンサＣ
ｆはアンプ側に切り替わり放電時となる。
の充電は停止し、フライングキャパシタ時となる。その
後時刻ｔ２でＣＮＴＢをｒＬＪにすると、コンデンサＣ
ｆはアンプ側に切り替わり放電時となる。
続いてｔ３でＣＮＴＢをｒＨＪにすると、再びフライン
グキャパシタ時となり、ｔ４でＣＮＴＦをｒＬＪにする
とコンデンサＣｆの充電時となる。
グキャパシタ時となり、ｔ４でＣＮＴＦをｒＬＪにする
とコンデンサＣｆの充電時となる。
上記の切替タイミングと、バイアス供給回路の切替タイ
ミングとの関係は第５図（Ｂ）に示す。
ミングとの関係は第５図（Ｂ）に示す。
■の状態はコンデンサＣｆの充電時であり、この状態か
らＣＮＴＦがｒＨＪになる■の時点でフライングキャパ
シタ時となる。
らＣＮＴＦがｒＨＪになる■の時点でフライングキャパ
シタ時となる。
その後少し遅れてＲＬＥＮがｒＨＪとなり■でリレーの
接点ｒｌｌがオフとなり、更に少し遅れてＣＮＴＢがｒ
ＬＪとなって■でコンデンサＣｆの放電時となる。
接点ｒｌｌがオフとなり、更に少し遅れてＣＮＴＢがｒ
ＬＪとなって■でコンデンサＣｆの放電時となる。
そして、再びＣＮＴＢがｒＨＪになると■の状態（フラ
イングキャパシタ時）となり、その後、ＲＬＥＮがｒＬ
Ｊになると、リレーの接点ｒｌが閉じ■の状態となり、
続いて、ＣＮＴＦがｒＬＪになると■で充電時となる。
イングキャパシタ時）となり、その後、ＲＬＥＮがｒＬ
Ｊになると、リレーの接点ｒｌが閉じ■の状態となり、
続いて、ＣＮＴＦがｒＬＪになると■で充電時となる。
このようなタイミングでコンデンサＣｒは充放電を繰り
返す。
返す。
以上説明したように、本発明によれば、増幅部を構成す
るオペアンプの入力が開放された場合にのみ、オペアン
プにバイアス電流を供給するものであるから、該オペア
ンプを活性状態に保ち、コンデンサの瞬間的な放電を防
止することができる。
るオペアンプの入力が開放された場合にのみ、オペアン
プにバイアス電流を供給するものであるから、該オペア
ンプを活性状態に保ち、コンデンサの瞬間的な放電を防
止することができる。
従って、従来のようにサンプル誤差が生じることがない
。
。
第■図は本発明に係るバイアス電流供給方式の原理図、
第２図は本発明の１実施例のブロック図、第３図は実施
例の一部詳細図、 第４図は実施例の切替タイミング説明図、第５図は実施
例のタイミングチャートを示した図、 第６図は従来例の電圧穴カニニットを示した図である。 ２−フライングキャパシタ切替回路 ３・−増幅部 ４−−−−−バイアス電流供給回路 Ｃｆ−・コンデンサ ＯＰ−ヘーオペアンプ ｒＬ−・−リレーの接点 ＼Ｓノ 実烏例のｔ７Ｊ皆タイミング°説明図 第４図 （Ａ） フライングキ〜パシタ切瞥回路の切管タイミング（Ｂ） ＣＮＴＦ、ＣＮＴＢ、ＲＬＥＮ＋：よ６＋７Ｊ瞥タイミ
ング臭ＪｆＨＦＩＪのタイミングチ嘴−ト 第５図
例の一部詳細図、 第４図は実施例の切替タイミング説明図、第５図は実施
例のタイミングチャートを示した図、 第６図は従来例の電圧穴カニニットを示した図である。 ２−フライングキャパシタ切替回路 ３・−増幅部 ４−−−−−バイアス電流供給回路 Ｃｆ−・コンデンサ ＯＰ−ヘーオペアンプ ｒＬ−・−リレーの接点 ＼Ｓノ 実烏例のｔ７Ｊ皆タイミング°説明図 第４図 （Ａ） フライングキ〜パシタ切瞥回路の切管タイミング（Ｂ） ＣＮＴＦ、ＣＮＴＢ、ＲＬＥＮ＋：よ６＋７Ｊ瞥タイミ
ング臭ＪｆＨＦＩＪのタイミングチ嘴−ト 第５図
Claims (1)
- 【特許請求の範囲】 フライングキャパシタ方式を用いたサンプリング回路
に、 フライングキャパシタ切替回路（２）と、 増幅部（３）を設けると共に、 前記増幅部（３）にバイアス電流を供給するバイアス電
流供給回路（４）を設け、 上記フライングキャパシタ切替回路（２）が外線側へ接
続している、コンデンサの充電期間にのみ、バイアス電
流供給回路（４）を駆動して、増幅部（３）へバイアス
電流を供給するように制御することを特徴とするバイア
ス電流供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19988689A JPH0363998A (ja) | 1989-08-01 | 1989-08-01 | バイアス電流供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19988689A JPH0363998A (ja) | 1989-08-01 | 1989-08-01 | バイアス電流供給方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363998A true JPH0363998A (ja) | 1991-03-19 |
Family
ID=16415244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19988689A Pending JPH0363998A (ja) | 1989-08-01 | 1989-08-01 | バイアス電流供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363998A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996002865A1 (en) * | 1994-07-14 | 1996-02-01 | Seiko Epson Corporation | Power source circuit, liquid crystal display device, and electronic device |
| WO1999045402A1 (en) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Voltage measuring instrument with flying capacitor |
| US5986649A (en) * | 1995-01-11 | 1999-11-16 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
-
1989
- 1989-08-01 JP JP19988689A patent/JPH0363998A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996002865A1 (en) * | 1994-07-14 | 1996-02-01 | Seiko Epson Corporation | Power source circuit, liquid crystal display device, and electronic device |
| US5859632A (en) * | 1994-07-14 | 1999-01-12 | Seiko Epson Corporation | Power circuit, liquid crystal display device and electronic equipment |
| US5986649A (en) * | 1995-01-11 | 1999-11-16 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
| US6317122B1 (en) | 1995-01-11 | 2001-11-13 | Seiko Epson Corporation | Power circuit, liquid crystal display device, and electronic equipment |
| WO1999045402A1 (en) * | 1998-03-06 | 1999-09-10 | Matsushita Electric Industrial Co., Ltd. | Voltage measuring instrument with flying capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4578646A (en) | Integral-type small signal input circuit | |
| JP2762950B2 (ja) | 電源切替回路 | |
| EP0037207B1 (en) | Signal generating arrangements | |
| US2914750A (en) | Electronic storage device | |
| JP2001320253A (ja) | 前置増幅回路 | |
| US4588900A (en) | Inverter control system | |
| WO2002027904A3 (en) | Controller for switch-mode circuitry | |
| US4114050A (en) | Integrating circuit | |
| US4931750A (en) | Voltage controlled oscillator | |
| US8049371B2 (en) | Device for optimising the energy consumption of an electric circuit component | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| US4588983A (en) | Instantaneous gain changing analog to digital converter | |
| JPH0547334Y2 (ja) | ||
| JPS57203323A (en) | Offset controller | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPS57150206A (en) | Direct current amplifying circuit | |
| JP3520128B2 (ja) | プログラマブル直流電源装置 | |
| JPH05223856A (ja) | 電圧電流制御回路 | |
| JPH08102623A (ja) | 電力増幅器のバイアス回路 | |
| JPH0454007A (ja) | 高周波パルス電力増幅器 | |
| JPS6158324A (ja) | オフセツト補償回路 | |
| JPH0374025A (ja) | リレー駆動回路 | |
| JPS6342562Y2 (ja) | ||
| JPS631107A (ja) | 演算増幅器 | |
| JPS6314393A (ja) | 磁気バブルメモリ装置のフアンクシヨンドライバ |