JPH0547334Y2 - - Google Patents
Info
- Publication number
- JPH0547334Y2 JPH0547334Y2 JP1985134634U JP13463485U JPH0547334Y2 JP H0547334 Y2 JPH0547334 Y2 JP H0547334Y2 JP 1985134634 U JP1985134634 U JP 1985134634U JP 13463485 U JP13463485 U JP 13463485U JP H0547334 Y2 JPH0547334 Y2 JP H0547334Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- solenoid valve
- current
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Magnetically Actuated Valves (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、流体圧、真空圧利用の産業機械に使
用する電磁弁の駆動回路に関するものである。
用する電磁弁の駆動回路に関するものである。
［従来の技術］
従来、電磁弁の駆動電流を制御する駆動回路に
おいて、駆動電流の立上りを改善して動作のスピ
ード化を図るとともに、電磁弁の吸引動作時のみ
に電流を多く流し、電磁弁の吸引後の保持電流を
小さくするものは、たとえば特開昭49−78225号
公報に示されているように公知である。
おいて、駆動電流の立上りを改善して動作のスピ
ード化を図るとともに、電磁弁の吸引動作時のみ
に電流を多く流し、電磁弁の吸引後の保持電流を
小さくするものは、たとえば特開昭49−78225号
公報に示されているように公知である。
上記公知の電磁弁駆動回路は、第４図に示す構
成を有し、信号入力端子６への入力信号によつて
トランジスタ５を導通すると、トランジスタ４が
導通されるので、電源端子１からの駆動電流が、
電磁弁２のコイル３、トランジスタ４及び低抵抗
８を通ついて接地側に流れ、このコイル３に流れ
る大きい駆動電流によつて電磁弁２が作動され
る。駆動電流によつて、遅延回路を構成するコン
デンサ１０が充電されると、トランジスタ９が導
通してトランジスタ５からトランジスタ４に流れ
るベース電流のほとんどがトランジスタ９で接地
側にバイパスされるので、トランジスタ４のベー
ス電流はトランジスタ９で制御される。したがつ
て、電磁弁２の駆動電流は、電磁弁２の吸引状態
を保持するのに必要な値まで低下することにな
る。
成を有し、信号入力端子６への入力信号によつて
トランジスタ５を導通すると、トランジスタ４が
導通されるので、電源端子１からの駆動電流が、
電磁弁２のコイル３、トランジスタ４及び低抵抗
８を通ついて接地側に流れ、このコイル３に流れ
る大きい駆動電流によつて電磁弁２が作動され
る。駆動電流によつて、遅延回路を構成するコン
デンサ１０が充電されると、トランジスタ９が導
通してトランジスタ５からトランジスタ４に流れ
るベース電流のほとんどがトランジスタ９で接地
側にバイパスされるので、トランジスタ４のベー
ス電流はトランジスタ９で制御される。したがつ
て、電磁弁２の駆動電流は、電磁弁２の吸引状態
を保持するのに必要な値まで低下することにな
る。
上記回路は、低抵抗８によつて動作のスピード
化を図るとともに、トランジスタ９によるトラン
ジスタ４の制御によつて、電磁弁の保持電流を小
さくできる利点を有するが、トランジスタ４のベ
ース電流の調節は、トランジスタ９によるアナロ
グ的制御で温度や電圧変動の影響を受け易く、実
用上は補償回路を並設するなどにより、信頼性の
向上を図る必要がある。
化を図るとともに、トランジスタ９によるトラン
ジスタ４の制御によつて、電磁弁の保持電流を小
さくできる利点を有するが、トランジスタ４のベ
ース電流の調節は、トランジスタ９によるアナロ
グ的制御で温度や電圧変動の影響を受け易く、実
用上は補償回路を並設するなどにより、信頼性の
向上を図る必要がある。
また、入力信号端子６を有する回路構成であつ
て、通常の電源端子のみを有する電磁弁に直接接
続することができないので、汎用性に欠けるとい
う欠点がある。
て、通常の電源端子のみを有する電磁弁に直接接
続することができないので、汎用性に欠けるとい
う欠点がある。
［考案が解決しようとする問題点］
本考案は、電磁弁への通電量の制御を、デイジ
タル制御として、トランジスタによる制御の欠点
である温度等の影響を受け易い欠点を除去すると
ともに、駆動回路に汎用性を持たせることを、解
決すべき問題点とするものである。
タル制御として、トランジスタによる制御の欠点
である温度等の影響を受け易い欠点を除去すると
ともに、駆動回路に汎用性を持たせることを、解
決すべき問題点とするものである。
［問題点を解決するための手段］
本考案は、直流電源に、スイツチ素子を介して
電磁弁と該電磁弁を作動させる作動用トランジス
タとを直列に接続すると共に、該作動用トランジ
スタと並列に、該トランジスタの遮断により電磁
弁に低電流を供給する電流制限用抵抗器を接続
し、上記作動用トランジスタのベースに、ベース
電流供給用の抵抗器とベース電流をバイパスさせ
て作動用トランジスタを遮断する制御用トランジ
スタとを接続し、該制御用トランジスタのベース
に、上記スイツチ素子の閉から一定時間経過した
後にベース電流を供給して該制御用トランジスタ
を動作させる、抵抗器とコンデンサとからなる遅
延回路を接続すると共に、電磁弁への通電解除時
に該遅延回路のコンデンサを放電させる放電用抵
抗器を接続し、該放電抵抗器は、制御用トランジ
スタのベース・エミツタ間に上記コンデンサと並
列に接続してあることを特徴としている。
電磁弁と該電磁弁を作動させる作動用トランジス
タとを直列に接続すると共に、該作動用トランジ
スタと並列に、該トランジスタの遮断により電磁
弁に低電流を供給する電流制限用抵抗器を接続
し、上記作動用トランジスタのベースに、ベース
電流供給用の抵抗器とベース電流をバイパスさせ
て作動用トランジスタを遮断する制御用トランジ
スタとを接続し、該制御用トランジスタのベース
に、上記スイツチ素子の閉から一定時間経過した
後にベース電流を供給して該制御用トランジスタ
を動作させる、抵抗器とコンデンサとからなる遅
延回路を接続すると共に、電磁弁への通電解除時
に該遅延回路のコンデンサを放電させる放電用抵
抗器を接続し、該放電抵抗器は、制御用トランジ
スタのベース・エミツタ間に上記コンデンサと並
列に接続してあることを特徴としている。
［作用］
スイツチ素子を閉にすると、作動用トランジス
タが導通状態となるので、電磁弁のコイルに該作
動用トランジスタを通じて駆動電流が流れ、電磁
弁が吸引動作する。この場合の駆動電流は、電磁
弁のコイル抵抗のみで定まるので、比較的大きい
値である。
タが導通状態となるので、電磁弁のコイルに該作
動用トランジスタを通じて駆動電流が流れ、電磁
弁が吸引動作する。この場合の駆動電流は、電磁
弁のコイル抵抗のみで定まるので、比較的大きい
値である。
スイツチ素子の閉後一定の遅延時間が経過して
遅延回路のコンデンサの充電が完了すると、制御
用トランジスタのベースに電流が流れて該制御用
トランジスタが導通し、作動用トランジスタのベ
ース電流がバイパスされるため、該作動用トラン
ジスタは遮断され、電磁弁には電流制限用抵抗器
を通じて制限された低電流が流れ、そのまま吸引
状態に保持される。
遅延回路のコンデンサの充電が完了すると、制御
用トランジスタのベースに電流が流れて該制御用
トランジスタが導通し、作動用トランジスタのベ
ース電流がバイパスされるため、該作動用トラン
ジスタは遮断され、電磁弁には電流制限用抵抗器
を通じて制限された低電流が流れ、そのまま吸引
状態に保持される。
スイツチ素子を開にすると、電磁弁への通電が
解除されて吸引状態が解かれ、同時に、放電抵抗
器を通じて遅延回路のコンデンサの放電が行われ
る。
解除されて吸引状態が解かれ、同時に、放電抵抗
器を通じて遅延回路のコンデンサの放電が行われ
る。
［実施例］
第１図は本考案の第１実施例を示し、電磁弁２
１の電源端子２２，２３は、電磁弁２１のコイル
２４及びトランジスタT1を介して接続されてお
り、上記トランジスタT1のコレクタとエミツタ
間には抵抗器R1が並列に接続されている。上記
トランジスタT1のベースは、抵抗器R2を介して
電源端子２２に接続するとともに、トランジスタ
T2を介して電源端子２３に接続されている。
１の電源端子２２，２３は、電磁弁２１のコイル
２４及びトランジスタT1を介して接続されてお
り、上記トランジスタT1のコレクタとエミツタ
間には抵抗器R1が並列に接続されている。上記
トランジスタT1のベースは、抵抗器R2を介して
電源端子２２に接続するとともに、トランジスタ
T2を介して電源端子２３に接続されている。
トランジスタT2のベースは、抵抗器R2を介し
て電源端子２２に接続されるとともに、コンデン
サＣと抵抗器R3との並列回路を介して電源端子
２３に接続されており、抵抗器ＲとコンデンサＣ
とによつて遅延回路２５が構成されている。
て電源端子２２に接続されるとともに、コンデン
サＣと抵抗器R3との並列回路を介して電源端子
２３に接続されており、抵抗器ＲとコンデンサＣ
とによつて遅延回路２５が構成されている。
また、電源端子２２，２３の電源側回路には、
スイツチ素子２６が設けられている。
スイツチ素子２６が設けられている。
次に、第１実施例の動作について説明する。
スイツチ素子２６を閉にすると、抵抗器R2を
介してトランジスタT1にベース電流が供給され、
トランジスタT1が導通状態となるので、電磁弁
２１のコイル２４に駆動電流Ｉ（第３図Ｃ参照）
が流れて、電磁弁２１が吸引動作する。
介してトランジスタT1にベース電流が供給され、
トランジスタT1が導通状態となるので、電磁弁
２１のコイル２４に駆動電流Ｉ（第３図Ｃ参照）
が流れて、電磁弁２１が吸引動作する。
上記駆動電流Ｉは、トランジスタT1を流れる
ので、コイル２４の抵抗ｒによつてその電流値が
定まる。
ので、コイル２４の抵抗ｒによつてその電流値が
定まる。
この場合、トランジスタT2のベースには、遅
延回路２５によつて電流が供給されないので、ト
ランジスタT2は遮断状態にある。
延回路２５によつて電流が供給されないので、ト
ランジスタT2は遮断状態にある。
遅延回路２５を構成する抵抗器Ｒの抵抗及びコ
ンデンサＣの容量によつて定まる時間Ｔ（第３図
Ｂ参照）の経過によつてコンデンサＣが充電され
ると、抵抗器Ｒを介してトランジスタT2にベー
ス電流が供給されて、トランジスタT2が導通状
態となる。
ンデンサＣの容量によつて定まる時間Ｔ（第３図
Ｂ参照）の経過によつてコンデンサＣが充電され
ると、抵抗器Ｒを介してトランジスタT2にベー
ス電流が供給されて、トランジスタT2が導通状
態となる。
したがつて、トランジスタT1が遮断されて、
駆動電流としては抵抗器R1によつて制限された
電流ｉ（第３図Ｃ参照）が流れるので、電磁弁２
１のコイル２４は、この制限された電流ｉによつ
て吸引状態に保持される。
駆動電流としては抵抗器R1によつて制限された
電流ｉ（第３図Ｃ参照）が流れるので、電磁弁２
１のコイル２４は、この制限された電流ｉによつ
て吸引状態に保持される。
この保持電流ｉは、電圧をＥとすると、
ｉ＝Ｅ／ｒ＋R1
であるから、保持電流ｉと駆動電流Ｉの比は、
ｒ／ｒ＋R1となる。したがつて、駆動時と保持時と で電磁弁２１が消費する電力比は（ｒ／ｒ＋R1）2と なるから、抵抗器R1の抵抗値を大きくすること
によつて、電磁弁２１の消費電力を小さくするこ
とができる。
ｒ／ｒ＋R1となる。したがつて、駆動時と保持時と で電磁弁２１が消費する電力比は（ｒ／ｒ＋R1）2と なるから、抵抗器R1の抵抗値を大きくすること
によつて、電磁弁２１の消費電力を小さくするこ
とができる。
スイツチ素子２６を開にすると、コイル２４の
駆動電流が遮断されるので、電磁弁２１の吸引状
態が解除される。スイツチ素子２６の開により、
コンデンサＣの電荷は、これと並列に設けた抵抗
器R3によつて放電される。
駆動電流が遮断されるので、電磁弁２１の吸引状
態が解除される。スイツチ素子２６の開により、
コンデンサＣの電荷は、これと並列に設けた抵抗
器R3によつて放電される。
第２図は本考案の第２実施例を示し、この第２
実施例では、遅延回路２５と並列に定電圧ダイオ
ードD1を接続して、トランジスタT2へのベース
電流供給量を安定化している。
実施例では、遅延回路２５と並列に定電圧ダイオ
ードD1を接続して、トランジスタT2へのベース
電流供給量を安定化している。
第２実施例の他の構成は、電源端子２２と遅延
回路２５との間に抵抗器R4が直列に接続されて
いる以外は第１実施例と同じなので、図中の同一
または相当部分に同一の符号を付して詳細な説明
は省略する。
回路２５との間に抵抗器R4が直列に接続されて
いる以外は第１実施例と同じなので、図中の同一
または相当部分に同一の符号を付して詳細な説明
は省略する。
［考案の効果］
上記構成を有する本考案によれば、次に記載す
るような効果を期待することができる。
るような効果を期待することができる。
(1) 直流回路として構成し、且つ切換え動作を２
つのトランジスタのみによつて行つているの
で、省電力型で経済性及び耐久性が高く、しか
も小形且つ軽量に構成することができて電磁弁
に直接搭載することも可能である。
つのトランジスタのみによつて行つているの
で、省電力型で経済性及び耐久性が高く、しか
も小形且つ軽量に構成することができて電磁弁
に直接搭載することも可能である。
(2) スイツチ素子のオン・オフによるデイジタル
制御回路であるため、温度、電圧変動等の影響
を受け難く、安定性や信頼性、高速性に勝れて
いる。
制御回路であるため、温度、電圧変動等の影響
を受け難く、安定性や信頼性、高速性に勝れて
いる。
(3) 作動用トランジスタと駆動用トランジスタの
２段増幅回路としているため、高効率であると
共に、作動用トランジスタのベース電流の安定
供給と遮断とを計ることができて確実性が高
い。
２段増幅回路としているため、高効率であると
共に、作動用トランジスタのベース電流の安定
供給と遮断とを計ることができて確実性が高
い。
(4) スイツチ素子の開閉により直流電源から直接
給電及び消電することにより作動させることが
できるため、外部信号を加えるための信号線が
不要で回路が単純化し、小形化及び軽量化に有
効である。
給電及び消電することにより作動させることが
できるため、外部信号を加えるための信号線が
不要で回路が単純化し、小形化及び軽量化に有
効である。
(5) 遅延回路を第１段目の増幅回路である制御用
トランジスタのベース側に配設し、且つコンデ
ンサへの充電によつて該制御用トランジスタを
作動させるように構成しているため、ベース電
流を小さくすることができ、従つて、遅延抵抗
を大きくしてコンデンサの容量を小さくするこ
とが可能となるため、回路全体の消費電力を小
さくすることできると同時にコンデンサの放電
時間を速めることができ、それによつて電磁弁
のオン・オフ繰り返し応答速度を速めることが
できる。
トランジスタのベース側に配設し、且つコンデ
ンサへの充電によつて該制御用トランジスタを
作動させるように構成しているため、ベース電
流を小さくすることができ、従つて、遅延抵抗
を大きくしてコンデンサの容量を小さくするこ
とが可能となるため、回路全体の消費電力を小
さくすることできると同時にコンデンサの放電
時間を速めることができ、それによつて電磁弁
のオン・オフ繰り返し応答速度を速めることが
できる。
(6) 遅延回路のコンデンサを放電させる放電抵抗
器を、制御用トランジスタのベース・エミツタ
間に上記コンデンサと並列に接続したことによ
り、この放電抵抗器で、コンデンサの放電時間
の設定だけでなく、制御用トランジスタがオン
するまでの遅延時間についても、微調整するこ
とができる。
器を、制御用トランジスタのベース・エミツタ
間に上記コンデンサと並列に接続したことによ
り、この放電抵抗器で、コンデンサの放電時間
の設定だけでなく、制御用トランジスタがオン
するまでの遅延時間についても、微調整するこ
とができる。
即ち、制御用トランジスタのベース電位は、電
磁弁がオンしたあと遅延回路の時定数CRに基づ
いて該遅延回路の抵抗器と放電抵抗器とで分圧さ
れた電位に向かつて上昇し、所定の動作電位（約
0.7V）になつたところで該制御用トランジスタ
がオンすることになるが、放電抵抗器を制御用ト
ランジスタのベース・エミツタ間に入れることに
より、実際のベース電位の上昇は、時定数CRに
沿う場合よりも若干緩やかな勾配を描き、その勾
配は放電抵抗値によつて微妙に相違する。これを
利用し、一つの放電抵抗器によつて放電時間と遅
延時間の両方のバランスを図ることが可能とな
る。
磁弁がオンしたあと遅延回路の時定数CRに基づ
いて該遅延回路の抵抗器と放電抵抗器とで分圧さ
れた電位に向かつて上昇し、所定の動作電位（約
0.7V）になつたところで該制御用トランジスタ
がオンすることになるが、放電抵抗器を制御用ト
ランジスタのベース・エミツタ間に入れることに
より、実際のベース電位の上昇は、時定数CRに
沿う場合よりも若干緩やかな勾配を描き、その勾
配は放電抵抗値によつて微妙に相違する。これを
利用し、一つの放電抵抗器によつて放電時間と遅
延時間の両方のバランスを図ることが可能とな
る。
また、電磁弁を多数回連続的にオン・オフに切
換えたり、短時間の間にオン・オフに切換えて使
用するような場合には、遅延時間は短く設定され
るが、温度変化を生じる条件下では、温度低下に
より遅延回路を構成する抵抗器の抵抗値が小さく
なり、遅延時間が短かくなつて制御用トランジス
タがオンするタイミングが早くなり過ぎることが
ある。このような場合にも、上記放電抵抗器の抵
抗値が同時に低下して遅延回路における抵抗値の
低下による影響を相殺するため、ベース電位の上
昇勾配が一定に保たれ、誤動作が確実に防止され
る。
換えたり、短時間の間にオン・オフに切換えて使
用するような場合には、遅延時間は短く設定され
るが、温度変化を生じる条件下では、温度低下に
より遅延回路を構成する抵抗器の抵抗値が小さく
なり、遅延時間が短かくなつて制御用トランジス
タがオンするタイミングが早くなり過ぎることが
ある。このような場合にも、上記放電抵抗器の抵
抗値が同時に低下して遅延回路における抵抗値の
低下による影響を相殺するため、ベース電位の上
昇勾配が一定に保たれ、誤動作が確実に防止され
る。
第１図は本考案の第１実施例を示す回路図、第
２図は本考案の第２実施例を示す回路図、第３図
Ａ〜Ｃはスイツチ素子の供給電圧、電磁弁の供給
電圧及び電磁弁の電流と時間との関係を示す線
図、第４図は従来の電磁弁駆動回路の回路図であ
る。 ２１……電磁弁、２５……遅延回路、２６……
スイツチ素子、T1……作動用トランジスタ、T2
……制御用トランジスタ、R1……電流制限用抵
抗器、R2……ベース電流供給用抵抗器、R3……
放電用抵抗器、Ｒ……遅延回路用抵抗器、Ｃ……
コンデンサ。
２図は本考案の第２実施例を示す回路図、第３図
Ａ〜Ｃはスイツチ素子の供給電圧、電磁弁の供給
電圧及び電磁弁の電流と時間との関係を示す線
図、第４図は従来の電磁弁駆動回路の回路図であ
る。 ２１……電磁弁、２５……遅延回路、２６……
スイツチ素子、T1……作動用トランジスタ、T2
……制御用トランジスタ、R1……電流制限用抵
抗器、R2……ベース電流供給用抵抗器、R3……
放電用抵抗器、Ｒ……遅延回路用抵抗器、Ｃ……
コンデンサ。
Claims (1)
- 直流電源に、スイツチ素子を介して電磁弁と該
電磁弁を作動させる作動用トランジスタとを直列
に接続すると共に、該作動用トランジスタと並列
に、該トランジスタの遮断により電磁弁に低電流
を供給する電流制限用抵抗器を接続し、上記作動
用トランジスタのベースに、ベース電流供給用の
抵抗器とベース電流をバイパスさせて作動用トラ
ンジスタを遮断する制御用トランジスタとを接続
し、該制御用トランジスタのベースに、上記スイ
ツチ素子の閉から一定時間経過した後にベース電
流を供給して該制御用トランジスタを動作させ
る。抵抗器とコンデンサとからなる遅延回路を接
続すると共に、電磁弁への通電解除時に該遅延回
路のコンデンサを放電させる放電用抵抗器を接続
し、該放電抵抗器は、制御用トランジスタのベー
ス・エミツタ間に上記コンデンサと並列に接続し
てあることを特徴とする電磁弁駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985134634U JPH0547334Y2 (ja) | 1985-09-03 | 1985-09-03 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985134634U JPH0547334Y2 (ja) | 1985-09-03 | 1985-09-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6241973U JPS6241973U (ja) | 1987-03-13 |
| JPH0547334Y2 true JPH0547334Y2 (ja) | 1993-12-13 |
Family
ID=31036058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985134634U Expired - Lifetime JPH0547334Y2 (ja) | 1985-09-03 | 1985-09-03 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547334Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024281A (ja) * | 2005-07-21 | 2007-02-01 | Smc Corp | 電磁弁駆動制御装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770392B2 (ja) * | 1988-05-16 | 1995-07-31 | スズキ株式会社 | 直流ソレノイド駆動方法 |
| JP4370325B2 (ja) * | 2004-06-07 | 2009-11-25 | 矢崎総業株式会社 | 電磁弁の駆動方法、電磁弁駆動装置及び電線着色装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4819141U (ja) * | 1971-07-12 | 1973-03-03 |
-
1985
- 1985-09-03 JP JP1985134634U patent/JPH0547334Y2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024281A (ja) * | 2005-07-21 | 2007-02-01 | Smc Corp | 電磁弁駆動制御装置 |
| CN100422881C (zh) * | 2005-07-21 | 2008-10-01 | Smc株式会社 | 电磁阀起动控制器 |
| DE102006032461B4 (de) * | 2005-07-21 | 2016-10-06 | Smc K.K. | Elektromagnetventilsteuerung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6241973U (ja) | 1987-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422780A (en) | Solenoid drive circuit | |
| US7813101B2 (en) | Solenoid-operated valve actuating controller | |
| JPH0467204B2 (ja) | ||
| US5914589A (en) | Voltage boosting circuit for high-potential-side MOS switching transistor | |
| US4473862A (en) | Circuit for controlling an electromagnet | |
| JPH06503222A (ja) | プログラムされたゲート・ドライブ電圧を持つ、ミニアチヤ化されたスイツチング電源 | |
| CN100532743C (zh) | 电磁操纵阀和电磁操纵阀驱动电路 | |
| JPH0758898B2 (ja) | 電磁負荷の高速切替装置 | |
| US6836102B2 (en) | Booster type switching regulator | |
| JPS6045002A (ja) | 電磁負荷の作動制御装置 | |
| JPH0143580Y2 (ja) | ||
| JPS63182913A (ja) | 電界効果トランジスタの駆動回路 | |
| JP7612201B2 (ja) | ソレノイド駆動回路 | |
| JPH0322831Y2 (ja) | ||
| JPH0632534Y2 (ja) | 電磁弁駆動回路 | |
| JP2518216Y2 (ja) | バイアス遮断回路 | |
| JPS6240408Y2 (ja) | ||
| JPH03213782A (ja) | 電磁弁の省電力駆動回路 | |
| JPH033967B2 (ja) | ||
| JPS6218007Y2 (ja) | ||
| JPH02112208A (ja) | ソレノイド駆動回路 | |
| JPH02240478A (ja) | ラッチ弁の駆動回路 | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPS6213553B2 (ja) | ||
| JPS6343079A (ja) | 電磁比例弁の制御装置 |