JPH0364112A - Electronic channel selection device - Google Patents
Electronic channel selection deviceInfo
- Publication number
- JPH0364112A JPH0364112A JP1198075A JP19807589A JPH0364112A JP H0364112 A JPH0364112 A JP H0364112A JP 1198075 A JP1198075 A JP 1198075A JP 19807589 A JP19807589 A JP 19807589A JP H0364112 A JPH0364112 A JP H0364112A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- tuner section
- electronic
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子選局装置に関し、特にAFT(Autom
atic Fine Tuning)機能を備えた電子
選局装置に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an electronic channel selection device, and in particular to an AFT (Automated Channel Tuning Device).
The present invention relates to an electronic tuning device having a Fine Tuning (Fine Tuning) function.
本発明の電子選局装置は、中間周波信号の周波数変動に
応じたアナログAFT電圧を検出する周波数弁別回路と
、前記周波数弁別回路のアナログAFT電圧をデジタル
信号に変換するA/D変換器と、前記中間周波信号の周
波数の中心値からの偏移を示すオフセットデータを記憶
するメモリと、前記A/D変換器の出力と前記メモリか
ら読み出されたオフセットデータとを比較する比較器と
からなり、前記比較器の比較出力を制御信号として電子
同調チューナ部に供給することにより、電子同調チュー
ナ部の妨害信号を減衰させた同調周波数における周波数
変動を抑圧することができる。The electronic tuning device of the present invention includes: a frequency discrimination circuit that detects an analog AFT voltage according to frequency fluctuations of an intermediate frequency signal; an A/D converter that converts the analog AFT voltage of the frequency discrimination circuit into a digital signal; It consists of a memory that stores offset data indicating the deviation of the frequency of the intermediate frequency signal from the center value, and a comparator that compares the output of the A/D converter and the offset data read from the memory. By supplying the comparison output of the comparator as a control signal to the electronic tuning tuner section, it is possible to suppress frequency fluctuations in the tuning frequency at which the interference signal of the electronic tuning tuner section is attenuated.
従来、AFT機能を備えた電圧合7i!(ボルテージシ
ンセサイザ)方式の電子選局装置が、例えば特公昭60
−57768公報に記載されている。Conventionally, voltage combination 7i! with AFT function! (voltage synthesizer) type electronic tuning device, for example,
It is described in the publication No.-57768.
この従来の電子選局装置は、テレビジョン受信機の映像
中間周波数を中心とする周波数弁別器の8字特性出力電
圧(AFT電圧)をA/D変換したデジタル選局信号を
デジタル選局信号から減算(または加算)し、この合成
されたデジタル選局信号をD/A変換して電子同調チュ
ーナ部に供給するように構成し、AFTによる補正によ
り受信時における正錐な同調状態が維持されている。This conventional electronic channel selection device generates a digital channel selection signal by A/D converting the 8-character characteristic output voltage (AFT voltage) of a frequency discriminator centered on the video intermediate frequency of the television receiver. Subtraction (or addition) is performed, and this synthesized digital tuning signal is D/A converted and supplied to an electronic tuning tuner section, and corrected by AFT to maintain a right cone tuning state at the time of reception. There is.
しかしながら、従来の電子選局装置は、通常周波数弁別
回路のAFT信号によりフィールドパックループが閉成
されているが、隣接チャンネルのビート妨害が発生した
時に同調周波数を中心値から偏移(オフセット)させて
妨害信号を減衰させる場合、フィールドパックループが
オープン状態になる。However, in conventional electronic tuning devices, the field pack loop is normally closed by the AFT signal of the frequency discrimination circuit, but when beat disturbance of an adjacent channel occurs, the tuned frequency is shifted (offset) from the center value. When the field pack loop is open to attenuate the interfering signal.
そして、この妨害信号除去時には電子同調チューナ部の
温度特性により同調周波数が設定値から変化して、周波
数変動を生じる欠点があった。When removing this interference signal, the tuning frequency changes from the set value due to the temperature characteristics of the electronic tuning tuner section, resulting in frequency fluctuations.
従って、本発明の目的は前記欠点を改良すると共に、ボ
ルテージシンセサイザ方式またはPLL(Phase
Locked Loop)方式の両方式に容易に適用で
きるようにした電子選局装置を提供することにある。Therefore, an object of the present invention is to improve the above-mentioned drawbacks, and to use a voltage synthesizer method or a PLL (Phase
An object of the present invention is to provide an electronic channel selection device that can be easily applied to both the Locked Loop and Locked Loop systems.
本発明の電子選局装置は、電子同調チューナ部の中間周
波信号の周波数変動に応じたアナログAFT電圧を検出
する周波数弁別回路と、前記周波数弁別回路のアナログ
AFT電圧をデジタル信号に変換するA/D変換器と、
前記中間周波信号の周波数の沖心値からの偏移を示すオ
フセットデータを記憶するメモリと、前記A/D変換器
の出力と前記メモリから読み出されたオフセットデータ
とを比較する比較器とを有し、前記比較器の比較出力を
制御信号として前記電子同調チューナ部に供給するよう
に構成される。The electronic tuning device of the present invention includes a frequency discriminator circuit that detects an analog AFT voltage according to frequency fluctuations of an intermediate frequency signal of an electronic tuning tuner section, and an A/F discriminator circuit that converts the analog AFT voltage of the frequency discriminator circuit into a digital signal. D converter;
a memory that stores offset data indicating a deviation of the frequency of the intermediate frequency signal from the offshore center value; and a comparator that compares the output of the A/D converter and the offset data read from the memory. and is configured to supply the comparison output of the comparator to the electronic tuning tuner section as a control signal.
また、本発明の電子選局装置は、前記比較器の比較出力
をD/A変換して電子同調チューナ部に供給するように
構成される。Further, the electronic channel selection device of the present invention is configured to D/A convert the comparison output of the comparator and supply it to the electronic tuning tuner section.
さらに、本発明の電子選局装置は、可変分周器を有する
PLL回路により前記電子同調チューナ部の同調周波数
を可変すると共に、前記比較器の比較出力により前記P
LL回路の可変分周器の分周比を制御するように構成さ
れる。Further, in the electronic tuning device of the present invention, the tuning frequency of the electronic tuning tuner section is varied by a PLL circuit having a variable frequency divider, and the tuning frequency of the electronic tuning tuner section is varied by a comparison output of the comparator.
It is configured to control the frequency division ratio of the variable frequency divider of the LL circuit.
本発明の電子選局装置によれば、メモリから読み出され
たオフセットデータとA/D変換器の出力が一致するよ
うにフィールドパックループが閉成されるので、電子同
調チューナ部の妨害信号を減衰させた同調周波数におけ
る周波数変動を抑圧することができる。According to the electronic tuning device of the present invention, the field pack loop is closed so that the offset data read from the memory and the output of the A/D converter match, so that the interference signal of the electronic tuning tuner section is eliminated. Frequency fluctuations in the attenuated tuning frequency can be suppressed.
また、前記比較器の比較出力をD/A変換した制御信号
を前記電子同調チューナ部に供給するように構成すれば
、ボルテージシンセサイザ方式の電子選局装置に適用す
ることが容易になる。Further, if the control signal obtained by D/A converting the comparison output of the comparator is supplied to the electronic tuning tuner section, it becomes easy to apply the control signal to a voltage synthesizer type electronic tuning device.
さらに、前記比較器の比較出力により前記PLL回路の
可変分周器の分周比を制御するように構成すれば、PL
Lデジタルシンセサイザ方式の電子選局装置に適用する
ことが容易である。Furthermore, if the frequency division ratio of the variable frequency divider of the PLL circuit is controlled by the comparison output of the comparator, it is possible to control the frequency division ratio of the variable frequency divider of the PLL circuit.
It is easy to apply to an electronic channel selection device using an L digital synthesizer method.
以下、本発明の実施例について図面を参照しながら説明
する。Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の基本構成を示すブロック図であり、1
はアンテナ、2は図示しない電圧可変リアクタンスを有
する局部発振回路及びξキサー回路から構成される電子
同調チューナ部である。3は電子同調チューナ部2の中
間周波信号が供給されるIFアンプ(中間周波増幅器)
、4はこの■Fアンプ3の出力が供給される検波回路、
5は検波出力が供給される出力端子である。6はIFア
ンプに接続された周波数弁別回路であり、中間周波信号
の周波数を中心周波数としてその値からの周波数の偏移
に応じた3字特性の周波数弁別出力(以下、アナログA
FT電圧と呼ぶ)を得る周波数弁別出力である。FIG. 1 is a block diagram showing the basic configuration of the present invention.
2 is an antenna, and 2 is an electronic tuning tuner section composed of a local oscillation circuit having a variable voltage reactance and a ξ kisser circuit (not shown). 3 is an IF amplifier (intermediate frequency amplifier) to which the intermediate frequency signal of the electronic tuning tuner section 2 is supplied;
, 4 is a detection circuit to which the output of this F amplifier 3 is supplied,
5 is an output terminal to which the detection output is supplied. 6 is a frequency discrimination circuit connected to the IF amplifier, which has a three-character frequency discrimination output (hereinafter referred to as analog A
This is the frequency discrimination output that obtains the FT voltage (FT voltage).
7は周波数弁別回路6に接続され、アナログAFT電圧
を所定ビットのデジタル信号に変換するA/D変換器、
8は隣接チャンネルのビート妨害が発生した時に同調周
波数を中心値から偏移させた値(オフセットデータ)を
記憶するメモリである。7 is an A/D converter connected to the frequency discrimination circuit 6 and converts the analog AFT voltage into a digital signal of predetermined bits;
Reference numeral 8 denotes a memory that stores a value (offset data) by which the tuning frequency is shifted from the center value when beat disturbance of an adjacent channel occurs.
9はA/D変換器7の出力とメモリ8のオフセットデー
タを比較する比較器であり、この比較器8の比較出力が
電子同調チューナ部2に制御信号として供給されるよう
に構成されている。A comparator 9 compares the output of the A/D converter 7 with the offset data of the memory 8, and is configured so that the comparison output of the comparator 8 is supplied to the electronic tuning tuner section 2 as a control signal. .
以上の構成における動作について説明すると、周波数弁
別回路6のアナログAFT電圧は第2図の本発明の詳細
な説明に用いる動作説明図のS字特性Sv上で変化する
(−例としてA、乃至A、5の点のみ示す)。すなわち
、中間周波信号の周波数がfloから+6の範囲(斜線
部)で通常のAFT動作が行われるようにし、隣接チャ
ンネルのビート妨害を減衰させるため電子同調チューナ
部2の同調周波数を可変した時の中間周波信号の周波数
をflgと仮定する。前記中間周波数fIzに対応した
S字特性Sv上の電圧A、tは、例えば4ビツトの(1
011)のオフセットデータとしてメモ+78に予め記
憶されている(A/D変換器7の出力を記憶する)。そ
して、温度変化により中間周波信号の周波数がflgか
ら+14に変動した場合、周波数弁別回路6のAFT電
圧はA (zからA、に変化し、A/D変換器7の出力
は(1011)から(1110)に変化する。従って、
比較器9の出力にはA/D変換器7の出力(1110:
]とオフセットデータ(1011)の差が比較出力とし
て得られ、この比較出力を電子同調チューナ部2に制御
信号として供給され、A/D変換器7の出力がオフセッ
トデータに一致するまでフィールドバックがかかり、電
子同調チューナ部2の周波数変動を抑圧する。To explain the operation in the above configuration, the analog AFT voltage of the frequency discrimination circuit 6 changes on the S-shaped characteristic Sv of the operation explanatory diagram used for the detailed explanation of the present invention in FIG. , only point 5 is shown). That is, when the normal AFT operation is performed in the frequency range of the intermediate frequency signal from flo to +6 (shaded area), and the tuning frequency of the electronically tuned tuner section 2 is varied in order to attenuate the beat interference of the adjacent channel. Assume that the frequency of the intermediate frequency signal is flg. The voltages A and t on the S-shaped characteristic Sv corresponding to the intermediate frequency fIz are, for example, 4 bits (1
011) is stored in advance in the memo +78 as offset data (the output of the A/D converter 7 is stored). When the frequency of the intermediate frequency signal changes from flg to +14 due to a temperature change, the AFT voltage of the frequency discrimination circuit 6 changes from A (z to A), and the output of the A/D converter 7 changes from (1011) to (1110). Therefore,
The output of the comparator 9 is the output of the A/D converter 7 (1110:
] and offset data (1011) is obtained as a comparison output, this comparison output is supplied to the electronic tuning tuner section 2 as a control signal, and feedback is performed until the output of the A/D converter 7 matches the offset data. This suppresses frequency fluctuations in the electronic tuner section 2.
次に、本発明の一実施例について第3図の電子選局装置
の第1実施例を示すブロック図を参照しながら説明する
。第3図は本発明をボルテージシンセサイザ方式のテレ
ビジョン受信機に適用した一例を示し、第1図に対応す
る部分には同一番号を付して説明する。10はデジタル
選局信号を発生する周波数設定手段であり、この周波数
設定手段10のデジタル選局信号は加算器11に供給さ
れ、比較器9の比較出力と加算され、加算器11の出力
をD/A変換器12によりアナログ電圧に変換し、この
アナログ電圧を制御信号として電子同調チューナ部2に
供給するように構成する。なお、13はビデオ検波回路
4に接続され、色復調、同期信号検出、音声検波等を行
う信号処理回路である。Next, an embodiment of the present invention will be described with reference to a block diagram showing a first embodiment of an electronic channel selection device shown in FIG. FIG. 3 shows an example in which the present invention is applied to a voltage synthesizer type television receiver, and parts corresponding to those in FIG. 1 are given the same numbers and will be explained. 10 is a frequency setting means for generating a digital tuning signal, and the digital tuning signal of this frequency setting means 10 is supplied to an adder 11, where it is added to the comparison output of the comparator 9, and the output of the adder 11 is converted to D. The analog voltage is converted into an analog voltage by a /A converter 12, and the analog voltage is supplied to the electronic tuning tuner section 2 as a control signal. Note that 13 is a signal processing circuit that is connected to the video detection circuit 4 and performs color demodulation, synchronization signal detection, audio detection, and the like.
以上の構成における動作について説明すると、周波数設
定手段10の所定の放送周波数に対応したデジタル選局
信号は、加算器を通じてD/A変換器12により所定の
アナログ選局電圧とされ、このアナログ選局電圧が電子
同調チューナ部2に供給され、所望の放送周波数が受信
される。また、隣接チャンネルのビート妨害の発生時に
は、前述したようにメモリ8に記憶したオフセットデー
タを比較器9、加算器11を通じてD/A変換器12に
供給し、ビート妨害を減衰させた状態に電子同調チュー
ナ部2を制御する。そして、温度変化等により電子同調
チューナ部2の中間周波信号の周波数が変動すると、周
波数弁別回路6から周波数変動に応じたアナログAFT
電圧が得られ、このアナログAFT電圧はA/D変換器
7によりデジタル信号に変換され、比較器9に供給され
る。このデジタル信号は、比較器9においてメモリ8の
オフセットデータと比較され、周波数変動を生じた場合
には比較出力を加算器11およびD/A変換器12を通
じて制御信号を発生し、この制御信号により電子同調チ
ューナ部2の同調周波数を温度変化に拘わらず一定に維
持する。To explain the operation of the above configuration, the digital tuning signal corresponding to a predetermined broadcast frequency of the frequency setting means 10 is converted into a predetermined analog tuning voltage by the D/A converter 12 through an adder, and this analog tuning signal A voltage is supplied to the electronic tuning tuner section 2 and the desired broadcast frequency is received. In addition, when beat disturbance occurs in an adjacent channel, the offset data stored in the memory 8 is supplied to the D/A converter 12 through the comparator 9 and the adder 11 as described above, and the electronic data is set in a state where the beat disturbance is attenuated. Controls the tuning tuner section 2. When the frequency of the intermediate frequency signal of the electronic tuning tuner section 2 fluctuates due to temperature changes, etc., the frequency discrimination circuit 6 sends an analog AFT signal corresponding to the frequency fluctuation.
A voltage is obtained, and this analog AFT voltage is converted into a digital signal by the A/D converter 7 and supplied to the comparator 9. This digital signal is compared with the offset data in the memory 8 in the comparator 9, and if a frequency fluctuation occurs, the comparison output is passed through the adder 11 and the D/A converter 12 to generate a control signal. To maintain the tuning frequency of an electronic tuning tuner section 2 constant regardless of temperature changes.
次に、本発明の他の実施例について第4図の本発明の電
子選局装置の第2実施例を示すブロック図を参照しなが
ら説明する。第4図は本発明をPLLデジタルシンセサ
イザ方式のテレビジョン受信機に適用した一例を示し、
第3図に対応する部分には同一番号を付して説明する。Next, another embodiment of the present invention will be described with reference to a block diagram shown in FIG. 4 showing a second embodiment of the electronic channel selection device of the present invention. FIG. 4 shows an example in which the present invention is applied to a PLL digital synthesizer type television receiver.
The parts corresponding to those in FIG. 3 will be described with the same reference numerals.
第4図において、14はPLL回路を示し、図示しない
基準発振器、位相比較器および可変分周器14aを有し
、電子同調チューナ部2の局部発振器(図示しない)と
共に位相同期ループを構成する。In FIG. 4, numeral 14 indicates a PLL circuit, which has a reference oscillator (not shown), a phase comparator, and a variable frequency divider 14a, and constitutes a phase locked loop together with a local oscillator (not shown) of the electronically tuned tuner section 2.
15は第3図の加算器11の代わりに設けた制御回路で
あり、入力端子には比較器9の比較出力および周波数設
定手段10からのデジタル選局信号が供給され、出力端
子からPLL回路14の可変分周器■4aを制御するデ
ジタル制御信号が出力される。PLL回路14には、電
子同調チューナ部2から局部発振器(図示しない)の出
力が供給されると共にPLL回路14からアナログ制御
信号が電子同調チューナ部2の局部発振器の電圧制御型
可変リアクタンス素子(図示しない)に供給される。Reference numeral 15 denotes a control circuit provided in place of the adder 11 in FIG. A digital control signal for controlling the variable frequency divider 4a is output. The output of a local oscillator (not shown) is supplied from the electronically tuned tuner section 2 to the PLL circuit 14, and an analog control signal is supplied from the PLL circuit 14 to the voltage-controlled variable reactance element (not shown) of the local oscillator of the electronically tuned tuner section 2. (not provided).
以上の構成において、PLL回路14の可変分周器14
aの分周比をN、基準発振器の基準周波数をfs、電子
同調チューナ部2の同調周波数(局部発振周波数)をf
。とした場合、fo=N−fsとなるので、周波数設定
手段10のデジタル選局信号および比較器9の比較出力
を制御回路14により加算したデジタル制御信号に応じ
て可変分周器14aの分周比Nを制御することにより、
電子同調チューナ部2の同調周波数f。を可変すること
ができる。従って、PLLデジタルシンセサイザ方式の
テレビジョン受信機の場合も、第3図のボルテージシン
セサイザ方式のテレビジョン受信機と同様に隣接チャン
ネルのビート妨害を減衰させた時でも、電子同調チュー
ナ部2の同調周波数foを温度変化に拘わらず一定に維
持することができる。In the above configuration, the variable frequency divider 14 of the PLL circuit 14
The frequency division ratio of a is N, the reference frequency of the reference oscillator is fs, and the tuning frequency (local oscillation frequency) of the electronic tuning tuner section 2 is f
. In this case, fo=N-fs, so the variable frequency divider 14a divides the frequency according to the digital control signal obtained by adding the digital tuning signal of the frequency setting means 10 and the comparison output of the comparator 9 by the control circuit 14. By controlling the ratio N,
The tuning frequency f of the electronic tuning tuner section 2. can be varied. Therefore, in the case of a PLL digital synthesizer type television receiver, even when the beat interference of the adjacent channel is attenuated, as in the voltage synthesizer type television receiver shown in FIG. fo can be maintained constant regardless of temperature changes.
なお、第3図の比較器9、周波数設定手段10および加
算器11と第4図の比較器9、周波数設定手段10およ
び制御回路15は夫々マイクロプロセッサにより構成す
ることも可能である。Note that the comparator 9, frequency setting means 10, and adder 11 in FIG. 3 and the comparator 9, frequency setting means 10, and control circuit 15 in FIG. 4 may each be constructed by a microprocessor.
また、第3図および第4図の実施例では、本発明をテレ
ビジョン受信機に適用した場合について説明したが、電
子同調チューナ部を有するラジオ受信機またはFMステ
レオ受信機等の電子選局装置に本発明を適用することが
できる。Further, in the embodiments shown in FIGS. 3 and 4, the case where the present invention is applied to a television receiver has been described, but an electronic tuning device such as a radio receiver or an FM stereo receiver having an electronic tuning tuner section is described. The present invention can be applied to.
以上の説明から明らかな通り、本発明によれば、電子同
調チューナの妨害信号を減衰させた同調周波数における
温度変化等による周波数変動を抑圧することができる。As is clear from the above description, according to the present invention, it is possible to suppress frequency fluctuations due to temperature changes or the like in the tuning frequency at which the interference signal of the electronically tuned tuner is attenuated.
また、本発明は、ボルテージシンセサイザ方式またはP
LLデジタルシンセサイザ方式の電子選局装置に容易に
適用することができる利点がある。Further, the present invention provides a voltage synthesizer method or a P
It has the advantage that it can be easily applied to an LL digital synthesizer type electronic channel selection device.
すブロック図、第4図は本発明の電子選局装置の第2の
実施例を示すブロック図である。FIG. 4 is a block diagram showing a second embodiment of the electronic channel selection device of the present invention.
2・・・−・−・−・・・−電子同調チューナ部3−−
−−−−−−−−一・・・・IFアンプ(V I Fア
ンプ)4−・−一−−−−−−・・−検波間B(ビデオ
検波回路)6・−・−一一一〜・−−−−一周波数弁別
回路7−−−〜−・・・・・・・−A/D変換器8−−
−−・・・・・・・・−・−メモリ9・〜・・−・・・
・・−比較器
10−・・・・・・・・・・−周波数設定手段11−・
・−・−−−−−−・・・加算器12−・−・−・・・
・−D/A変換器14−・−−−−−−一一−−・PL
L回路14a・−・−・−・−可変分周器
15−−−−−−・・・−・−制御回路2...------Electronic tuner section 3--
-----------1...IF amplifier (V IF amplifier) 4--1-----Detector B (video detection circuit) 6--11 1~.----1 Frequency discrimination circuit 7-----A/D converter 8--
−−・・・・・・・・・・−・−Memory 9・〜・・−・・
...-Comparator 10--Frequency setting means 11--
・−・−−−−−−・・・Adder 12−・−・−・・・
-D/A converter 14-----11--PL
L circuit 14a ---- Variable frequency divider 15 --- Control circuit
第1図は本発明の基本構成を示すブロック図、第2図は
本発明の詳細な説明に用いる動作説明図、第3図は本発
明の電子選局装置の第1実施例を示第
1
図
本発明の幕庫讃0狡1ホ↑プローlり母第2図
本梵ll11の動作の説明1;用・・◆動作説明間IN
3図FIG. 1 is a block diagram showing the basic configuration of the present invention, FIG. 2 is an operational explanatory diagram used for detailed explanation of the present invention, and FIG. 3 shows a first embodiment of the electronic channel selection device of the present invention. Diagram of the present invention's Bakufu San0 1 Ho ↑ Plow mother 2 Diagram 1 Explanation of the operation of the book Sanskrit 11; For... ◆ Operation explanation IN
Figure 3
Claims (1)
応じたアナログAFT電圧を検出する周波数弁別回路と
、前記周波数弁別回路のアナログAFT電圧をデジタル
信号に変換するA/D変換器と、前記中間周波信号の周
波数の中心値からの偏移を示すオフセットデータを記憶
するメモリと、前記A/D変換器の出力と前記メモリか
ら読み出されたオフセットデータとを比較する比較器と
を有し、前記比較器の比較出力を制御信号として前記電
子同調チューナ部に供給するようにしたことを特徴とす
る電子選局装置。 2、前記比較器の比較出力をD/A変換して得た制御信
号を前記電子同調チューナ部に供給するようにしたこと
を特徴とする請求項1記載の電子選局装置。 3、可変分周器を有するPLL回路により前記電子同調
チューナ部の同調周波数を可変すると共に、前記比較器
の比較出力により前記PLL回路の可変分周器の分周比
を制御するように構成したことを特徴とする請求項1記
載の電子選局装置。[Scope of Claims] 1. A frequency discrimination circuit that detects an analog AFT voltage according to frequency fluctuations of an intermediate frequency signal of an electronic tuning tuner section, and an A/D that converts the analog AFT voltage of the frequency discrimination circuit into a digital signal. a converter, a memory that stores offset data indicating a deviation of the frequency of the intermediate frequency signal from a center value, and a comparison that compares the output of the A/D converter and the offset data read from the memory. 1. An electronic tuning device comprising: a comparator, the comparison output of the comparator being supplied as a control signal to the electronic tuning tuner section. 2. The electronic tuning device according to claim 1, wherein a control signal obtained by D/A converting the comparison output of the comparator is supplied to the electronic tuning tuner section. 3. The tuning frequency of the electronic tuning tuner section is varied by a PLL circuit having a variable frequency divider, and the frequency division ratio of the variable frequency divider of the PLL circuit is controlled by the comparison output of the comparator. The electronic channel selection device according to claim 1, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (en) | 1989-08-01 | 1989-08-01 | Electronic tuning system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (en) | 1989-08-01 | 1989-08-01 | Electronic tuning system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364112A true JPH0364112A (en) | 1991-03-19 |
| JP3038726B2 JP3038726B2 (en) | 2000-05-08 |
Family
ID=16385103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198075A Expired - Fee Related JP3038726B2 (en) | 1989-08-01 | 1989-08-01 | Electronic tuning system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038726B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088693A (en) * | 1993-11-05 | 1996-01-12 | Lg Electron Inc | Automatic fine tuning apparatus and method |
-
1989
- 1989-08-01 JP JP1198075A patent/JP3038726B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088693A (en) * | 1993-11-05 | 1996-01-12 | Lg Electron Inc | Automatic fine tuning apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038726B2 (en) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737694A (en) | Highly stable frequency synthesizer loop with feedforward | |
| JPS6062723A (en) | Television tuner | |
| JPS62231548A (en) | Frequency modulated signal receiver | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| US5793819A (en) | Radio communication terminal station | |
| US5603109A (en) | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator | |
| JPH0364112A (en) | Electronic channel selection device | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| GB2098419A (en) | Electrical frequency adjusting arrangements | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| JPH08307259A (en) | Frequency synthesizer | |
| JP2001230670A (en) | PLL oscillation circuit | |
| JPS61111016A (en) | Pll frequency synthesizer type tv receiver | |
| JPH0156580B2 (en) | ||
| JPS5846586Y2 (en) | Circuit with phase locked loop | |
| JPH1079666A (en) | Phase-locked oscillation circuit | |
| JPH0459808B2 (en) | ||
| EP1229655B1 (en) | Phase locked loop apparatus | |
| JPH06152457A (en) | Pll tuner | |
| GB2234127A (en) | Compensating for temperature-dependent frequency shift of a filter in a receiver | |
| JP2810580B2 (en) | PLL detection circuit | |
| JPH06152458A (en) | Pll tuner | |
| JPH03284016A (en) | Afc circuit for satellite broadcast receiver | |
| KR970006064Y1 (en) | Tuning circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |