JPH0364112A - 電子選局装置 - Google Patents
電子選局装置Info
- Publication number
- JPH0364112A JPH0364112A JP1198075A JP19807589A JPH0364112A JP H0364112 A JPH0364112 A JP H0364112A JP 1198075 A JP1198075 A JP 1198075A JP 19807589 A JP19807589 A JP 19807589A JP H0364112 A JPH0364112 A JP H0364112A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- tuner section
- electronic
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子選局装置に関し、特にＡＦＴ（Ａｕｔｏｍ
ａｔｉｃ Ｆｉｎｅ Ｔｕｎｉｎｇ）機能を備えた電子
選局装置に関する。
ａｔｉｃ Ｆｉｎｅ Ｔｕｎｉｎｇ）機能を備えた電子
選局装置に関する。
本発明の電子選局装置は、中間周波信号の周波数変動に
応じたアナログＡＦＴ電圧を検出する周波数弁別回路と
、前記周波数弁別回路のアナログＡＦＴ電圧をデジタル
信号に変換するＡ／Ｄ変換器と、前記中間周波信号の周
波数の中心値からの偏移を示すオフセットデータを記憶
するメモリと、前記Ａ／Ｄ変換器の出力と前記メモリか
ら読み出されたオフセットデータとを比較する比較器と
からなり、前記比較器の比較出力を制御信号として電子
同調チューナ部に供給することにより、電子同調チュー
ナ部の妨害信号を減衰させた同調周波数における周波数
変動を抑圧することができる。
応じたアナログＡＦＴ電圧を検出する周波数弁別回路と
、前記周波数弁別回路のアナログＡＦＴ電圧をデジタル
信号に変換するＡ／Ｄ変換器と、前記中間周波信号の周
波数の中心値からの偏移を示すオフセットデータを記憶
するメモリと、前記Ａ／Ｄ変換器の出力と前記メモリか
ら読み出されたオフセットデータとを比較する比較器と
からなり、前記比較器の比較出力を制御信号として電子
同調チューナ部に供給することにより、電子同調チュー
ナ部の妨害信号を減衰させた同調周波数における周波数
変動を抑圧することができる。
従来、ＡＦＴ機能を備えた電圧合７ｉ！（ボルテージシ
ンセサイザ）方式の電子選局装置が、例えば特公昭６０
−５７７６８公報に記載されている。
ンセサイザ）方式の電子選局装置が、例えば特公昭６０
−５７７６８公報に記載されている。
この従来の電子選局装置は、テレビジョン受信機の映像
中間周波数を中心とする周波数弁別器の８字特性出力電
圧（ＡＦＴ電圧）をＡ／Ｄ変換したデジタル選局信号を
デジタル選局信号から減算（または加算）し、この合成
されたデジタル選局信号をＤ／Ａ変換して電子同調チュ
ーナ部に供給するように構成し、ＡＦＴによる補正によ
り受信時における正錐な同調状態が維持されている。
中間周波数を中心とする周波数弁別器の８字特性出力電
圧（ＡＦＴ電圧）をＡ／Ｄ変換したデジタル選局信号を
デジタル選局信号から減算（または加算）し、この合成
されたデジタル選局信号をＤ／Ａ変換して電子同調チュ
ーナ部に供給するように構成し、ＡＦＴによる補正によ
り受信時における正錐な同調状態が維持されている。
しかしながら、従来の電子選局装置は、通常周波数弁別
回路のＡＦＴ信号によりフィールドパックループが閉成
されているが、隣接チャンネルのビート妨害が発生した
時に同調周波数を中心値から偏移（オフセット）させて
妨害信号を減衰させる場合、フィールドパックループが
オープン状態になる。
回路のＡＦＴ信号によりフィールドパックループが閉成
されているが、隣接チャンネルのビート妨害が発生した
時に同調周波数を中心値から偏移（オフセット）させて
妨害信号を減衰させる場合、フィールドパックループが
オープン状態になる。
そして、この妨害信号除去時には電子同調チューナ部の
温度特性により同調周波数が設定値から変化して、周波
数変動を生じる欠点があった。
温度特性により同調周波数が設定値から変化して、周波
数変動を生じる欠点があった。
従って、本発明の目的は前記欠点を改良すると共に、ボ
ルテージシンセサイザ方式またはＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）方式の両方式に容易に適用で
きるようにした電子選局装置を提供することにある。
ルテージシンセサイザ方式またはＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）方式の両方式に容易に適用で
きるようにした電子選局装置を提供することにある。
本発明の電子選局装置は、電子同調チューナ部の中間周
波信号の周波数変動に応じたアナログＡＦＴ電圧を検出
する周波数弁別回路と、前記周波数弁別回路のアナログ
ＡＦＴ電圧をデジタル信号に変換するＡ／Ｄ変換器と、
前記中間周波信号の周波数の沖心値からの偏移を示すオ
フセットデータを記憶するメモリと、前記Ａ／Ｄ変換器
の出力と前記メモリから読み出されたオフセットデータ
とを比較する比較器とを有し、前記比較器の比較出力を
制御信号として前記電子同調チューナ部に供給するよう
に構成される。
波信号の周波数変動に応じたアナログＡＦＴ電圧を検出
する周波数弁別回路と、前記周波数弁別回路のアナログ
ＡＦＴ電圧をデジタル信号に変換するＡ／Ｄ変換器と、
前記中間周波信号の周波数の沖心値からの偏移を示すオ
フセットデータを記憶するメモリと、前記Ａ／Ｄ変換器
の出力と前記メモリから読み出されたオフセットデータ
とを比較する比較器とを有し、前記比較器の比較出力を
制御信号として前記電子同調チューナ部に供給するよう
に構成される。
また、本発明の電子選局装置は、前記比較器の比較出力
をＤ／Ａ変換して電子同調チューナ部に供給するように
構成される。
をＤ／Ａ変換して電子同調チューナ部に供給するように
構成される。
さらに、本発明の電子選局装置は、可変分周器を有する
ＰＬＬ回路により前記電子同調チューナ部の同調周波数
を可変すると共に、前記比較器の比較出力により前記Ｐ
ＬＬ回路の可変分周器の分周比を制御するように構成さ
れる。
ＰＬＬ回路により前記電子同調チューナ部の同調周波数
を可変すると共に、前記比較器の比較出力により前記Ｐ
ＬＬ回路の可変分周器の分周比を制御するように構成さ
れる。
本発明の電子選局装置によれば、メモリから読み出され
たオフセットデータとＡ／Ｄ変換器の出力が一致するよ
うにフィールドパックループが閉成されるので、電子同
調チューナ部の妨害信号を減衰させた同調周波数におけ
る周波数変動を抑圧することができる。
たオフセットデータとＡ／Ｄ変換器の出力が一致するよ
うにフィールドパックループが閉成されるので、電子同
調チューナ部の妨害信号を減衰させた同調周波数におけ
る周波数変動を抑圧することができる。
また、前記比較器の比較出力をＤ／Ａ変換した制御信号
を前記電子同調チューナ部に供給するように構成すれば
、ボルテージシンセサイザ方式の電子選局装置に適用す
ることが容易になる。
を前記電子同調チューナ部に供給するように構成すれば
、ボルテージシンセサイザ方式の電子選局装置に適用す
ることが容易になる。
さらに、前記比較器の比較出力により前記ＰＬＬ回路の
可変分周器の分周比を制御するように構成すれば、ＰＬ
Ｌデジタルシンセサイザ方式の電子選局装置に適用する
ことが容易である。
可変分周器の分周比を制御するように構成すれば、ＰＬ
Ｌデジタルシンセサイザ方式の電子選局装置に適用する
ことが容易である。
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図は本発明の基本構成を示すブロック図であり、１
はアンテナ、２は図示しない電圧可変リアクタンスを有
する局部発振回路及びξキサー回路から構成される電子
同調チューナ部である。３は電子同調チューナ部２の中
間周波信号が供給されるＩＦアンプ（中間周波増幅器）
、４はこの■Ｆアンプ３の出力が供給される検波回路、
５は検波出力が供給される出力端子である。６はＩＦア
ンプに接続された周波数弁別回路であり、中間周波信号
の周波数を中心周波数としてその値からの周波数の偏移
に応じた３字特性の周波数弁別出力（以下、アナログＡ
ＦＴ電圧と呼ぶ）を得る周波数弁別出力である。
はアンテナ、２は図示しない電圧可変リアクタンスを有
する局部発振回路及びξキサー回路から構成される電子
同調チューナ部である。３は電子同調チューナ部２の中
間周波信号が供給されるＩＦアンプ（中間周波増幅器）
、４はこの■Ｆアンプ３の出力が供給される検波回路、
５は検波出力が供給される出力端子である。６はＩＦア
ンプに接続された周波数弁別回路であり、中間周波信号
の周波数を中心周波数としてその値からの周波数の偏移
に応じた３字特性の周波数弁別出力（以下、アナログＡ
ＦＴ電圧と呼ぶ）を得る周波数弁別出力である。
７は周波数弁別回路６に接続され、アナログＡＦＴ電圧
を所定ビットのデジタル信号に変換するＡ／Ｄ変換器、
８は隣接チャンネルのビート妨害が発生した時に同調周
波数を中心値から偏移させた値（オフセットデータ）を
記憶するメモリである。
を所定ビットのデジタル信号に変換するＡ／Ｄ変換器、
８は隣接チャンネルのビート妨害が発生した時に同調周
波数を中心値から偏移させた値（オフセットデータ）を
記憶するメモリである。
９はＡ／Ｄ変換器７の出力とメモリ８のオフセットデー
タを比較する比較器であり、この比較器８の比較出力が
電子同調チューナ部２に制御信号として供給されるよう
に構成されている。
タを比較する比較器であり、この比較器８の比較出力が
電子同調チューナ部２に制御信号として供給されるよう
に構成されている。
以上の構成における動作について説明すると、周波数弁
別回路６のアナログＡＦＴ電圧は第２図の本発明の詳細
な説明に用いる動作説明図のＳ字特性Ｓｖ上で変化する
（−例としてＡ、乃至Ａ、５の点のみ示す）。すなわち
、中間周波信号の周波数がｆｌｏから＋６の範囲（斜線
部）で通常のＡＦＴ動作が行われるようにし、隣接チャ
ンネルのビート妨害を減衰させるため電子同調チューナ
部２の同調周波数を可変した時の中間周波信号の周波数
をｆｌｇと仮定する。前記中間周波数ｆＩｚに対応した
Ｓ字特性Ｓｖ上の電圧Ａ、ｔは、例えば４ビツトの（１
０１１）のオフセットデータとしてメモ＋７８に予め記
憶されている（Ａ／Ｄ変換器７の出力を記憶する）。そ
して、温度変化により中間周波信号の周波数がｆｌｇか
ら＋１４に変動した場合、周波数弁別回路６のＡＦＴ電
圧はＡ （ｚからＡ、に変化し、Ａ／Ｄ変換器７の出力
は（１０１１）から（１１１０）に変化する。従って、
比較器９の出力にはＡ／Ｄ変換器７の出力（１１１０：
］とオフセットデータ（１０１１）の差が比較出力とし
て得られ、この比較出力を電子同調チューナ部２に制御
信号として供給され、Ａ／Ｄ変換器７の出力がオフセッ
トデータに一致するまでフィールドバックがかかり、電
子同調チューナ部２の周波数変動を抑圧する。
別回路６のアナログＡＦＴ電圧は第２図の本発明の詳細
な説明に用いる動作説明図のＳ字特性Ｓｖ上で変化する
（−例としてＡ、乃至Ａ、５の点のみ示す）。すなわち
、中間周波信号の周波数がｆｌｏから＋６の範囲（斜線
部）で通常のＡＦＴ動作が行われるようにし、隣接チャ
ンネルのビート妨害を減衰させるため電子同調チューナ
部２の同調周波数を可変した時の中間周波信号の周波数
をｆｌｇと仮定する。前記中間周波数ｆＩｚに対応した
Ｓ字特性Ｓｖ上の電圧Ａ、ｔは、例えば４ビツトの（１
０１１）のオフセットデータとしてメモ＋７８に予め記
憶されている（Ａ／Ｄ変換器７の出力を記憶する）。そ
して、温度変化により中間周波信号の周波数がｆｌｇか
ら＋１４に変動した場合、周波数弁別回路６のＡＦＴ電
圧はＡ （ｚからＡ、に変化し、Ａ／Ｄ変換器７の出力
は（１０１１）から（１１１０）に変化する。従って、
比較器９の出力にはＡ／Ｄ変換器７の出力（１１１０：
］とオフセットデータ（１０１１）の差が比較出力とし
て得られ、この比較出力を電子同調チューナ部２に制御
信号として供給され、Ａ／Ｄ変換器７の出力がオフセッ
トデータに一致するまでフィールドバックがかかり、電
子同調チューナ部２の周波数変動を抑圧する。
次に、本発明の一実施例について第３図の電子選局装置
の第１実施例を示すブロック図を参照しながら説明する
。第３図は本発明をボルテージシンセサイザ方式のテレ
ビジョン受信機に適用した一例を示し、第１図に対応す
る部分には同一番号を付して説明する。１０はデジタル
選局信号を発生する周波数設定手段であり、この周波数
設定手段１０のデジタル選局信号は加算器１１に供給さ
れ、比較器９の比較出力と加算され、加算器１１の出力
をＤ／Ａ変換器１２によりアナログ電圧に変換し、この
アナログ電圧を制御信号として電子同調チューナ部２に
供給するように構成する。なお、１３はビデオ検波回路
４に接続され、色復調、同期信号検出、音声検波等を行
う信号処理回路である。
の第１実施例を示すブロック図を参照しながら説明する
。第３図は本発明をボルテージシンセサイザ方式のテレ
ビジョン受信機に適用した一例を示し、第１図に対応す
る部分には同一番号を付して説明する。１０はデジタル
選局信号を発生する周波数設定手段であり、この周波数
設定手段１０のデジタル選局信号は加算器１１に供給さ
れ、比較器９の比較出力と加算され、加算器１１の出力
をＤ／Ａ変換器１２によりアナログ電圧に変換し、この
アナログ電圧を制御信号として電子同調チューナ部２に
供給するように構成する。なお、１３はビデオ検波回路
４に接続され、色復調、同期信号検出、音声検波等を行
う信号処理回路である。
以上の構成における動作について説明すると、周波数設
定手段１０の所定の放送周波数に対応したデジタル選局
信号は、加算器を通じてＤ／Ａ変換器１２により所定の
アナログ選局電圧とされ、このアナログ選局電圧が電子
同調チューナ部２に供給され、所望の放送周波数が受信
される。また、隣接チャンネルのビート妨害の発生時に
は、前述したようにメモリ８に記憶したオフセットデー
タを比較器９、加算器１１を通じてＤ／Ａ変換器１２に
供給し、ビート妨害を減衰させた状態に電子同調チュー
ナ部２を制御する。そして、温度変化等により電子同調
チューナ部２の中間周波信号の周波数が変動すると、周
波数弁別回路６から周波数変動に応じたアナログＡＦＴ
電圧が得られ、このアナログＡＦＴ電圧はＡ／Ｄ変換器
７によりデジタル信号に変換され、比較器９に供給され
る。このデジタル信号は、比較器９においてメモリ８の
オフセットデータと比較され、周波数変動を生じた場合
には比較出力を加算器１１およびＤ／Ａ変換器１２を通
じて制御信号を発生し、この制御信号により電子同調チ
ューナ部２の同調周波数を温度変化に拘わらず一定に維
持する。
定手段１０の所定の放送周波数に対応したデジタル選局
信号は、加算器を通じてＤ／Ａ変換器１２により所定の
アナログ選局電圧とされ、このアナログ選局電圧が電子
同調チューナ部２に供給され、所望の放送周波数が受信
される。また、隣接チャンネルのビート妨害の発生時に
は、前述したようにメモリ８に記憶したオフセットデー
タを比較器９、加算器１１を通じてＤ／Ａ変換器１２に
供給し、ビート妨害を減衰させた状態に電子同調チュー
ナ部２を制御する。そして、温度変化等により電子同調
チューナ部２の中間周波信号の周波数が変動すると、周
波数弁別回路６から周波数変動に応じたアナログＡＦＴ
電圧が得られ、このアナログＡＦＴ電圧はＡ／Ｄ変換器
７によりデジタル信号に変換され、比較器９に供給され
る。このデジタル信号は、比較器９においてメモリ８の
オフセットデータと比較され、周波数変動を生じた場合
には比較出力を加算器１１およびＤ／Ａ変換器１２を通
じて制御信号を発生し、この制御信号により電子同調チ
ューナ部２の同調周波数を温度変化に拘わらず一定に維
持する。
次に、本発明の他の実施例について第４図の本発明の電
子選局装置の第２実施例を示すブロック図を参照しなが
ら説明する。第４図は本発明をＰＬＬデジタルシンセサ
イザ方式のテレビジョン受信機に適用した一例を示し、
第３図に対応する部分には同一番号を付して説明する。
子選局装置の第２実施例を示すブロック図を参照しなが
ら説明する。第４図は本発明をＰＬＬデジタルシンセサ
イザ方式のテレビジョン受信機に適用した一例を示し、
第３図に対応する部分には同一番号を付して説明する。
第４図において、１４はＰＬＬ回路を示し、図示しない
基準発振器、位相比較器および可変分周器１４ａを有し
、電子同調チューナ部２の局部発振器（図示しない）と
共に位相同期ループを構成する。
基準発振器、位相比較器および可変分周器１４ａを有し
、電子同調チューナ部２の局部発振器（図示しない）と
共に位相同期ループを構成する。
１５は第３図の加算器１１の代わりに設けた制御回路で
あり、入力端子には比較器９の比較出力および周波数設
定手段１０からのデジタル選局信号が供給され、出力端
子からＰＬＬ回路１４の可変分周器■４ａを制御するデ
ジタル制御信号が出力される。ＰＬＬ回路１４には、電
子同調チューナ部２から局部発振器（図示しない）の出
力が供給されると共にＰＬＬ回路１４からアナログ制御
信号が電子同調チューナ部２の局部発振器の電圧制御型
可変リアクタンス素子（図示しない）に供給される。
あり、入力端子には比較器９の比較出力および周波数設
定手段１０からのデジタル選局信号が供給され、出力端
子からＰＬＬ回路１４の可変分周器■４ａを制御するデ
ジタル制御信号が出力される。ＰＬＬ回路１４には、電
子同調チューナ部２から局部発振器（図示しない）の出
力が供給されると共にＰＬＬ回路１４からアナログ制御
信号が電子同調チューナ部２の局部発振器の電圧制御型
可変リアクタンス素子（図示しない）に供給される。
以上の構成において、ＰＬＬ回路１４の可変分周器１４
ａの分周比をＮ、基準発振器の基準周波数をｆｓ、電子
同調チューナ部２の同調周波数（局部発振周波数）をｆ
。とした場合、ｆｏ＝Ｎ−ｆｓとなるので、周波数設定
手段１０のデジタル選局信号および比較器９の比較出力
を制御回路１４により加算したデジタル制御信号に応じ
て可変分周器１４ａの分周比Ｎを制御することにより、
電子同調チューナ部２の同調周波数ｆ。を可変すること
ができる。従って、ＰＬＬデジタルシンセサイザ方式の
テレビジョン受信機の場合も、第３図のボルテージシン
セサイザ方式のテレビジョン受信機と同様に隣接チャン
ネルのビート妨害を減衰させた時でも、電子同調チュー
ナ部２の同調周波数ｆｏを温度変化に拘わらず一定に維
持することができる。
ａの分周比をＮ、基準発振器の基準周波数をｆｓ、電子
同調チューナ部２の同調周波数（局部発振周波数）をｆ
。とした場合、ｆｏ＝Ｎ−ｆｓとなるので、周波数設定
手段１０のデジタル選局信号および比較器９の比較出力
を制御回路１４により加算したデジタル制御信号に応じ
て可変分周器１４ａの分周比Ｎを制御することにより、
電子同調チューナ部２の同調周波数ｆ。を可変すること
ができる。従って、ＰＬＬデジタルシンセサイザ方式の
テレビジョン受信機の場合も、第３図のボルテージシン
セサイザ方式のテレビジョン受信機と同様に隣接チャン
ネルのビート妨害を減衰させた時でも、電子同調チュー
ナ部２の同調周波数ｆｏを温度変化に拘わらず一定に維
持することができる。
なお、第３図の比較器９、周波数設定手段１０および加
算器１１と第４図の比較器９、周波数設定手段１０およ
び制御回路１５は夫々マイクロプロセッサにより構成す
ることも可能である。
算器１１と第４図の比較器９、周波数設定手段１０およ
び制御回路１５は夫々マイクロプロセッサにより構成す
ることも可能である。
また、第３図および第４図の実施例では、本発明をテレ
ビジョン受信機に適用した場合について説明したが、電
子同調チューナ部を有するラジオ受信機またはＦＭステ
レオ受信機等の電子選局装置に本発明を適用することが
できる。
ビジョン受信機に適用した場合について説明したが、電
子同調チューナ部を有するラジオ受信機またはＦＭステ
レオ受信機等の電子選局装置に本発明を適用することが
できる。
以上の説明から明らかな通り、本発明によれば、電子同
調チューナの妨害信号を減衰させた同調周波数における
温度変化等による周波数変動を抑圧することができる。
調チューナの妨害信号を減衰させた同調周波数における
温度変化等による周波数変動を抑圧することができる。
また、本発明は、ボルテージシンセサイザ方式またはＰ
ＬＬデジタルシンセサイザ方式の電子選局装置に容易に
適用することができる利点がある。
ＬＬデジタルシンセサイザ方式の電子選局装置に容易に
適用することができる利点がある。
すブロック図、第４図は本発明の電子選局装置の第２の
実施例を示すブロック図である。
実施例を示すブロック図である。
２・・・−・−・−・・・−電子同調チューナ部３−−
−−−−−−−−一・・・・ＩＦアンプ（Ｖ Ｉ Ｆア
ンプ）４−・−一−−−−−−・・−検波間Ｂ（ビデオ
検波回路）６・−・−一一一〜・−−−−一周波数弁別
回路７−−−〜−・・・・・・・−Ａ／Ｄ変換器８−−
−−・・・・・・・・−・−メモリ９・〜・・−・・・
・・−比較器 １０−・・・・・・・・・・−周波数設定手段１１−・
・−・−−−−−−・・・加算器１２−・−・−・・・
・−Ｄ／Ａ変換器１４−・−−−−−−一一−−・ＰＬ
Ｌ回路１４ａ・−・−・−・−可変分周器 １５−−−−−−・・・−・−制御回路
−−−−−−−−一・・・・ＩＦアンプ（Ｖ Ｉ Ｆア
ンプ）４−・−一−−−−−−・・−検波間Ｂ（ビデオ
検波回路）６・−・−一一一〜・−−−−一周波数弁別
回路７−−−〜−・・・・・・・−Ａ／Ｄ変換器８−−
−−・・・・・・・・−・−メモリ９・〜・・−・・・
・・−比較器 １０−・・・・・・・・・・−周波数設定手段１１−・
・−・−−−−−−・・・加算器１２−・−・−・・・
・−Ｄ／Ａ変換器１４−・−−−−−−一一−−・ＰＬ
Ｌ回路１４ａ・−・−・−・−可変分周器 １５−−−−−−・・・−・−制御回路
第１図は本発明の基本構成を示すブロック図、第２図は
本発明の詳細な説明に用いる動作説明図、第３図は本発
明の電子選局装置の第１実施例を示第 １ 図 本発明の幕庫讃０狡１ホ↑プローｌり母第２図 本梵ｌｌ１１の動作の説明１；用・・◆動作説明間ＩＮ
３図
本発明の詳細な説明に用いる動作説明図、第３図は本発
明の電子選局装置の第１実施例を示第 １ 図 本発明の幕庫讃０狡１ホ↑プローｌり母第２図 本梵ｌｌ１１の動作の説明１；用・・◆動作説明間ＩＮ
３図
Claims (1)
- 【特許請求の範囲】 １、電子同調チューナ部の中間周波信号の周波数変動に
応じたアナログＡＦＴ電圧を検出する周波数弁別回路と
、前記周波数弁別回路のアナログＡＦＴ電圧をデジタル
信号に変換するＡ／Ｄ変換器と、前記中間周波信号の周
波数の中心値からの偏移を示すオフセットデータを記憶
するメモリと、前記Ａ／Ｄ変換器の出力と前記メモリか
ら読み出されたオフセットデータとを比較する比較器と
を有し、前記比較器の比較出力を制御信号として前記電
子同調チューナ部に供給するようにしたことを特徴とす
る電子選局装置。 ２、前記比較器の比較出力をＤ／Ａ変換して得た制御信
号を前記電子同調チューナ部に供給するようにしたこと
を特徴とする請求項１記載の電子選局装置。 ３、可変分周器を有するＰＬＬ回路により前記電子同調
チューナ部の同調周波数を可変すると共に、前記比較器
の比較出力により前記ＰＬＬ回路の可変分周器の分周比
を制御するように構成したことを特徴とする請求項１記
載の電子選局装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1198075A JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0364112A true JPH0364112A (ja) | 1991-03-19 |
| JP3038726B2 JP3038726B2 (ja) | 2000-05-08 |
Family
ID=16385103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1198075A Expired - Fee Related JP3038726B2 (ja) | 1989-08-01 | 1989-08-01 | 電子選局装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038726B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088693A (ja) * | 1993-11-05 | 1996-01-12 | Lg Electron Inc | 自動微細チューニング装置及びその方法 |
-
1989
- 1989-08-01 JP JP1198075A patent/JP3038726B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088693A (ja) * | 1993-11-05 | 1996-01-12 | Lg Electron Inc | 自動微細チューニング装置及びその方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038726B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5737694A (en) | Highly stable frequency synthesizer loop with feedforward | |
| JPS6062723A (ja) | テレビジヨン同調器 | |
| JPS62231548A (ja) | 周波数被変調信号用受信機 | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| US5793819A (en) | Radio communication terminal station | |
| US5603109A (en) | Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator | |
| JPH0364112A (ja) | 電子選局装置 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| GB2098419A (en) | Electrical frequency adjusting arrangements | |
| EP0361746B1 (en) | Automatic phase controlling circuit | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| JPH08307259A (ja) | 周波数シンセサイザ | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPS61111016A (ja) | Ｐｌｌ周波数シンセサイザ方式ｔｖ受像機 | |
| JPH0156580B2 (ja) | ||
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH1079666A (ja) | 位相同期発振回路 | |
| JPH0459808B2 (ja) | ||
| EP1229655B1 (en) | Phase locked loop apparatus | |
| JPH06152457A (ja) | Ｐｌｌ選局装置 | |
| GB2234127A (en) | Compensating for temperature-dependent frequency shift of a filter in a receiver | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPH06152458A (ja) | Ｐｌｌ選局装置 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| KR970006064Y1 (ko) | 마이콤 제어용 자동주파수 튜닝회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |