JPH0364147A

JPH0364147A - Ｃｐｕ間通信方法

Info

Publication number: JPH0364147A
Application number: JP1199630A
Authority: JP
Inventors: Takao Ichihashi; 隆雄市橋; Shuji Yamada; 修治山田; Masashi Matsumoto; 正士松本
Original assignee: Mita Industrial Co Ltd
Current assignee: Kyocera Mita Industrial Co Ltd
Priority date: 1989-07-31
Filing date: 1989-07-31
Publication date: 1991-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、２つのＣＰＵ　（中央演算処理装置）間で、
データを通信する方法に関する。

［従来の技術］従来、例えば、複写機においては、複数個のＣＰＵを備
えている。その１つとして複写機のメインの制御を行う
ＣＰＵがあり、また（也の１つとして、原稿に対して光
学系をスキャンさせるための制御をおこなうスキャンＣ
ＰＵがある。この２つのＣＰＵ間では、スキャニングに
関するデータのシリアル通信を行っている。その通信方
法は、ハンドシエイク方式により、メインＣＰＵからス
キャンに関するデータブロックを送信し、それに対する
返送をスキャンＣＰＵから受は取ってから、次のデータ
ブロックを送信している。

［発明が解決しようとする課題］ところで、そのようにメインＣＰＵとスキャンＣＰＵ間
でデータの通信を行っている最中に、スキャンＣＰＵは
、１５０　μｓ　−１，２５ｍｓの範囲内で、優先的に
割り込み光学系のスキャニング制御を行わなければなら
ない。

従って、シリアル通信は時間不足となって正常に動作で
きなくなって、スキャンＣＰＵからの返送がこなくなり
通信が停止する。

他方、そのような割り込みが無い場合でも、データの通
信中に通信ラインの切断、短絡などの原因で、スキャン
ＣＰＵからの返送がこなくなることがある。

その結果、通信中にスキャンＣＰＵから返送がこなくな
った場合、その原因が割り込みのためか通信ラインの故
障のためなのか、送信側のメインＣＰＵには区別できな
い。

そのため、メインＣＰＵは、そのような際、例えば割り
込みがあったと見なしていつまでも割り込み解消を待ち
つづけ、通信ラインが損傷を受けるような不都合があっ
た。

本発明は、このような従来のＣＰＵ間の通信方法の課題
に鑑み、割り込みによる一時的通信不能か、それとも通
信ラインの故障などの他の原因による通信不能か区別で
きるＣＰＵ間の通信方法を提供することを目的とする。

［課題を解決するための手段］本発明は、２つのＣＰＵ間で通信を行うための通信方法
において、送信側ＣＰＵから所定のデータブロックを送
信する際、それと共にエラータイマをスタートさせ、受
信側ＣＰＵからの返送がある場合はそのエラータイマを
クリアし、受信側ＣＰＵからの返送が無い場合は、その
ままエラータイマの計時を継続し、そのエラータイマに
よる計時時間が予め決められた第１の基準時間をタイム
オーバーすると、送信側ＣＰＵは再び所定のデータブロ
ックを送信するとともに、再びエラータイマをスタート
させ、このような動作を受信側ＣＰＵからの返送がある
まで続け、それとともに前記始めてタイムオーバーした
時からの経過時間を計測し、所定の予め決められた第２
の基準時間を越えた場合は、通信システムに異常が発生
したと判断するＣＰＵ間通信方法。（る。

［作用コ本発明においては、受信側ＣＰＵからの返送が無い場合
、それを第１のエラータイマで認識し、その返送がない
状態が、例えば予め予想のつく割り込みのための時間を
過ぎるまで継続したかどうかを、第２のエラータイマで
認識する。それによって、割り込みか、故障かを区別で
きる。

［実施例］以下に、本発明の実施例について図面を参煕しながら説
明する。

第１図は、本発明に係るＣＰＵ間通信方法。（施される
２個のＣＰＵと、その接続ラインなどを示すブロック図
である。

同図において、第１のＣＰＵ　１は、例えば複写機のメ
インＣＰＵである。そのＲＸは受信ボート・ＴＸは送信
ボートである。人出力制御装置２は・そのＣＰＵ　ｌと
、操作盤、キーボード、クラッチ・モータ等の端末手段
との間の信号のやり取りを制御する装置である。第２の
ＣＰＵ４は、例えば複写機のスキャンＣＰＵである。第
１のＣＰＵＩと同様に、そのＲＸは受信ボート、ＴＸは
送信ボートである。人出力制御装置５は、そのＣＰＵ４
と、スキャン用モータ、クラッチ等の端末手段との間の
信号のやり取りを制御する装置である。

第１のエラータイマ７は、送信側のＣＰＵＩからデータ
ブロックが受信側のＣＰＵ４へ送信され、そのＣＰＵ４
からその返送信号が帰ってこない場合のタイムオーバー
をチエツクするためのタイマであり、第２のエラータイ
マ８は、タイムオーバーになったときからどれくらいそ
の状態が継続しているかをチエツクするためのタイマで
ある。

次に、このエラータイマ７．８の機能について更に詳し
く説明する。

第２図は、上記ＣＰＵ　１を中心とするシステムの機能
に着目したブロック図である。即ち、９は、データを受
信側のＣＰＵ４へ送信し、そこからの返送を受信する送
受信手段である。第１の記憶手段１０は、送信側のＣＰ
ＵＩがデータブロックを送信してから、受信側のＣＰＵ
４から返送が帰って来るまでの通常かかる時間を十分上
回る第１の基準時間ＴＩを記憶したメモリである。第１
のエラータイマ７は、その送受信手段９からのデータ送
信のタイミングを入力して計時を開始し、また、送受信
手段９が受信側のＣＰｔＪ４から返送を受は取った旨の
信号を人力して、その計時をクリアする手段であって、
それと共に、計時している時間と前記第１の基準時間Ｔ
１とを比較し、計時した時間が基準時間Ｔ１を越えると
タイムオーバー信号を出力する手段である。第２の記憶
手段１１は、スキャニングのために通常掛かる時間を十
分−上回る第２の基準時間Ｔ２を記憶したメモリである
。

第２のエラータイマ８は第１のエラータイマ７からタイ
ムオーバー信号を人力し、それから計時を開始する手段
であって、それと共に、その計時している時間と前記第
２の基準時間Ｔ２とを比較し、計時した時間が基準時間
Ｔ２を越えると・　通信ライン故障警告信号を出力する
手段である。アラーム表示手段１２はその通信ライン故
障警告信号を受けて、ブザー　ランプなどで警告を出す
手段である。

ＣＰＵ　ｌは、これら各手段の機能をソフト的に実現す
るものであってもよい。

次に、本発明のＣＰＵ間通信方法。（上記システム実施
例に沿って説明する。

第３図は、ＣＰＵＩとＣＰＵ４との間のデータ通信のタ
イミングを示すチャートである。

同図（ａ）は、送信側のＣＰＵ　１の送信ボートＴＸか
ら送信されるデータブロックを示し、同図（ｂ）は、Ｃ
ＰＵ　１の受信ボートＲＸが受信するデータを示し、同
図（ｃ）は、受信側のＣＰＵ４の送信ボートｔｘから送
信される返送データを示し、同図（ｄ）は、ＣＰＵ４の
受信ボートＲＸが受信するデータを示す。

先ず・　通信ラインの故障も、割り込みもない通常の通
信状態を説明する。

先ず・　ＣＰＵＩの送信ボー）ＴＸから１個のデータブ
ロック２０を送信する（同図（ａ）参照）。

それによって、同時に、ＣＰＵ４は受信ボー）ＲＸにそ
のデータブロック２０を受信する（同図（ｄ）参照）。

同時に第１のエラータイマ７は、計時を開始する。そし
て、データを受信し終わった後、ＣＰＵ４は、その送信
ボー）ＴＸからデータ２００を返送する（同図（ｃ）参
照）、ＣＰＵ１は同時に、それを受信ボー）ＲＸで受信
する（同図（ｂ）参照）。そして、第１のエラータイマ
は、その返送の受信を受けた時点で計時を停屯する。

次に、仮に、そこで、ＣＰＵ　ｌとＣＰＵ４との間の受
信ライン（ＣＰＵＩ側から見て）に断線が生じたとする
。

送信側ＣＰＵ４はそのことを知らないので、次のデータ
ブロック２１を上述のように送信する（同図（ａ）参照
）。その結果、同時に受信側ＣＰＵ４の受信ボートＲＸ
でデータブロック２１が受信される（同図（ｄ）参＠）
。しかし、受信ラインが断線しているので、ＣＰＵ４が
返送してもＣＰＵ　１には受信されない（同図（ｂ）参
照）。

その結果第１のエラータイマ７の計時が依然継続される
。そして、第１の記憶手段１０のだいｌの基準時間ＴＩ
を越えると、タイ１１オーバーとなる。

そこで、ＣＰＵ　１は再び、データブロック２１を送信
し、第１のエラータイマ７は計時を零から開始する（同
図（ａ）参照）。同時に、第２のエラータイマ８は、計
時を開始する。以後同様のことを繰り返す。また、送信
ラインが断線しても、結局受信側のＣＰＵ４から返送が
帰ってこないので、同様の流れになる。

このようにしているうちに、第２のエラータイマ８に依
って、計時された時間は、第２の記憶手段１１の第２の
基準時間Ｔ２を越える。その越えた時点で、第２のエラ
ータイマ８は通信ラインの故障信号を出力する。アラー
ム表示手段１２は、その信号を受けて、）α晶、、ＬＥ
Ｄ等の手段により、アラームを′Ｂす・　なお、その第
２の記憶手段１１に記憶されに第２の基準時間Ｔ２とし
ては、時間でなく所定の基準回数とし、第２のエラータ
イマ８は、前記第１のエラータイマ７のオーバータイム
の回数をカウントするカウンターであってもよい。その
場合は、そのカウンタは、第１のエラータイマ７のオー
バータイムの回数を数えながら基準回数と比較して、故
障信号を出力するものである。

オペレータはそのアラームを見て適切な処理を早急に行
える。

これに対して、受信側のＣＰＵ４がスキャニングのため
割り込みをかけた場合においては、通信ラインが断線し
たときと同様に、受信側のＣＰＵ４からデータが返送さ
れてこなくなる。従って、第１のエラータイマ７がそれ
を検知して、前述のようにして、タイムオーバーを第２
のエラータイマーへ知らせる。ところで、この場合は、
割り込みであるので、スキャニングするための時間が経
過すると、再びＣＰＵ４はＣＰＵ１へ返送できるように
なる。したがって、第２の基準時間Ｔ２を越える前に・
　返送できるようになるので、第２エラータイマ８は故
障信号を出力することはない・従って・　割り込みの場
合は、警告が表示されず、しばらくすると通常の通信が
行われることとなる。

なお、ＣＰＵ４が幾種類もの割り込み機能を有している
場合は、第２の時間基準もしくは基準回数は、それら種
々の割り込みの時間の内、最も長い時間を基準にするの
が望ましい。

［発明の効果］以上述べたように、本発明にかかるＣＰＵ間通間通決方
法第１、第２のエラータイマを利用しているので、通信
ラインの故障と受信側ＣＰＵの割り込み動作との区別を
することが出来、故障に対しても早急に対処することが
出来る。

【図面の簡単な説明】

第１図は、本発明にかかるＣＰｔＪ間通信間通信実法さ
れるＣＰＵ等を中心とするシステムのブロック図、第２
図は、同システムの機能的な観点からみたブロック図、
第３図は、同通信方法のかくデータのタイミングチャー
トである。ｌ、４・・・ＣＰＵ　　　７・・・第１のエラータイマ
８・・・第２のエラータイマ　１０，１１・・・記憶手
段　　１２・・・アラーム表示手段

Claims

【特許請求の範囲】

（１）２つのＣＰＵ間で通信を行うための通信方法にお
いて、送信側ＣＰＵから所定のデータブロックを送信す
る際、それと共にエラータイマをスタートさせ、受信側
ＣＰＵからの返送がある場合はそのエラータイマをクリ
アし、受信側ＣＰＵからの返送が無い場合は、そのまま
エラータイマの計時を継続し、そのエラータイマによる
計時時間が予め決められた第１の基準時間をタイムオー
バーすると、送信側ＣＰＵは再び所定のデータブロック
を送信するとともに、再びエラータイマをスタートさせ
、このような動作を受信側ＣＰＵからの返送があるまで
続け、それとともに前記始めてタイムオーバーした時か
らの経過時間を計測し、所定の予め決められた第２の基
準時間を越えた場合は、通信システムに異常が発生した
と判断することを特徴とするＣＰＵ間通信方法。
（２）前記通信システムに異常が発生した場合は、アラ
ームを出力することを特徴とする請求項１記載のＣＰＵ
間通信方法。
（３）前記タイムオーバーした時からの経過時間を、第
１の基準時間の経過の回数で捉え、前記第２の基準時間
を基準回数としておくことを特徴とする請求項１記載の
ＣＰＵ間通信方法。