JPH0364211A - Switching circuit - Google Patents

Switching circuit

Info

Publication number
JPH0364211A
JPH0364211A JP1200679A JP20067989A JPH0364211A JP H0364211 A JPH0364211 A JP H0364211A JP 1200679 A JP1200679 A JP 1200679A JP 20067989 A JP20067989 A JP 20067989A JP H0364211 A JPH0364211 A JP H0364211A
Authority
JP
Japan
Prior art keywords
transistor
current
base
turned
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1200679A
Other languages
Japanese (ja)
Inventor
Yukio Ono
尾野 幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1200679A priority Critical patent/JPH0364211A/en
Publication of JPH0364211A publication Critical patent/JPH0364211A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はスイッチング回路に関し、特にトランジスタ
を用いた大電流制御のスイッチング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a switching circuit, and more particularly to a switching circuit for large current control using transistors.

〔従来の技術〕[Conventional technology]

第3図は従来の大電流制御のスイッチング回路を示す回
路図である。図において、Ql、Q2はNPN)ランジ
スタであり、これらのトランジスタはダーリントン接続
されている。トランジスタQ1のベースは入力端子1に
、トランジスタQ1のエミッタとトランジスタQ2のベ
ースの共通接続点はリークカット用抵抗R1を介しGN
Dに、トランジスタQl、Q2のコレクタ共通接続点は
定電流源2に各々接続されている。リークカット用抵抗
R1は、トランジスタQ1が完全にはOFFしていない
場合、定電流源2→トランジスタQ1のコレクタ→トラ
ンジスタQ1のエミッタートランジスタQ2のベースの
方向に電流が漏れ、トランシスタQ2がONLないよう
に、漏れ電流をGNDへ流すために設けられたものであ
る。Q3は出力段のスイッチングNPNトランジスタで
あり、コレクタが出力端子3に、ベースがレベルシフト
用ダイオードD1のカソードに、エミッタがGNDに各
々接続されている。また、トランジスタQ3のベース・
エミッタ間には、リークカット用抵抗R2が接続されて
いる。レベルシフト用ダイオードD1のアノードはトラ
ンジスタQ1.Q2のコレクタ共通接続点に接続されて
いる。リークカット用抵抗R2は、大電流Iの一部がト
ランジスタQ3のコレクタからベースへ漏れ、ベース電
位が上昇してトランジスタQ3がONLないように、漏
れ電流をGNDに流すために設けられたものである。
FIG. 3 is a circuit diagram showing a conventional switching circuit for large current control. In the figure, Ql and Q2 are NPN) transistors, and these transistors are connected in a Darlington manner. The base of transistor Q1 is connected to input terminal 1, and the common connection point between the emitter of transistor Q1 and the base of transistor Q2 is connected to GN through a leakage cut resistor R1.
At D, common connection points of the collectors of the transistors Ql and Q2 are connected to the constant current source 2, respectively. The leakage cut resistor R1 prevents current from leaking in the direction of the constant current source 2 → the collector of transistor Q1 → the emitter of transistor Q1 and the base of transistor Q2 when transistor Q1 is not completely turned off, and transistor Q2 does not turn ON. In addition, it is provided to allow leakage current to flow to GND. Q3 is a switching NPN transistor in the output stage, and has a collector connected to the output terminal 3, a base connected to the cathode of the level shifting diode D1, and an emitter connected to GND. Also, the base of transistor Q3
A leakage cut resistor R2 is connected between the emitters. The anode of the level shift diode D1 is the transistor Q1. It is connected to the collector common connection point of Q2. The leakage cut resistor R2 is provided to flow the leakage current to GND so that a part of the large current I leaks from the collector to the base of the transistor Q3, causing the base potential to rise and turning the transistor Q3 on. be.

次に動作について説明する。入力端子1に“L“が入力
されるとトランジスタQ1がOFFするので、定電流源
2からトランジスタQ2のベースに電流I2は供給され
ない。従って、トランジスタQ2のベース電位は′L”
となり、トランジスタQ2はOFFする。定電流源2か
らの電流I2はダイオードD1のアノードに供給され、
ダイオードD1はONする。電流I2は、ダイオードD
1を介してトランジスタQ3のベースに与えられ、トラ
ンジスタQ3はONする。大電流IはトランジスタQ3
を介してGNDに流れる。従って、出力端子3の電位は
“L”となる。
Next, the operation will be explained. When "L" is input to the input terminal 1, the transistor Q1 is turned off, so that the current I2 is not supplied from the constant current source 2 to the base of the transistor Q2. Therefore, the base potential of transistor Q2 is 'L'
Therefore, transistor Q2 is turned off. Current I2 from constant current source 2 is supplied to the anode of diode D1,
Diode D1 is turned on. The current I2 is the diode D
1 to the base of the transistor Q3, and the transistor Q3 is turned on. Large current I is transistor Q3
Flows to GND via. Therefore, the potential of the output terminal 3 becomes "L".

一方、入力端子1に“H”が入力されるとトランジスタ
Q1がONするので、電流I2はトランジスタQ2のベ
ースに供給される。トランジスタQ2のベース電位は“
H”となり、トランジスタQ2はONする。定電流源2
からの電流I2はトランジスタQ2を介しGNDに流れ
、ダイオードD1のカソード電位は“L”となり、ダイ
オードD1はOFFする。そして、トランジスタQ3の
ベース電荷が抵抗R2を介しGNDへ引き抜かれトラン
ジスタQ3はOFFする。出力端子3には大電流■が供
給されるので、出力端子3の電位は“H”となる。
On the other hand, when "H" is input to the input terminal 1, the transistor Q1 is turned on, so that the current I2 is supplied to the base of the transistor Q2. The base potential of transistor Q2 is “
"H" and transistor Q2 turns on. Constant current source 2
The current I2 flows to GND through the transistor Q2, the cathode potential of the diode D1 becomes "L", and the diode D1 is turned off. Then, the base charge of the transistor Q3 is extracted to GND via the resistor R2, and the transistor Q3 is turned off. Since the large current ■ is supplied to the output terminal 3, the potential of the output terminal 3 becomes "H".

ここで、レベルシフト用ダイオードD1の役目について
述べる。トランジスタQ1.Q2がONしているとき、
ダイオードD1のアノード側の電位VAは、 V  −V   +V         ・(1)A 
    BF2    5atl V8E2:トランジスタQ2のベース・エミッタ間電圧 vsatl:トランジスタQ1の飽和電圧となる。一方
、ダイオードD1のカソード側の電位VKは、 VK ”=vBE3           −(2)V
BE3:トランジスタQ3のベース・エミッタ間電圧 となる。一般に、トランジスタのベース・エミッタ間電
圧は約0.7(V)、飽和電圧は約0.2(V)である
。従って、電位V、VKは、 (1)式。
Here, the role of the level shifting diode D1 will be described. Transistor Q1. When Q2 is ON,
The potential VA on the anode side of the diode D1 is V −V +V ・(1)A
BF2 5atl V8E2: Base-emitter voltage vsatl of transistor Q2: Saturation voltage of transistor Q1. On the other hand, the potential VK on the cathode side of the diode D1 is VK''=vBE3-(2)V
BE3: Becomes the base-emitter voltage of transistor Q3. Generally, the base-emitter voltage of a transistor is about 0.7 (V), and the saturation voltage is about 0.2 (V). Therefore, the potentials V and VK are expressed by formula (1).

(2〉式より各々約0.9(V)、約0.7(V)とな
る。この場合、レベルシフト用ダイオードD1を設けな
ければトランジスタQl、Q2がONしているにもかか
わらず、トランジスタQ3のベースに電流が供給され、
常にトランジスタQ3がONすることになり、スイッチ
ングができないことになる。そこで、レベルシフト用ダ
イオードD1を設け、トランジスタQl、Q2がONし
てL)る時にはダイオードD1をOFFさせ、トランジ
スタQ3のベースに電流を与えないようにして、スイッ
チングを可能としている。
(From formula 2), they are approximately 0.9 (V) and approximately 0.7 (V), respectively. In this case, if the level shift diode D1 is not provided, even though the transistors Ql and Q2 are turned on, Current is supplied to the base of transistor Q3,
Transistor Q3 is always turned on, making switching impossible. Therefore, a level shift diode D1 is provided, and when the transistors Ql and Q2 are turned on and turned low, the diode D1 is turned off to prevent current from being applied to the base of the transistor Q3, thereby enabling switching.

その後、再び入力端子1に“L”が入力されるとトラン
ジスタQ1がOFFする。そして、トランジスタQ2の
ベース電荷が抵抗R1を介しGNDへ抜けることにより
トランジスタQ2はOFFし、前述したように出力端子
3には“H”が出力される。
Thereafter, when "L" is input to input terminal 1 again, transistor Q1 is turned off. Then, as the base charge of the transistor Q2 passes through the resistor R1 to GND, the transistor Q2 is turned off, and "H" is outputted to the output terminal 3 as described above.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のスイッチング回路は以上のように構成されている
ので、スイッチングスピードを上げようとすると抵抗R
1,R2の抵抗値を小さくし、トランジスタQ2.Q3
のベース電荷が素早<GNDへ抜けるようにする必要示
ある。また、トランジスタQl、Q2のスイッチング能
力を上げる必要がある。
Conventional switching circuits are configured as described above, so if you try to increase the switching speed, the resistance R
1, the resistance value of R2 is made small, and the transistor Q2. Q3
It is necessary to allow the base charge to quickly escape to GND. Furthermore, it is necessary to increase the switching ability of the transistors Ql and Q2.

しかし、抵抗R1の抵抗値を小さくするとトランジスタ
Q1が完全にONした場合、トランジスタQ1を介した
電流夏2がトランジスタQ2のベースだけでなく、GN
Dにも分流し、無駄な電流が増加するという問題点があ
る。また、抵抗R2の抵抗値を小さくすると、ダイオー
ドD1がONした場合、ダイオードD1を介した電流I
2がトランジスタQ3のベースだけでなく GNDにも
分流し、無駄な電流が増加するという問題点がある。
However, if the resistance value of the resistor R1 is reduced and the transistor Q1 is completely turned on, the current summer 2 through the transistor Q1 will flow not only to the base of the transistor Q2 but also to the GN
There is also a problem that the current is shunted to D, increasing wasteful current. Furthermore, if the resistance value of resistor R2 is reduced, when diode D1 is turned on, current I through diode D1
There is a problem in that the current is shunted not only to the base of the transistor Q3 but also to GND, increasing unnecessary current.

さらに、トランジスタQl、Q2のスイッチング能力を
あげるためには、トランジスタQl、Q2のサイズを大
きくする必要があり、こうすると集積回路化した場合必
然的にパターン面積が大きくなるという問題点がある。
Furthermore, in order to increase the switching ability of the transistors Ql and Q2, it is necessary to increase the size of the transistors Ql and Q2, which inevitably causes a problem that the pattern area becomes larger when integrated circuits are formed.

この発明は上記のような問題点を解決するためになされ
たもので、無駄な電流およびパターン面積を増加させる
ことなく、スイッチング速度を速めたスイッチング回路
を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and aims to provide a switching circuit with increased switching speed without increasing unnecessary current and pattern area.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るスイッチング回路は、定電流源と、制御
電極に人力信号が与えられ、第1の電極が定電流源に接
続され、第2の電極が接地されている第1のトランジス
タとを少なくとも含み、人力信号に応じた電流を出力す
るバッファと、制御電極に与えられる電流に応じて0N
10 F F L、、電流の切替を行うスイッチングト
ランジスタと、アノードがバッファの出力に、カソード
が第1のトランジスタの制御電極に各々接続されたダイ
オードとを備えたスイッチング回路に適用される。
A switching circuit according to the present invention includes at least a constant current source and a first transistor whose control electrode is supplied with a human input signal, whose first electrode is connected to the constant current source, and whose second electrode is grounded. It includes a buffer that outputs a current according to the human input signal, and a 0N output according to the current given to the control electrode.
10 F F L, applied to a switching circuit including a switching transistor that switches current, and a diode whose anode is connected to the output of the buffer and whose cathode is connected to the control electrode of the first transistor.

この発明に係るスイッチング回路は、制御電極が第1の
トランジスタの第2の電極に、第1の電極が第1のトラ
ンジスタの制御電極に各々接続され、第2の電極が接地
されている第2のトランジスタを備えている。
In the switching circuit according to the present invention, the control electrode is connected to the second electrode of the first transistor, the first electrode is connected to the control electrode of the first transistor, and the second electrode is grounded. Equipped with transistors.

〔作用〕[Effect]

この発明における第2のトランジスタは、第1のトラン
ジスタと連動してONして、スイッチングトランジスタ
の制御電極から電荷を引き抜く。
The second transistor in this invention is turned on in conjunction with the first transistor to extract charge from the control electrode of the switching transistor.

ダイオードがONしているとき、第2のトランジスタは
OFFしており、定電流源からの電流はすべてスイッチ
ングトランジスタの制御電極に与えられる。第2のトラ
ンジスタの制御電極には第1のトランジスタにより増幅
された信号が与えられるので、その信号増幅度を大きく
する必要がなく、第2のトランジスタの小型化が図れる
When the diode is on, the second transistor is off, and all current from the constant current source is applied to the control electrode of the switching transistor. Since the control electrode of the second transistor is supplied with the signal amplified by the first transistor, there is no need to increase the degree of signal amplification, and the second transistor can be made smaller.

〔実施例〕〔Example〕

第1図はこの発明に係るスイッチング回路の一実施例を
示す回路図である。図において、第3図に示した従来回
路との相違点は、抵抗R2をなくし、代りにNPN)ラ
ンジスタQ4を新たに設けたことである。トランジスタ
Q4は、ベースはトランジスタQ1のエミッタに、コレ
クタがトランジスタQ3のベースに、エミッタがトラン
ジスタQ3のエミッタ(接地)に各々接続されている。
FIG. 1 is a circuit diagram showing an embodiment of a switching circuit according to the present invention. In the figure, the difference from the conventional circuit shown in FIG. 3 is that the resistor R2 is eliminated and an NPN (NPN) transistor Q4 is newly provided in its place. The transistor Q4 has a base connected to the emitter of the transistor Q1, a collector connected to the base of the transistor Q3, and an emitter connected to the emitter (ground) of the transistor Q3.

その他の構成は従来と同様である。Other configurations are the same as before.

次に動作について説明する。入力端子に“L”が与えら
れると、従来同様、トランジスタQl。
Next, the operation will be explained. When "L" is applied to the input terminal, as in the conventional case, the transistor Ql.

Q2がOFFする。また、トランジスタQ4もOFFす
る。従って、電!I2はダイオードD1を介しトランジ
スタQ3のベースに供給され、トランジスタQ3はON
する。大電流IはトランジスタQ3を介してGNDに流
れるので、出力端子3の電位は“L”となる。
Q2 turns OFF. Further, transistor Q4 is also turned off. Therefore, electricity! I2 is supplied to the base of transistor Q3 via diode D1, and transistor Q3 is turned on.
do. Since the large current I flows to GND via the transistor Q3, the potential of the output terminal 3 becomes "L".

次に、入力端子1の電位が“L“から“H”に変化する
と、トランジスタQl、Q2.Q4がONする。トラン
ジスタQl、Q2がONすると、従来同様、電流I2は
トランジスタQ2を介してGNDに抜ける。アノード電
位が下がるのでダイオードD1はOFFする。一方、ト
ランジスタ。
Next, when the potential of input terminal 1 changes from "L" to "H", transistors Ql, Q2 . Q4 turns on. When the transistors Ql and Q2 are turned on, the current I2 flows to GND via the transistor Q2, as in the conventional case. Since the anode potential drops, the diode D1 is turned off. On the other hand, transistors.

4がONすることにより、トランジスタQ3のベース電
荷が素早く引き抜がれ、トランジスタ。3は瞬時にOF
Fする。そのため、出力端子3の電位も瞬時に“L”か
ら“H”に反転する。
4 is turned on, the base charge of transistor Q3 is quickly extracted, and the transistor Q3 is turned on. 3 is instant OF
F. Therefore, the potential of the output terminal 3 is also instantly reversed from "L" to "H".

この実施例においては、トランジスタQ4をトランジス
タQl、Q2と連動させてONさせることにより、トラ
ンジスタQ3のベース電荷を素早く引き抜くようにして
いるので、電流Iが大電流でトランジスタQ3のベース
残留電荷が多い場合でも素早いスイッチングが可能とな
る。また、トランジスタQ4のベースをトランジスタQ
1の工ミッタに接続しているので、トランジスタQ4の
ベース電流はトランジスタQ1て増幅された電流となる
。トランジスタQ4がトランジスタQ3のベースから引
き抜く電流量は、(トランジスタQ4のベース電流)×
(トランジスタQ4の電流増幅度)となり、この電流量
を定電流源2の電流値と同じI2に設定する。このよう
に設定するのは、トランジスタQ3のベースへの最大供
給電流がI2だからである。トランジスタQ4のベース
電流は前述のように増幅された電流が与えられるので、
トランジスタQ4のベースを直接入力端子1に接続した
場合と比較するとトランジスタQ4の電流増幅度を小さ
くすることができ、トランジスタQ4の小型化が図れる
。そのため、集積回路化した場合、トランジスタQ1.
Q2のスイッチング能力を上げるためにパターン面積を
大きくした場合よりもパターン面積の増加分は小さくな
る。また、ダイオードD1がONL、たとき、トランジ
スタQ4は0FFt、ているので、ダイオードD1を介
した電流I2はすべてトランジスタQ3のベースに与え
られ、従来のように分流することがばい。その結果、無
駄な電流がなくなる。なお、トランジスタQ3が0FF
L、ているときトランジスタQ4はONしているので、
トランジスタQ3のコレクタからベースへの漏れ電流は
トランジスタQ4を介しGNDへ流れる。
In this embodiment, the base charge of the transistor Q3 is quickly drawn out by turning on the transistor Q4 in conjunction with the transistors Ql and Q2, so the current I is a large current and there is a large residual charge at the base of the transistor Q3. Quick switching is possible even in the case of Also, connect the base of transistor Q4 to transistor Q
1, the base current of transistor Q4 becomes a current amplified by transistor Q1. The amount of current that transistor Q4 draws from the base of transistor Q3 is (base current of transistor Q4) x
(current amplification degree of transistor Q4), and this current amount is set to I2, which is the same as the current value of constant current source 2. The reason for this setting is that the maximum current supplied to the base of transistor Q3 is I2. Since the base current of transistor Q4 is given the amplified current as described above,
Compared to the case where the base of the transistor Q4 is directly connected to the input terminal 1, the current amplification degree of the transistor Q4 can be reduced, and the size of the transistor Q4 can be reduced. Therefore, when integrated circuit, transistor Q1.
The increase in pattern area is smaller than when the pattern area is increased to increase the switching ability of Q2. Further, when the diode D1 is ONL, the transistor Q4 is 0FFt, so the current I2 through the diode D1 is all given to the base of the transistor Q3, and there is no need to divide it as in the conventional case. As a result, wasted current is eliminated. Note that transistor Q3 is 0FF.
Since transistor Q4 is ON when the voltage is L,
Leakage current from the collector to the base of transistor Q3 flows to GND via transistor Q4.

第2図はこの発明に係るスイッチング回路の他の実施例
を示す回路図である。この実施例では、第1図に示した
回路において、トランジスタQ4をなくシ、トランジス
タQ2にトランジスタQ4の役目をさせるように接続を
変えたことである。
FIG. 2 is a circuit diagram showing another embodiment of the switching circuit according to the present invention. In this embodiment, the transistor Q4 is removed from the circuit shown in FIG. 1, and the connection is changed so that the transistor Q2 serves as the transistor Q4.

つまり、トランジスタQ2のコレクタをトランジスタQ
3のベースに接続している。その他の構成は第1図に示
した回路と同様である。
In other words, the collector of transistor Q2 is connected to transistor Q
It is connected to the base of 3. The rest of the configuration is the same as the circuit shown in FIG.

次に動作について説明する。入力端子1に“L″が人力
されると第1図に示した実施例と同様、トランジスタQ
l、Q2がOFFする。電流I2はダイオードD1を介
しトランジスタQ3のベースに供給され、トランジスタ
Q3がONL、出力端子3の電位は“L″となる。
Next, the operation will be explained. When "L" is manually applied to input terminal 1, transistor Q
l, Q2 is turned off. The current I2 is supplied to the base of the transistor Q3 via the diode D1, the transistor Q3 is ONL, and the potential of the output terminal 3 becomes "L".

入力端子1の電位が“L”から“H“へ変化すると、ト
ランジスタQl、Q2がONする。トランジスタQ2が
ONすることにより、トランジスタQ3のベースから電
荷が素早く引き抜かれるので、トランジスタQ3は瞬時
にOFFする。そのため、出力端子3の電位も瞬時に“
L”から“H”に反転し、上記実施例と同様素早いスイ
ッチングが可能となる。
When the potential of the input terminal 1 changes from "L" to "H", transistors Ql and Q2 are turned on. When transistor Q2 turns on, charge is quickly extracted from the base of transistor Q3, so transistor Q3 turns off instantaneously. Therefore, the potential of output terminal 3 is also instantaneously “
The signal is reversed from "L" to "H", allowing quick switching as in the above embodiment.

この実施例では第1図に示したトランジスタQ4の役目
(トランジスタQ3のベースから素早く電荷を引き抜く
役目)を従来回路(第3図)において存在するトランジ
スタQ2に持たせるようにしたので素子数が増加せず、
小型化が図れる。そのため、該スイッチング回路を集積
回路化した場合より、パターン面積を小さくすることが
できる。
In this embodiment, the role of transistor Q4 shown in Figure 1 (the role of quickly extracting charge from the base of transistor Q3) is assigned to transistor Q2, which exists in the conventional circuit (Figure 3), so the number of elements increases. Without,
Can be made smaller. Therefore, the pattern area can be made smaller than when the switching circuit is integrated.

なお、第1図の実施例ではトランジスタQ4のベースを
トランジスタQ1のエミッタに接続した場合について説
明したが、トランジスタQ2のエミッタに接続してもよ
い。この場合、トランジスタQ4の有すべき電流増幅度
をさらに小さくすることができ、よりトランジスタQ4
の小型化が図れ、集積回路化した場合さらにパターン面
積を小さくすることができる。
In the embodiment shown in FIG. 1, a case has been described in which the base of the transistor Q4 is connected to the emitter of the transistor Q1, but the base of the transistor Q4 may be connected to the emitter of the transistor Q2. In this case, the current amplification degree that transistor Q4 should have can be further reduced, and transistor Q4
It is possible to reduce the size of the circuit, and when it is integrated into an integrated circuit, the pattern area can be further reduced.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、第1のトランジスタと
連動してONして、スイッチングトランジスタの制御電
極から電荷を引き抜く第2のトランジスタを備えている
ので、大電流をスイッチングする場合でも瞬時にスイッ
チングトランジスタをOFFさせることができ、高速の
スイッチングができるという効果がある。また、ダイオ
ードがONLでいるとき、第2のトランジスタはOFF
しているので、定電流源からの電流はすべてスイッチン
グトランジスタの制御電極に与えられ無駄な電流がなく
なると、いう効果がある。さらに、第2のトランジスタ
の制御71ttMには第1のトランジスタにより増幅さ
れた信号が与えられるので、その信号増幅度を大きくす
る必要がなく、第2のトランジスタの小型化が図れるの
で、集積回路化した場合、パターン面積が著しく大きく
はならないという効果がある。
As described above, according to the present invention, since the second transistor is provided which is turned on in conjunction with the first transistor and extracts the charge from the control electrode of the switching transistor, even when switching a large current, it can be done instantly. This has the effect that the switching transistor can be turned off and high-speed switching can be performed. Also, when the diode is ONL, the second transistor is OFF.
This has the effect that all the current from the constant current source is applied to the control electrode of the switching transistor, eliminating wasted current. Furthermore, since the signal amplified by the first transistor is given to the control 71ttM of the second transistor, there is no need to increase the degree of signal amplification, and the second transistor can be miniaturized. In this case, there is an effect that the pattern area does not become significantly large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係るスイッチング回路の一実施例を
示す回路図、第2図はこの発明に係るスイッチング回路
の他の実施例を示す回路図、第3図は従来のスイッチン
グ回路を示す回路図である。 図において、2は定電流源、Ql、Q3およびQ4はN
PNトランジスタ、Dlはレベルシフト用ダイオードで
ある。 なお、各図中同一符号は同一または相当部分を示す。
FIG. 1 is a circuit diagram showing one embodiment of the switching circuit according to the present invention, FIG. 2 is a circuit diagram showing another embodiment of the switching circuit according to the present invention, and FIG. 3 is a circuit diagram showing a conventional switching circuit. It is a diagram. In the figure, 2 is a constant current source, Ql, Q3 and Q4 are N
The PN transistor and Dl are level shift diodes. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] (1)定電流源と、制御電極に入力信号が与えられ、第
1の電極が前記定電流源に接続され、第2の電極が接地
されている第1のトランジスタとを少なくとも含み、前
記入力信号に応じた電流を出力するバッファと、 制御電極に与えられる電流に応じてON/OFFし、電
流の切替を行うスイッチングトランジスタと、 アノードが前記バッファの出力に、カソードが前記第1
のトランジスタの制御電極に各々接続されたダイオード
とを備えたスイッチング回路において、 制御電極が前記第1のトランジスタの第2の電極に、第
1の電極が前記第1のトランジスタの制御電極に各々接
続され、第2の電極が接地されている第2のトランジス
タを備えたことを特徴とするスイッチング回路。
(1) A first transistor including at least a constant current source and a first transistor whose control electrode is supplied with an input signal, whose first electrode is connected to the constant current source, and whose second electrode is grounded; a buffer that outputs a current according to a signal; a switching transistor that switches the current by turning ON/OFF according to the current applied to the control electrode; an anode connected to the output of the buffer, and a cathode connected to the first
diodes each connected to a control electrode of a transistor, the control electrode being connected to a second electrode of the first transistor, and the first electrode being connected to a control electrode of the first transistor. 1. A switching circuit comprising: a second transistor whose second electrode is grounded;
JP1200679A 1989-08-02 1989-08-02 Switching circuit Pending JPH0364211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1200679A JPH0364211A (en) 1989-08-02 1989-08-02 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1200679A JPH0364211A (en) 1989-08-02 1989-08-02 Switching circuit

Publications (1)

Publication Number Publication Date
JPH0364211A true JPH0364211A (en) 1991-03-19

Family

ID=16428447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1200679A Pending JPH0364211A (en) 1989-08-02 1989-08-02 Switching circuit

Country Status (1)

Country Link
JP (1) JPH0364211A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812011A (en) * 1996-09-10 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Current switching circuit formed in an integrated semiconductor circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812011A (en) * 1996-09-10 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Current switching circuit formed in an integrated semiconductor circuit

Similar Documents

Publication Publication Date Title
JPH03154412A (en) Amplifying circuit
US4004245A (en) Wide common mode range differential amplifier
KR940011386B1 (en) Push-pull amplifier
JPH0364211A (en) Switching circuit
US5343165A (en) Amplifier having a symmetrical output characteristic
US4803442A (en) Low power buffer amplifier
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
US4284912A (en) Switching circuits for differential amplifiers
JP2697273B2 (en) Differential amplifier circuit
JPH01264405A (en) Switching circuit
US20020014911A1 (en) Semiconductor integrated circuit
JPS60153639A (en) Gate reduced in mirror capacitance
US5278516A (en) Buffer circuit
JPH0210677Y2 (en)
JPH01223807A (en) Output circuit
JP2891386B2 (en) Driver circuit
JPH0786895A (en) Output circuit
JP2001244758A (en) Buffer circuit and hold circuit
EP0486986A1 (en) Buffer circuit
JPH01106605A (en) Transistor circuit
JPH0212049B2 (en)
JP2844796B2 (en) Amplifier circuit
JPS60106225A (en) Switching circuit
JPH0729929U (en) Analog switch circuit
JPH03220816A (en) Ecl-ttl conversion circuit