JPH0364211A - スイッチング回路 - Google Patents
スイッチング回路Info
- Publication number
- JPH0364211A JPH0364211A JP1200679A JP20067989A JPH0364211A JP H0364211 A JPH0364211 A JP H0364211A JP 1200679 A JP1200679 A JP 1200679A JP 20067989 A JP20067989 A JP 20067989A JP H0364211 A JPH0364211 A JP H0364211A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- turned
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はスイッチング回路に関し、特にトランジスタ
を用いた大電流制御のスイッチング回路に関する。
を用いた大電流制御のスイッチング回路に関する。
第３図は従来の大電流制御のスイッチング回路を示す回
路図である。図において、Ｑｌ、Ｑ２はＮＰＮ）ランジ
スタであり、これらのトランジスタはダーリントン接続
されている。トランジスタＱ１のベースは入力端子１に
、トランジスタＱ１のエミッタとトランジスタＱ２のベ
ースの共通接続点はリークカット用抵抗Ｒ１を介しＧＮ
Ｄに、トランジスタＱｌ、Ｑ２のコレクタ共通接続点は
定電流源２に各々接続されている。リークカット用抵抗
Ｒ１は、トランジスタＱ１が完全にはＯＦＦしていない
場合、定電流源２→トランジスタＱ１のコレクタ→トラ
ンジスタＱ１のエミッタートランジスタＱ２のベースの
方向に電流が漏れ、トランシスタＱ２がＯＮＬないよう
に、漏れ電流をＧＮＤへ流すために設けられたものであ
る。Ｑ３は出力段のスイッチングＮＰＮトランジスタで
あり、コレクタが出力端子３に、ベースがレベルシフト
用ダイオードＤ１のカソードに、エミッタがＧＮＤに各
々接続されている。また、トランジスタＱ３のベース・
エミッタ間には、リークカット用抵抗Ｒ２が接続されて
いる。レベルシフト用ダイオードＤ１のアノードはトラ
ンジスタＱ１．Ｑ２のコレクタ共通接続点に接続されて
いる。リークカット用抵抗Ｒ２は、大電流Ｉの一部がト
ランジスタＱ３のコレクタからベースへ漏れ、ベース電
位が上昇してトランジスタＱ３がＯＮＬないように、漏
れ電流をＧＮＤに流すために設けられたものである。
路図である。図において、Ｑｌ、Ｑ２はＮＰＮ）ランジ
スタであり、これらのトランジスタはダーリントン接続
されている。トランジスタＱ１のベースは入力端子１に
、トランジスタＱ１のエミッタとトランジスタＱ２のベ
ースの共通接続点はリークカット用抵抗Ｒ１を介しＧＮ
Ｄに、トランジスタＱｌ、Ｑ２のコレクタ共通接続点は
定電流源２に各々接続されている。リークカット用抵抗
Ｒ１は、トランジスタＱ１が完全にはＯＦＦしていない
場合、定電流源２→トランジスタＱ１のコレクタ→トラ
ンジスタＱ１のエミッタートランジスタＱ２のベースの
方向に電流が漏れ、トランシスタＱ２がＯＮＬないよう
に、漏れ電流をＧＮＤへ流すために設けられたものであ
る。Ｑ３は出力段のスイッチングＮＰＮトランジスタで
あり、コレクタが出力端子３に、ベースがレベルシフト
用ダイオードＤ１のカソードに、エミッタがＧＮＤに各
々接続されている。また、トランジスタＱ３のベース・
エミッタ間には、リークカット用抵抗Ｒ２が接続されて
いる。レベルシフト用ダイオードＤ１のアノードはトラ
ンジスタＱ１．Ｑ２のコレクタ共通接続点に接続されて
いる。リークカット用抵抗Ｒ２は、大電流Ｉの一部がト
ランジスタＱ３のコレクタからベースへ漏れ、ベース電
位が上昇してトランジスタＱ３がＯＮＬないように、漏
れ電流をＧＮＤに流すために設けられたものである。
次に動作について説明する。入力端子１に“Ｌ“が入力
されるとトランジスタＱ１がＯＦＦするので、定電流源
２からトランジスタＱ２のベースに電流Ｉ２は供給され
ない。従って、トランジスタＱ２のベース電位は′Ｌ”
となり、トランジスタＱ２はＯＦＦする。定電流源２か
らの電流Ｉ２はダイオードＤ１のアノードに供給され、
ダイオードＤ１はＯＮする。電流Ｉ２は、ダイオードＤ
１を介してトランジスタＱ３のベースに与えられ、トラ
ンジスタＱ３はＯＮする。大電流ＩはトランジスタＱ３
を介してＧＮＤに流れる。従って、出力端子３の電位は
“Ｌ”となる。
されるとトランジスタＱ１がＯＦＦするので、定電流源
２からトランジスタＱ２のベースに電流Ｉ２は供給され
ない。従って、トランジスタＱ２のベース電位は′Ｌ”
となり、トランジスタＱ２はＯＦＦする。定電流源２か
らの電流Ｉ２はダイオードＤ１のアノードに供給され、
ダイオードＤ１はＯＮする。電流Ｉ２は、ダイオードＤ
１を介してトランジスタＱ３のベースに与えられ、トラ
ンジスタＱ３はＯＮする。大電流ＩはトランジスタＱ３
を介してＧＮＤに流れる。従って、出力端子３の電位は
“Ｌ”となる。
一方、入力端子１に“Ｈ”が入力されるとトランジスタ
Ｑ１がＯＮするので、電流Ｉ２はトランジスタＱ２のベ
ースに供給される。トランジスタＱ２のベース電位は“
Ｈ”となり、トランジスタＱ２はＯＮする。定電流源２
からの電流Ｉ２はトランジスタＱ２を介しＧＮＤに流れ
、ダイオードＤ１のカソード電位は“Ｌ”となり、ダイ
オードＤ１はＯＦＦする。そして、トランジスタＱ３の
ベース電荷が抵抗Ｒ２を介しＧＮＤへ引き抜かれトラン
ジスタＱ３はＯＦＦする。出力端子３には大電流■が供
給されるので、出力端子３の電位は“Ｈ”となる。
Ｑ１がＯＮするので、電流Ｉ２はトランジスタＱ２のベ
ースに供給される。トランジスタＱ２のベース電位は“
Ｈ”となり、トランジスタＱ２はＯＮする。定電流源２
からの電流Ｉ２はトランジスタＱ２を介しＧＮＤに流れ
、ダイオードＤ１のカソード電位は“Ｌ”となり、ダイ
オードＤ１はＯＦＦする。そして、トランジスタＱ３の
ベース電荷が抵抗Ｒ２を介しＧＮＤへ引き抜かれトラン
ジスタＱ３はＯＦＦする。出力端子３には大電流■が供
給されるので、出力端子３の電位は“Ｈ”となる。
ここで、レベルシフト用ダイオードＤ１の役目について
述べる。トランジスタＱ１．Ｑ２がＯＮしているとき、
ダイオードＤ１のアノード側の電位ＶＡは、 Ｖ −Ｖ ＋Ｖ ・（１）Ａ
ＢＦ２ ５ａｔｌ Ｖ８Ｅ２：トランジスタＱ２のベース・エミッタ間電圧 ｖｓａｔｌ：トランジスタＱ１の飽和電圧となる。一方
、ダイオードＤ１のカソード側の電位ＶＫは、 ＶＫ ”＝ｖＢＥ３ −（２）Ｖ
ＢＥ３：トランジスタＱ３のベース・エミッタ間電圧 となる。一般に、トランジスタのベース・エミッタ間電
圧は約０．７（Ｖ）、飽和電圧は約０．２（Ｖ）である
。従って、電位Ｖ、ＶＫは、 （１）式。
述べる。トランジスタＱ１．Ｑ２がＯＮしているとき、
ダイオードＤ１のアノード側の電位ＶＡは、 Ｖ −Ｖ ＋Ｖ ・（１）Ａ
ＢＦ２ ５ａｔｌ Ｖ８Ｅ２：トランジスタＱ２のベース・エミッタ間電圧 ｖｓａｔｌ：トランジスタＱ１の飽和電圧となる。一方
、ダイオードＤ１のカソード側の電位ＶＫは、 ＶＫ ”＝ｖＢＥ３ −（２）Ｖ
ＢＥ３：トランジスタＱ３のベース・エミッタ間電圧 となる。一般に、トランジスタのベース・エミッタ間電
圧は約０．７（Ｖ）、飽和電圧は約０．２（Ｖ）である
。従って、電位Ｖ、ＶＫは、 （１）式。
（２〉式より各々約０．９（Ｖ）、約０．７（Ｖ）とな
る。この場合、レベルシフト用ダイオードＤ１を設けな
ければトランジスタＱｌ、Ｑ２がＯＮしているにもかか
わらず、トランジスタＱ３のベースに電流が供給され、
常にトランジスタＱ３がＯＮすることになり、スイッチ
ングができないことになる。そこで、レベルシフト用ダ
イオードＤ１を設け、トランジスタＱｌ、Ｑ２がＯＮし
てＬ）る時にはダイオードＤ１をＯＦＦさせ、トランジ
スタＱ３のベースに電流を与えないようにして、スイッ
チングを可能としている。
る。この場合、レベルシフト用ダイオードＤ１を設けな
ければトランジスタＱｌ、Ｑ２がＯＮしているにもかか
わらず、トランジスタＱ３のベースに電流が供給され、
常にトランジスタＱ３がＯＮすることになり、スイッチ
ングができないことになる。そこで、レベルシフト用ダ
イオードＤ１を設け、トランジスタＱｌ、Ｑ２がＯＮし
てＬ）る時にはダイオードＤ１をＯＦＦさせ、トランジ
スタＱ３のベースに電流を与えないようにして、スイッ
チングを可能としている。
その後、再び入力端子１に“Ｌ”が入力されるとトラン
ジスタＱ１がＯＦＦする。そして、トランジスタＱ２の
ベース電荷が抵抗Ｒ１を介しＧＮＤへ抜けることにより
トランジスタＱ２はＯＦＦし、前述したように出力端子
３には“Ｈ”が出力される。
ジスタＱ１がＯＦＦする。そして、トランジスタＱ２の
ベース電荷が抵抗Ｒ１を介しＧＮＤへ抜けることにより
トランジスタＱ２はＯＦＦし、前述したように出力端子
３には“Ｈ”が出力される。
従来のスイッチング回路は以上のように構成されている
ので、スイッチングスピードを上げようとすると抵抗Ｒ
１，Ｒ２の抵抗値を小さくし、トランジスタＱ２．Ｑ３
のベース電荷が素早＜ＧＮＤへ抜けるようにする必要示
ある。また、トランジスタＱｌ、Ｑ２のスイッチング能
力を上げる必要がある。
ので、スイッチングスピードを上げようとすると抵抗Ｒ
１，Ｒ２の抵抗値を小さくし、トランジスタＱ２．Ｑ３
のベース電荷が素早＜ＧＮＤへ抜けるようにする必要示
ある。また、トランジスタＱｌ、Ｑ２のスイッチング能
力を上げる必要がある。
しかし、抵抗Ｒ１の抵抗値を小さくするとトランジスタ
Ｑ１が完全にＯＮした場合、トランジスタＱ１を介した
電流夏２がトランジスタＱ２のベースだけでなく、ＧＮ
Ｄにも分流し、無駄な電流が増加するという問題点があ
る。また、抵抗Ｒ２の抵抗値を小さくすると、ダイオー
ドＤ１がＯＮした場合、ダイオードＤ１を介した電流Ｉ
２がトランジスタＱ３のベースだけでなく ＧＮＤにも
分流し、無駄な電流が増加するという問題点がある。
Ｑ１が完全にＯＮした場合、トランジスタＱ１を介した
電流夏２がトランジスタＱ２のベースだけでなく、ＧＮ
Ｄにも分流し、無駄な電流が増加するという問題点があ
る。また、抵抗Ｒ２の抵抗値を小さくすると、ダイオー
ドＤ１がＯＮした場合、ダイオードＤ１を介した電流Ｉ
２がトランジスタＱ３のベースだけでなく ＧＮＤにも
分流し、無駄な電流が増加するという問題点がある。
さらに、トランジスタＱｌ、Ｑ２のスイッチング能力を
あげるためには、トランジスタＱｌ、Ｑ２のサイズを大
きくする必要があり、こうすると集積回路化した場合必
然的にパターン面積が大きくなるという問題点がある。
あげるためには、トランジスタＱｌ、Ｑ２のサイズを大
きくする必要があり、こうすると集積回路化した場合必
然的にパターン面積が大きくなるという問題点がある。
この発明は上記のような問題点を解決するためになされ
たもので、無駄な電流およびパターン面積を増加させる
ことなく、スイッチング速度を速めたスイッチング回路
を得ることを目的とする。
たもので、無駄な電流およびパターン面積を増加させる
ことなく、スイッチング速度を速めたスイッチング回路
を得ることを目的とする。
この発明に係るスイッチング回路は、定電流源と、制御
電極に人力信号が与えられ、第１の電極が定電流源に接
続され、第２の電極が接地されている第１のトランジス
タとを少なくとも含み、人力信号に応じた電流を出力す
るバッファと、制御電極に与えられる電流に応じて０Ｎ
１０ Ｆ Ｆ Ｌ、、電流の切替を行うスイッチングト
ランジスタと、アノードがバッファの出力に、カソード
が第１のトランジスタの制御電極に各々接続されたダイ
オードとを備えたスイッチング回路に適用される。
電極に人力信号が与えられ、第１の電極が定電流源に接
続され、第２の電極が接地されている第１のトランジス
タとを少なくとも含み、人力信号に応じた電流を出力す
るバッファと、制御電極に与えられる電流に応じて０Ｎ
１０ Ｆ Ｆ Ｌ、、電流の切替を行うスイッチングト
ランジスタと、アノードがバッファの出力に、カソード
が第１のトランジスタの制御電極に各々接続されたダイ
オードとを備えたスイッチング回路に適用される。
この発明に係るスイッチング回路は、制御電極が第１の
トランジスタの第２の電極に、第１の電極が第１のトラ
ンジスタの制御電極に各々接続され、第２の電極が接地
されている第２のトランジスタを備えている。
トランジスタの第２の電極に、第１の電極が第１のトラ
ンジスタの制御電極に各々接続され、第２の電極が接地
されている第２のトランジスタを備えている。
この発明における第２のトランジスタは、第１のトラン
ジスタと連動してＯＮして、スイッチングトランジスタ
の制御電極から電荷を引き抜く。
ジスタと連動してＯＮして、スイッチングトランジスタ
の制御電極から電荷を引き抜く。
ダイオードがＯＮしているとき、第２のトランジスタは
ＯＦＦしており、定電流源からの電流はすべてスイッチ
ングトランジスタの制御電極に与えられる。第２のトラ
ンジスタの制御電極には第１のトランジスタにより増幅
された信号が与えられるので、その信号増幅度を大きく
する必要がなく、第２のトランジスタの小型化が図れる
。
ＯＦＦしており、定電流源からの電流はすべてスイッチ
ングトランジスタの制御電極に与えられる。第２のトラ
ンジスタの制御電極には第１のトランジスタにより増幅
された信号が与えられるので、その信号増幅度を大きく
する必要がなく、第２のトランジスタの小型化が図れる
。
第１図はこの発明に係るスイッチング回路の一実施例を
示す回路図である。図において、第３図に示した従来回
路との相違点は、抵抗Ｒ２をなくし、代りにＮＰＮ）ラ
ンジスタＱ４を新たに設けたことである。トランジスタ
Ｑ４は、ベースはトランジスタＱ１のエミッタに、コレ
クタがトランジスタＱ３のベースに、エミッタがトラン
ジスタＱ３のエミッタ（接地）に各々接続されている。
示す回路図である。図において、第３図に示した従来回
路との相違点は、抵抗Ｒ２をなくし、代りにＮＰＮ）ラ
ンジスタＱ４を新たに設けたことである。トランジスタ
Ｑ４は、ベースはトランジスタＱ１のエミッタに、コレ
クタがトランジスタＱ３のベースに、エミッタがトラン
ジスタＱ３のエミッタ（接地）に各々接続されている。
その他の構成は従来と同様である。
次に動作について説明する。入力端子に“Ｌ”が与えら
れると、従来同様、トランジスタＱｌ。
れると、従来同様、トランジスタＱｌ。
Ｑ２がＯＦＦする。また、トランジスタＱ４もＯＦＦす
る。従って、電！Ｉ２はダイオードＤ１を介しトランジ
スタＱ３のベースに供給され、トランジスタＱ３はＯＮ
する。大電流ＩはトランジスタＱ３を介してＧＮＤに流
れるので、出力端子３の電位は“Ｌ”となる。
る。従って、電！Ｉ２はダイオードＤ１を介しトランジ
スタＱ３のベースに供給され、トランジスタＱ３はＯＮ
する。大電流ＩはトランジスタＱ３を介してＧＮＤに流
れるので、出力端子３の電位は“Ｌ”となる。
次に、入力端子１の電位が“Ｌ“から“Ｈ”に変化する
と、トランジスタＱｌ、Ｑ２．Ｑ４がＯＮする。トラン
ジスタＱｌ、Ｑ２がＯＮすると、従来同様、電流Ｉ２は
トランジスタＱ２を介してＧＮＤに抜ける。アノード電
位が下がるのでダイオードＤ１はＯＦＦする。一方、ト
ランジスタ。
と、トランジスタＱｌ、Ｑ２．Ｑ４がＯＮする。トラン
ジスタＱｌ、Ｑ２がＯＮすると、従来同様、電流Ｉ２は
トランジスタＱ２を介してＧＮＤに抜ける。アノード電
位が下がるのでダイオードＤ１はＯＦＦする。一方、ト
ランジスタ。
４がＯＮすることにより、トランジスタＱ３のベース電
荷が素早く引き抜がれ、トランジスタ。３は瞬時にＯＦ
Ｆする。そのため、出力端子３の電位も瞬時に“Ｌ”か
ら“Ｈ”に反転する。
荷が素早く引き抜がれ、トランジスタ。３は瞬時にＯＦ
Ｆする。そのため、出力端子３の電位も瞬時に“Ｌ”か
ら“Ｈ”に反転する。
この実施例においては、トランジスタＱ４をトランジス
タＱｌ、Ｑ２と連動させてＯＮさせることにより、トラ
ンジスタＱ３のベース電荷を素早く引き抜くようにして
いるので、電流Ｉが大電流でトランジスタＱ３のベース
残留電荷が多い場合でも素早いスイッチングが可能とな
る。また、トランジスタＱ４のベースをトランジスタＱ
１の工ミッタに接続しているので、トランジスタＱ４の
ベース電流はトランジスタＱ１て増幅された電流となる
。トランジスタＱ４がトランジスタＱ３のベースから引
き抜く電流量は、（トランジスタＱ４のベース電流）×
（トランジスタＱ４の電流増幅度）となり、この電流量
を定電流源２の電流値と同じＩ２に設定する。このよう
に設定するのは、トランジスタＱ３のベースへの最大供
給電流がＩ２だからである。トランジスタＱ４のベース
電流は前述のように増幅された電流が与えられるので、
トランジスタＱ４のベースを直接入力端子１に接続した
場合と比較するとトランジスタＱ４の電流増幅度を小さ
くすることができ、トランジスタＱ４の小型化が図れる
。そのため、集積回路化した場合、トランジスタＱ１．
Ｑ２のスイッチング能力を上げるためにパターン面積を
大きくした場合よりもパターン面積の増加分は小さくな
る。また、ダイオードＤ１がＯＮＬ、たとき、トランジ
スタＱ４は０ＦＦｔ、ているので、ダイオードＤ１を介
した電流Ｉ２はすべてトランジスタＱ３のベースに与え
られ、従来のように分流することがばい。その結果、無
駄な電流がなくなる。なお、トランジスタＱ３が０ＦＦ
Ｌ、ているときトランジスタＱ４はＯＮしているので、
トランジスタＱ３のコレクタからベースへの漏れ電流は
トランジスタＱ４を介しＧＮＤへ流れる。
タＱｌ、Ｑ２と連動させてＯＮさせることにより、トラ
ンジスタＱ３のベース電荷を素早く引き抜くようにして
いるので、電流Ｉが大電流でトランジスタＱ３のベース
残留電荷が多い場合でも素早いスイッチングが可能とな
る。また、トランジスタＱ４のベースをトランジスタＱ
１の工ミッタに接続しているので、トランジスタＱ４の
ベース電流はトランジスタＱ１て増幅された電流となる
。トランジスタＱ４がトランジスタＱ３のベースから引
き抜く電流量は、（トランジスタＱ４のベース電流）×
（トランジスタＱ４の電流増幅度）となり、この電流量
を定電流源２の電流値と同じＩ２に設定する。このよう
に設定するのは、トランジスタＱ３のベースへの最大供
給電流がＩ２だからである。トランジスタＱ４のベース
電流は前述のように増幅された電流が与えられるので、
トランジスタＱ４のベースを直接入力端子１に接続した
場合と比較するとトランジスタＱ４の電流増幅度を小さ
くすることができ、トランジスタＱ４の小型化が図れる
。そのため、集積回路化した場合、トランジスタＱ１．
Ｑ２のスイッチング能力を上げるためにパターン面積を
大きくした場合よりもパターン面積の増加分は小さくな
る。また、ダイオードＤ１がＯＮＬ、たとき、トランジ
スタＱ４は０ＦＦｔ、ているので、ダイオードＤ１を介
した電流Ｉ２はすべてトランジスタＱ３のベースに与え
られ、従来のように分流することがばい。その結果、無
駄な電流がなくなる。なお、トランジスタＱ３が０ＦＦ
Ｌ、ているときトランジスタＱ４はＯＮしているので、
トランジスタＱ３のコレクタからベースへの漏れ電流は
トランジスタＱ４を介しＧＮＤへ流れる。
第２図はこの発明に係るスイッチング回路の他の実施例
を示す回路図である。この実施例では、第１図に示した
回路において、トランジスタＱ４をなくシ、トランジス
タＱ２にトランジスタＱ４の役目をさせるように接続を
変えたことである。
を示す回路図である。この実施例では、第１図に示した
回路において、トランジスタＱ４をなくシ、トランジス
タＱ２にトランジスタＱ４の役目をさせるように接続を
変えたことである。
つまり、トランジスタＱ２のコレクタをトランジスタＱ
３のベースに接続している。その他の構成は第１図に示
した回路と同様である。
３のベースに接続している。その他の構成は第１図に示
した回路と同様である。
次に動作について説明する。入力端子１に“Ｌ″が人力
されると第１図に示した実施例と同様、トランジスタＱ
ｌ、Ｑ２がＯＦＦする。電流Ｉ２はダイオードＤ１を介
しトランジスタＱ３のベースに供給され、トランジスタ
Ｑ３がＯＮＬ、出力端子３の電位は“Ｌ″となる。
されると第１図に示した実施例と同様、トランジスタＱ
ｌ、Ｑ２がＯＦＦする。電流Ｉ２はダイオードＤ１を介
しトランジスタＱ３のベースに供給され、トランジスタ
Ｑ３がＯＮＬ、出力端子３の電位は“Ｌ″となる。
入力端子１の電位が“Ｌ”から“Ｈ“へ変化すると、ト
ランジスタＱｌ、Ｑ２がＯＮする。トランジスタＱ２が
ＯＮすることにより、トランジスタＱ３のベースから電
荷が素早く引き抜かれるので、トランジスタＱ３は瞬時
にＯＦＦする。そのため、出力端子３の電位も瞬時に“
Ｌ”から“Ｈ”に反転し、上記実施例と同様素早いスイ
ッチングが可能となる。
ランジスタＱｌ、Ｑ２がＯＮする。トランジスタＱ２が
ＯＮすることにより、トランジスタＱ３のベースから電
荷が素早く引き抜かれるので、トランジスタＱ３は瞬時
にＯＦＦする。そのため、出力端子３の電位も瞬時に“
Ｌ”から“Ｈ”に反転し、上記実施例と同様素早いスイ
ッチングが可能となる。
この実施例では第１図に示したトランジスタＱ４の役目
（トランジスタＱ３のベースから素早く電荷を引き抜く
役目）を従来回路（第３図）において存在するトランジ
スタＱ２に持たせるようにしたので素子数が増加せず、
小型化が図れる。そのため、該スイッチング回路を集積
回路化した場合より、パターン面積を小さくすることが
できる。
（トランジスタＱ３のベースから素早く電荷を引き抜く
役目）を従来回路（第３図）において存在するトランジ
スタＱ２に持たせるようにしたので素子数が増加せず、
小型化が図れる。そのため、該スイッチング回路を集積
回路化した場合より、パターン面積を小さくすることが
できる。
なお、第１図の実施例ではトランジスタＱ４のベースを
トランジスタＱ１のエミッタに接続した場合について説
明したが、トランジスタＱ２のエミッタに接続してもよ
い。この場合、トランジスタＱ４の有すべき電流増幅度
をさらに小さくすることができ、よりトランジスタＱ４
の小型化が図れ、集積回路化した場合さらにパターン面
積を小さくすることができる。
トランジスタＱ１のエミッタに接続した場合について説
明したが、トランジスタＱ２のエミッタに接続してもよ
い。この場合、トランジスタＱ４の有すべき電流増幅度
をさらに小さくすることができ、よりトランジスタＱ４
の小型化が図れ、集積回路化した場合さらにパターン面
積を小さくすることができる。
以上のようにこの発明によれば、第１のトランジスタと
連動してＯＮして、スイッチングトランジスタの制御電
極から電荷を引き抜く第２のトランジスタを備えている
ので、大電流をスイッチングする場合でも瞬時にスイッ
チングトランジスタをＯＦＦさせることができ、高速の
スイッチングができるという効果がある。また、ダイオ
ードがＯＮＬでいるとき、第２のトランジスタはＯＦＦ
しているので、定電流源からの電流はすべてスイッチン
グトランジスタの制御電極に与えられ無駄な電流がなく
なると、いう効果がある。さらに、第２のトランジスタ
の制御７１ｔｔＭには第１のトランジスタにより増幅さ
れた信号が与えられるので、その信号増幅度を大きくす
る必要がなく、第２のトランジスタの小型化が図れるの
で、集積回路化した場合、パターン面積が著しく大きく
はならないという効果がある。
連動してＯＮして、スイッチングトランジスタの制御電
極から電荷を引き抜く第２のトランジスタを備えている
ので、大電流をスイッチングする場合でも瞬時にスイッ
チングトランジスタをＯＦＦさせることができ、高速の
スイッチングができるという効果がある。また、ダイオ
ードがＯＮＬでいるとき、第２のトランジスタはＯＦＦ
しているので、定電流源からの電流はすべてスイッチン
グトランジスタの制御電極に与えられ無駄な電流がなく
なると、いう効果がある。さらに、第２のトランジスタ
の制御７１ｔｔＭには第１のトランジスタにより増幅さ
れた信号が与えられるので、その信号増幅度を大きくす
る必要がなく、第２のトランジスタの小型化が図れるの
で、集積回路化した場合、パターン面積が著しく大きく
はならないという効果がある。
第１図はこの発明に係るスイッチング回路の一実施例を
示す回路図、第２図はこの発明に係るスイッチング回路
の他の実施例を示す回路図、第３図は従来のスイッチン
グ回路を示す回路図である。 図において、２は定電流源、Ｑｌ、Ｑ３およびＱ４はＮ
ＰＮトランジスタ、Ｄｌはレベルシフト用ダイオードで
ある。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第２図はこの発明に係るスイッチング回路
の他の実施例を示す回路図、第３図は従来のスイッチン
グ回路を示す回路図である。 図において、２は定電流源、Ｑｌ、Ｑ３およびＱ４はＮ
ＰＮトランジスタ、Ｄｌはレベルシフト用ダイオードで
ある。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）定電流源と、制御電極に入力信号が与えられ、第
１の電極が前記定電流源に接続され、第２の電極が接地
されている第１のトランジスタとを少なくとも含み、前
記入力信号に応じた電流を出力するバッファと、 制御電極に与えられる電流に応じてＯＮ／ＯＦＦし、電
流の切替を行うスイッチングトランジスタと、 アノードが前記バッファの出力に、カソードが前記第１
のトランジスタの制御電極に各々接続されたダイオード
とを備えたスイッチング回路において、 制御電極が前記第１のトランジスタの第２の電極に、第
１の電極が前記第１のトランジスタの制御電極に各々接
続され、第２の電極が接地されている第２のトランジス
タを備えたことを特徴とするスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200679A JPH0364211A (ja) | 1989-08-02 | 1989-08-02 | スイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1200679A JPH0364211A (ja) | 1989-08-02 | 1989-08-02 | スイッチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364211A true JPH0364211A (ja) | 1991-03-19 |
Family
ID=16428447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1200679A Pending JPH0364211A (ja) | 1989-08-02 | 1989-08-02 | スイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812011A (en) * | 1996-09-10 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Current switching circuit formed in an integrated semiconductor circuit |
-
1989
- 1989-08-02 JP JP1200679A patent/JPH0364211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812011A (en) * | 1996-09-10 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Current switching circuit formed in an integrated semiconductor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03154412A (ja) | 増幅回路 | |
| US4004245A (en) | Wide common mode range differential amplifier | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| JPH0364211A (ja) | スイッチング回路 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4803442A (en) | Low power buffer amplifier | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| JP2697273B2 (ja) | 差動増幅回路 | |
| JPH01264405A (ja) | 切換回路 | |
| US20020014911A1 (en) | Semiconductor integrated circuit | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| US5278516A (en) | Buffer circuit | |
| JPH0210677Y2 (ja) | ||
| JPH01223807A (ja) | 出力回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2001244758A (ja) | バッファ回路およびホールド回路 | |
| EP0486986A1 (en) | Buffer circuit | |
| JPH01106605A (ja) | トランジスタ回路 | |
| JPH0212049B2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JPS60106225A (ja) | スイツチング回路 | |
| JPH0729929U (ja) | アナログスイッチ回路 | |
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 |