JPH0364811B2 - - Google Patents
Info
- Publication number
- JPH0364811B2 JPH0364811B2 JP57052806A JP5280682A JPH0364811B2 JP H0364811 B2 JPH0364811 B2 JP H0364811B2 JP 57052806 A JP57052806 A JP 57052806A JP 5280682 A JP5280682 A JP 5280682A JP H0364811 B2 JPH0364811 B2 JP H0364811B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous semiconductor
- semiconductor thin
- temperature
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁性基板上に堆積したアモルフア
ス半導体薄膜抵抗が周囲温度によつて変化するこ
とに着目して構成した小形で高精度な感温装置に
関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention is a compact and highly accurate sensor constructed by focusing on the fact that an amorphous semiconductor thin film resistor deposited on an insulating substrate changes depending on the ambient temperature. Regarding heating equipment.
特に、アモルフアス半導体として微結晶相を含
み、暗導電率がきわめて高いものが実現できるこ
とを発見したので、この材料を用いることによつ
て、任意の絶縁性基板に集積化された回路構成を
もち、低いインピーダンスで周辺回路と接続でき
るようにした小形で高精度な薄膜型感温装置を提
供できるようにした。 In particular, we discovered that it is possible to create an amorphous semiconductor that contains a microcrystalline phase and has an extremely high dark conductivity.By using this material, we can create a circuit configuration that is integrated on any insulating substrate. We have made it possible to provide a compact, high-precision thin-film temperature sensing device that can be connected to peripheral circuits with low impedance.
ここでアモルフアス半導体とは、液体及び気体
を除く物質であつて、結晶学的に3次元的周期性
を示さない半導体をいう。すなわち、不規則、非
晶質状のもので、X線回折図形で特定しうる回折
ピークを持たない半導体を呼ぶこととする。 Here, the amorphous semiconductor refers to a semiconductor that is a substance excluding liquids and gases and does not exhibit three-dimensional periodicity crystallographically. In other words, it refers to a semiconductor that is irregular and amorphous and does not have a diffraction peak that can be identified in an X-ray diffraction pattern.
〔従来の技術〕
従来、感温装置には主としてサーミスタが用い
られてきた。[Prior Art] Conventionally, thermistors have been mainly used as temperature sensing devices.
サーミスタは、一般にMn,Co,Ni,,Fe,Cu
など遷移金属の酸化物の複合焼結体で構成され、
形状としてはビード形、デイスク形、ワツシヤ
形、フレーク形及び厚膜型のものである。 Thermistors are generally made of Mn, Co, Ni, Fe, Cu.
It is composed of a composite sintered body of transition metal oxides such as
The shapes are bead, disk, washer, flake, and thick film.
これらのサーミスタ素子は、焼結体の形成条件
等により、素子の性能や素子の安定性等が大きく
左右されることや、焼結体の形成を1000℃前後の
高温で、しかも加圧形成するため、フオトエツチ
ング技術に代表される微細加工技術が使えないの
で、ICプロセス技術等に組み込めないという欠
点がある。
The performance and stability of these thermistor elements are greatly influenced by the conditions for forming the sintered body, and the sintered body is formed at a high temperature of around 1000℃ and under pressure. Therefore, microfabrication technology such as photoetching technology cannot be used, so it has the disadvantage that it cannot be incorporated into IC process technology.
また、Ge,Si等を蒸着等により堆積した半導
体薄膜を用いる方法も行われているが、高導電率
の半導体薄膜を形成する場合、基板温度を500℃
以上にする必要がある。この場合、基板の線膨張
係数と蒸着により基板上に堆積した半導体薄膜の
線膨張係数とが一般には異なるので、基板を室温
に戻した場合、半導体薄膜中に歪みやクラツクが
発生しやすい。その結果、工業技術的には、その
性能を十分に生かすことができなかつた。 There is also a method using a semiconductor thin film deposited by vapor deposition of Ge, Si, etc., but when forming a semiconductor thin film with high conductivity, the substrate temperature is set at 500°C.
It is necessary to do more than that. In this case, since the linear expansion coefficient of the substrate and the linear expansion coefficient of the semiconductor thin film deposited on the substrate by vapor deposition are generally different, when the substrate is returned to room temperature, distortions and cracks are likely to occur in the semiconductor thin film. As a result, from an industrial technology perspective, it was not possible to take full advantage of its performance.
さらに、S,Se,Te等の複数種の族元素を
含む化合物を適当な比率で混ぜ合わせ、これを高
温で液状にした上で急速に冷却し固化したアモル
フアス半導体(ガラス半導体とも称する)も感温
特性を示すが、通常、室温の導電率は10-3〜
1018S・cm-1であり、薄膜化した場合、素子イン
ピーダンスが大き過ぎて、実用的でないという欠
点があつた。特に、周辺回路との接続に難点があ
り、集積化がし難く、また雑音を拾いやすかつ
た。 Furthermore, amorphous semiconductors (also called glass semiconductors), which are made by mixing compounds containing multiple group elements such as S, Se, and Te in an appropriate ratio, liquefy the mixture at high temperatures, and then rapidly cool it to solidify, are also sensitive. Generally, the conductivity at room temperature is 10 -3 ~
10 18 S·cm -1 , and when made into a thin film, the element impedance was too large to be practical. In particular, there were difficulties in connecting with peripheral circuits, making it difficult to integrate and easily picking up noise.
以上の点に鑑み、本発明では、グロー放電法に
より絶縁性基板上に堆積したアモルフアス半導体
薄膜は微結晶相を含んでいて、その導電率が大き
いこと、及び、基板温度が低温でも良質なアモル
フアス半導体薄膜が堆積できることに着目する。
In view of the above points, in the present invention, an amorphous amorphous semiconductor thin film deposited on an insulating substrate by a glow discharge method contains a microcrystalline phase and has high conductivity, and a high-quality amorphous amorphous semiconductor thin film is deposited on an insulating substrate by a glow discharge method. We focus on the fact that semiconductor thin films can be deposited.
このグロー放電法を用いて堆積したアモルフア
ス半導体薄膜をサーミスタ素子の検出部に用いる
ことにより、超小形で高精度な感温装置を実現す
る。すなわち、このアモルフアス半導体は薄膜状
に形成してもなお、その呈する低いインピーダン
ス故に、雑音を拾い難く、周辺回路との接続が容
易な故に集積化した感温装置が実現可能となる。 By using an amorphous semiconductor thin film deposited using this glow discharge method in the detection part of a thermistor element, an ultra-small and highly accurate temperature-sensing device can be realized. That is, even if this amorphous semiconductor is formed into a thin film, it is difficult to pick up noise due to its low impedance and can be easily connected to peripheral circuits, making it possible to realize an integrated temperature sensing device.
また、アモルフアス半導体はほとんどの種類の
基板上にその表面を覆うように形成できるもの
で、特に半導体集積回路や薄膜型混成集積回路に
組み込むことが可能となる。 Furthermore, amorphous semiconductors can be formed on most types of substrates so as to cover their surfaces, and can be particularly incorporated into semiconductor integrated circuits and thin-film hybrid integrated circuits.
第1図は、SiF4とH2の混合ガスを用いDCグロ
ー放電法によりガラス基板上に堆積したp形及び
n形アモルフアスSi薄膜の導電率(厳密に言え
ば、暗導電率)対温度特性の一例を示す図であ
る。
Figure 1 shows the conductivity (strictly speaking, dark conductivity) vs. temperature characteristics of p-type and n-type amorphous Si thin films deposited on glass substrates by the DC glow discharge method using a mixed gas of SiF 4 and H 2 . It is a figure showing an example.
図面中、+印はp形、黒丸印はn形、横軸は
1/T(Tは絶対温度)、たて軸はアモルフアス半
導体薄膜の導電率σ(S・cm-1)を示す。 In the drawings, the + mark indicates p-type, the black circle indicates n-type, the horizontal axis indicates 1/T (T is absolute temperature), and the vertical axis indicates conductivity σ (S·cm -1 ) of the amorphous semiconductor thin film.
p形アモルフアス半導体薄膜は、SiF4とH2の
混合ガス中に、ドーピングガスとしてB2H6を添
加し,B2H6/SiF4=500ppm、放電圧力0.8〜
1.4Torr、基板温度350℃で堆積した。測定結果
より、導電率の大きさは周囲温度により変化し次
式で与えられる。 The p-type amorphous semiconductor thin film is produced by adding B2H6 as a doping gas to a mixed gas of SiF4 and H2 , B2H6 / SiF4 = 500ppm , and discharge pressure of 0.8~
Deposited at 1.4Torr and substrate temperature of 350℃. From the measurement results, the magnitude of conductivity changes depending on the ambient temperature and is given by the following equation.
σ=σ0e-A/KT ……(1)
担し、σ0はT=T0における導電率、kはボル
ツマン定数、Aは定数である。 σ=σ 0 e -A/KT (1) where σ 0 is the conductivity at T=T 0 , k is Boltzmann's constant, and A is a constant.
また、n形アモルフアス半導体薄膜は、SiF4と
H2の混合ガス中に、ドーピングガスとしてPH3
を添加し、B2H6/SiF4=740ppm、放電圧力
1Torr、基板温度300℃で堆積した。測定結果よ
りp形アモルフアス半導体薄膜同様、n形アモル
フアス半導体薄膜の導電率は(1)式で表現できる。 In addition, the n-type amorphous semiconductor thin film is SiF 4 and
In the mixture gas of H2 , PH3 as doping gas
B 2 H 6 /SiF 4 = 740ppm, discharge pressure
Deposited at 1Torr and substrate temperature of 300℃. From the measurement results, like the p-type amorphous semiconductor thin film, the conductivity of the n-type amorphous semiconductor thin film can be expressed by equation (1).
以上の実験結果より、グロー放電法を用いて低
温で堆積したアモルフアス半導体薄膜はp形、n
形とともに室温で高導電率を示し、かつ、温度に
よる抵抗変化率も0.3%/℃以上あり、抵抗変化
型の感温材料として最適であることが確認され
た。 From the above experimental results, the amorphous semiconductor thin film deposited at low temperature using the glow discharge method is p-type, n-type
Along with its shape, it exhibits high conductivity at room temperature, and its resistance change rate with temperature is over 0.3%/°C, making it ideal as a variable resistance temperature-sensitive material.
第2図及び第3図は本発明による感温装置の一
実施例の構成を示す図であり、第2図にその平面
図を、第3図に第2図の線X−X′における断面
図を示す。
2 and 3 are diagrams showing the configuration of an embodiment of the temperature sensing device according to the present invention, FIG. 2 is a plan view thereof, and FIG. 3 is a cross section taken along line X-X' in FIG. 2. Show the diagram.
第2図及び第3図において、1は絶縁性基板、
2はp形(n形)アモルフアス半導体薄膜,3と
3′はオーミツク電極対,4と4′はリード線対、
5は感温装置を示す。 In FIGS. 2 and 3, 1 is an insulating substrate;
2 is a p-type (n-type) amorphous semiconductor thin film, 3 and 3' are an ohmic electrode pair, 4 and 4' are a lead wire pair,
5 indicates a temperature sensing device.
つぎに感温装置5の製造方法を次に述べる。 Next, a method for manufacturing the temperature sensing device 5 will be described below.
絶縁性基板1の材料としては、耐熱性がある絶
縁体や、同様の性質を有する導体板あるいは半導
体板の表面をCVD法によるSiO2膜やSi3N4膜で覆
つたものが望ましく、例えばガラス板、石英板、
溶融石英ガラス板、水晶板、ポリミイドフイル
ム、金属板や半導体の表面を絶縁薄膜(例レば、
CVD法によるSiO2薄膜やSi3N4薄膜)で覆つたも
の等が用いられる。この絶縁性基板1は、有機溶
剤等で十分に洗浄した後、清浄な雰囲気中で瞬時
に乾燥させる。つぎにSiH4又はSiF4とH2の混合
ガスを用い、DCグロー放電法又はRFグロー放電
法を用いてアモルフアス半導体薄膜2を堆積させ
る。この場合、アモルフアス半導体薄膜抵抗体の
導電率が大きい程望ましく、通常σ=1(S・cm
-1)以上のものが用いられる。DCグロー放電法
を用いた堆積条件の一例としては、放電圧力0.1
〜10Torr、放電電流1〜100mA/cm2、放電電圧
500〜800V、電極間隔3cm、基板温度250〜450
℃、SiF4/H2=1〜10、B2H6/SiF4=100〜
2500ppm、PH3/SiF4=100〜2500ppmである。
この条件で堆積したアモルフアス半導体薄膜とし
て、導電率σ=20(S・cm-1)以上のものが容易
に得られている。半導体薄膜の導電率を高める方
法としては、放電電流を大きくする方法あるいは
ドーピングガスの割合を高くする方法等が一般的
である。また、磁界を印加する方法も有効であ
る。Si−Geの合金形アモルフアス半導体薄膜も
高い導電率が得られる。この場合、SiF4とGeH4
との混合ガスにB2H6又はPH3,AsH3のドーピン
グガスを添加したものを用い、DCグロー放電法
(直流電圧を印加する方法)又はRFグロー放電法
(高周波電圧を印加する方法)を用いてアモルフ
アス半導体薄膜(微結晶粒を含む高い暗導電率を
呈するもの、以下、同じ)を堆積させる。以上の
方法を用いて半導体薄膜を堆積した場合、アモル
フアス膜中に、100Å前後の微細結晶相が含まれ
たり、多結晶的性質を示すようになるが導電率−
温度特性は保持される。 The material for the insulating substrate 1 is preferably a heat-resistant insulator, or a conductor plate or semiconductor plate with similar properties whose surface is covered with a SiO 2 film or Si 3 N 4 film by CVD method, such as glass plate, quartz plate,
Insulating thin films (for example,
Those covered with a SiO 2 thin film or Si 3 N 4 thin film formed by CVD method are used. After thoroughly cleaning the insulating substrate 1 with an organic solvent or the like, it is instantly dried in a clean atmosphere. Next, an amorphous semiconductor thin film 2 is deposited using SiH 4 or a mixed gas of SiF 4 and H 2 by a DC glow discharge method or an RF glow discharge method. In this case, the higher the conductivity of the amorphous semiconductor thin film resistor, the more desirable it is, and usually σ = 1 (S cm
-1 ) or more are used. An example of deposition conditions using the DC glow discharge method is a discharge pressure of 0.1
~10Torr, discharge current 1~100mA/ cm2 , discharge voltage
500~800V, electrode spacing 3cm, substrate temperature 250~450
°C, SiF 4 /H 2 = 1~10, B 2 H 6 /SiF 4 = 100~
2500ppm, PH3 / SiF4 =100-2500ppm.
As an amorphous semiconductor thin film deposited under these conditions, a conductivity of σ=20 (S·cm −1 ) or higher is easily obtained. A common method for increasing the conductivity of a semiconductor thin film is to increase the discharge current or increase the proportion of doping gas. A method of applying a magnetic field is also effective. Si-Ge alloy type amorphous semiconductor thin films also have high conductivity. In this case, SiF4 and GeH4
Using a mixed gas with B 2 H 6 or PH 3 , AsH 3 doping gas added, DC glow discharge method (method of applying direct current voltage) or RF glow discharge method (method of applying high frequency voltage) An amorphous semiconductor thin film (thin film containing microcrystalline grains and exhibiting high dark conductivity; the same applies hereinafter) is deposited using the method. When a semiconductor thin film is deposited using the above method, the amorphous film may contain a fine crystal phase of around 100 Å or exhibit polycrystalline properties, but the conductivity is -
Temperature characteristics are maintained.
つぎに真空蒸着法を用いて、電極用金属膜(例
えば、NiCr500Å/Au1000Å)を堆積させる。
さらに、フオトエツチング技術を用いて不要部を
除去し、電極対3,3′及びアモルフアス半導体
薄膜抵抗体2を形成する。薄膜抵抗体2の形状と
してはアモルフアス半導体薄膜の導電率、膜厚及
び出力インピーダンスを考慮してきめられるが、
アモルフアス半導体薄膜の長さをL、幅をWとす
れば、通常L/W=1/10〜10に設定される。 Next, a metal film for electrodes (for example, NiCr 500 Å/Au 1000 Å) is deposited using a vacuum evaporation method.
Further, unnecessary portions are removed using a photoetching technique to form the electrode pair 3, 3' and the amorphous semiconductor thin film resistor 2. The shape of the thin film resistor 2 is determined by considering the conductivity, film thickness, and output impedance of the amorphous semiconductor thin film.
If the length of the amorphous semiconductor thin film is L and the width is W, then L/W is usually set to 1/10 to 10.
つぎに基板表面に保護膜を堆積する。保護膜と
してはCVD法によるSiO2膜、Si3N4膜およびポリ
イミド樹脂等を用いる。フオトエツチング技術を
用いて、電極パツト部の保護膜を除去する。最後
に、電極対3,3′に取り出し用リード線対4,
4′に取り付けて完成する。リード線としては、
ビームリード方式又はAu線やAuリボン線等をワ
イヤボンデングすることによつて構成される。 Next, a protective film is deposited on the substrate surface. As the protective film, an SiO 2 film, a Si 3 N 4 film, a polyimide resin, or the like is used by the CVD method. The protective film on the electrode pads is removed using photoetching technology. Finally, connect the lead wire pair 4 to the electrode pair 3, 3'.
Attach to 4' and complete. As a lead wire,
It is constructed using the beam lead method or wire bonding of Au wires, Au ribbon wires, etc.
以上の製造方法では、半導体薄膜抵抗体及び電
極対の形式にフオトエツチング技術を用いたがメ
タルマスクを用いた方法でも形成できる。この場
合は、アモルフアス半導体薄膜を堆積する時、あ
るいは真空蒸着法を用いて電極金属薄膜を堆積す
る時に不要部をメタルマスタでカバーする方法が
用いられる。 In the above manufacturing method, a photo-etching technique is used for the semiconductor thin film resistor and the electrode pair, but they can also be formed by a method using a metal mask. In this case, a method is used in which unnecessary parts are covered with a metal master when depositing an amorphous semiconductor thin film or when depositing an electrode metal thin film using a vacuum evaporation method.
第4図及び第5図は、本発明による他の実施例
を示す図で、第4図にその平面図を、第5図に第
4図の線X−X′における断面図を示す。第4図
及び第5図において、11は絶縁性基板、12と
12′はホイートストーンブリツジの対向する辺
を構成するように堆積された一対のアモルフアス
半導体薄膜、13と13′はホイートストーンブ
リツジの対向する辺を構成するように堆積された
一対の抵抗体薄膜、14A,14B,14C,1
4Dは各アモルフアス半導体薄膜と各抵抗体薄膜
とを接続する対向する2対のオーミツク電極、1
5A,15B,15C,15Dは各オーミツク電
極に設けられたリード線、16は感温装置を示
す。 4 and 5 are views showing another embodiment of the present invention, with FIG. 4 showing a plan view thereof, and FIG. 5 showing a sectional view taken along line X-X' in FIG. 4. 4 and 5, 11 is an insulating substrate, 12 and 12' are a pair of amorphous semiconductor thin films deposited to form opposite sides of a Wheatstone bridge, and 13 and 13' are Wheatstone bridges. A pair of resistor thin films 14A, 14B, 14C, 1 deposited to constitute opposite sides of the stone bridge
4D denotes two pairs of opposing ohmic electrodes connecting each amorphous semiconductor thin film and each resistor thin film;
5A, 15B, 15C, and 15D are lead wires provided to each ohmic electrode, and 16 is a temperature sensing device.
抵抗体薄膜としては温度変化の極めて小さい材
料、例えば、窒化タンタル,ニクロム,チタン,
クロム,二酸化錫等を用い、オーミツク電極対1
4A,14B間に定量圧Vinを印加すれば、オー
ミツク電極対14C,14D間の出力電圧Vout
は、周囲温度によつて変化し、次式で与えられ
る。 Materials with extremely small temperature changes are used as resistor thin films, such as tantalum nitride, nichrome, titanium,
1 pair of ohmic electrodes using chromium, tin dioxide, etc.
If fixed pressure Vin is applied between 4A and 14B, the output voltage Vout between ohmic electrode pair 14C and 14D
varies depending on the ambient temperature and is given by the following equation:
Vout≒Vin/2・A・ΔT
例えば、入力電圧Vin=2Vとすれば、出力電
圧Voutの変化率は〜3mV/℃となる。 Vout≒Vin/2・A・ΔT For example, if the input voltage Vin=2V, the rate of change of the output voltage Vout will be ~3mV/°C.
第4図及び第5図に示した感温装置は、第2図
及び第3図に示した感温装置の製造方法の工程
中、基板上にアモルフアス半導体薄膜を堆積させ
る工程の前又は後に真空蒸着等を用いて抵抗体薄
膜を堆積させる工程を加えることにより構成でき
る。 The temperature sensing device shown in FIG. 4 and FIG. It can be constructed by adding a step of depositing a resistor thin film using vapor deposition or the like.
この場合、抵抗体薄膜のパターニングにはフオ
トエツチング技術又はメタルマスク技術等が用い
られる。 In this case, photoetching technology or metal mask technology is used for patterning the resistor thin film.
つぎにグロー放電法について、若干述べる。グ
ロー放電法には直流電界中でグロー放電を発生さ
せるDCグロー放電法と高周波電界中でグロー放
電を発生させるRFグロー放電法がある。第6図
はRFグロー放電法により、絶縁性基板等にアモ
ルフアスSi薄膜を堆積させる装置例である。 Next, we will briefly discuss the glow discharge method. Glow discharge methods include the DC glow discharge method, which generates glow discharge in a direct current electric field, and the RF glow discharge method, which generates glow discharge in a high frequency electric field. FIG. 6 shows an example of an apparatus for depositing an amorphous Si thin film on an insulating substrate or the like by the RF glow discharge method.
この装置は真空容器38と真空容器内に平行に
配列されたアノード39及びカソート40、ガス
41を真空容器内に給気又は排気するための給気
口42及び排気口43、アノード及びカソードを
加熱するヒータ44等から構成される。 This device heats a vacuum container 38, an anode 39 and a cathode 40 arranged in parallel inside the vacuum container, an air supply port 42 and an exhaust port 43 for supplying or exhausting gas 41 into the vacuum container, and the anode and cathode. It is composed of a heater 44 and the like.
絶縁性基板45はアノード上に置かれる。ガス
41としては、通常SiH4又はSiF4とH2の混合ガ
スにドーピングガス(例えば、PH3,AsH3,
B2H6等)を添加したものが用いられる。 An insulating substrate 45 is placed on the anode. As the gas 41, doping gas (for example , PH 3 , AsH 3 ,
B 2 H 6 etc.) is used.
グロー放電中の真空圧力は数Torr、電圧はほ
ぼ一定で電流は1〜100mA/cm2であり、ガス反
応の大部分は陽光柱(プラズマ46)内で起る。 During glow discharge, the vacuum pressure is several Torr, the voltage is almost constant, the current is 1 to 100 mA/cm 2 , and most of the gas reactions occur within the positive column (plasma 46).
特に、このグロー放電法では基板温度が、400
℃以下という低温度でアモルフアス半導体薄膜を
堆積できるという特徴を有する(従来の薄膜製造
のための熱分解法では基板温度として500〜700℃
が必要であつた)。 In particular, in this glow discharge method, the substrate temperature is 400°C.
It has the characteristic of being able to deposit amorphous semiconductor thin films at temperatures as low as ℃ or below (conventional pyrolysis methods for producing thin films require a substrate temperature of 500 to 700℃).
was necessary).
この発明では、感温装置を構成する非晶質半導
体薄膜として、粒子径が100Å前後の値をもつ微
結晶を含み、かつ、暗導電率が1S・cm-1以上とい
う高い値をもつアモルフアス半導体薄膜を採用し
たことにより、次に列挙するような効果が得られ
た。
In this invention, the amorphous semiconductor thin film constituting the temperature sensing device contains microcrystals with a particle size of around 100 Å and has a high dark conductivity of 1 S cm -1 or more. By adopting a thin film, the following effects were obtained.
(1) 従来知られていた非晶質半導体、
すなわち、S,Se,Te等の複数値の第族元
素を含む化合物をベースとした非晶質半導体の
暗導電率10-2S・cm-1に比して、著しくインピ
ーダンスの低い回路素子である感温素子を、超
小形薄膜素子として実現できるようになつた。(1) The dark conductivity of conventionally known amorphous semiconductors, that is, amorphous semiconductors based on compounds containing multiple group elements such as S, Se, and Te, is 10 -2 S cm - Temperature-sensitive devices, which are circuit elements with significantly lower impedance than those of 1 , can now be realized as ultra-small thin film devices.
(2) アモルフアス半導体薄膜はおよそあらゆる種
類の基板表面上に形成できるものであり、
(3) 低インピーダンスを呈する本発明の感温素子
は、従つて雑音を誘導することが少なく、
(4) また、周辺の回路との接続にあたつて特別な
インターフエイス回路素子を必要としないか
ら、半導体集積回路、薄膜型混成集積回路に組
み入れ易くなつた。(2) Amorphous semiconductor thin films can be formed on almost any type of substrate surface; (3) the temperature-sensitive device of the present invention exhibits low impedance and therefore induces less noise; (4) and Since no special interface circuit elements are required for connection with peripheral circuits, it has become easier to incorporate into semiconductor integrated circuits and thin-film hybrid integrated circuits.
(5) たとえば、同一絶縁性基板上に温度による抵
抗変化率の極めて小さな抵抗体薄膜とホイート
ストーンブリツジを構成することにより、超小
形で高精度な薄膜型感温装置を構成できる。(5) For example, by configuring a resistor thin film with an extremely small rate of change in resistance due to temperature and a Wheatstone bridge on the same insulating substrate, an ultra-small and highly accurate thin-film thermosensor can be constructed.
(6) この発明の感温素子の製造方法は、ICプロ
セスと両立し得る製造方法なので、ICチツプ
に組み込んでICチツプの局所的な温度分布を
測定するための感温装置を、ICチツプ上に一
体化して構成できる。(6) Since the method for manufacturing a temperature-sensitive element of the present invention is compatible with the IC process, a temperature-sensing device is incorporated into the IC chip to measure the local temperature distribution of the IC chip. It can be configured by integrating the
(7) フオトエツチング技術に代表される微細加工
技術が使用できるので集積回路形成に必要とさ
れる超小形の感温装置を構成できるので、例え
ば薄膜型ハイブリツドIC構造の温度測定シス
テムを実現できる。(7) Since microfabrication technology represented by photoetching technology can be used, it is possible to construct an ultra-small temperature-sensing device required for integrated circuit formation, making it possible to realize, for example, a temperature measurement system with a thin-film hybrid IC structure.
(8) 製造方法が容易なので、安価な感温装置を製
作できる。(8) Since the manufacturing method is easy, an inexpensive temperature sensing device can be manufactured.
(9) 温度による抵抗変化率が大きいので、出力用
増幅器や補正用回路の構成が容易になる。(9) Since the rate of change in resistance due to temperature is large, it is easy to configure the output amplifier and correction circuit.
(10) 温度による抵抗変化率、導電率が共に大きな
アモルフアス半導体薄膜抵抗体を用いたので高
感度な薄膜型感温装置を構成できる。(10) Since an amorphous semiconductor thin film resistor is used, which has a large rate of change in resistance due to temperature and high conductivity, a highly sensitive thin film temperature sensing device can be constructed.
以上述べたように、本発明による感温装置は従
来のものよりも幾多の利点を有している。 As mentioned above, the temperature sensing device according to the present invention has many advantages over conventional ones.
第1図はp形およびn形アモルフアス半導体薄
膜の導電率−温度特性を示す図、第2図及び第3
図は本発明による感温装置の一実施例を示す図で
あり、第2図は平面図、第3図は第2図の線X−
X′における断面図を示す。第4図及び第5図は
感温装置の他の一実施例を示す図であり、第4図
は平面図、第5図は第4図の線X−X′における
断面図を示す。第6図はグロー放電法に係る装置
例を示す図である。
図において、1,11は絶縁性基板、2,1
2,12′はアモルフアス半導体薄膜抵抗、13,
13′は抵抗体薄膜、3,3′,14A,14B,
14C,14Dは各電極対、4,4′,15A,
15B,15C,15Dは各リード線対、5,1
6は感温装置、39は陽極(アノード)、40は
陰極(カソード)である。
Figure 1 shows the conductivity-temperature characteristics of p-type and n-type amorphous semiconductor thin films, Figures 2 and 3
The figures are views showing an embodiment of the temperature sensing device according to the present invention, in which Fig. 2 is a plan view and Fig. 3 is a line X--
A cross-sectional view at X' is shown. 4 and 5 are views showing another embodiment of the temperature sensing device, with FIG. 4 being a plan view and FIG. 5 being a sectional view taken along line X-X' in FIG. FIG. 6 is a diagram showing an example of an apparatus related to the glow discharge method. In the figure, 1 and 11 are insulating substrates, 2 and 1
2, 12' are amorphous semiconductor thin film resistors, 13,
13' is a resistor thin film, 3, 3', 14A, 14B,
14C, 14D are each electrode pair, 4, 4', 15A,
15B, 15C, 15D are each lead wire pair, 5, 1
6 is a temperature sensing device, 39 is an anode, and 40 is a cathode.
Claims (1)
質半導体薄膜2と;該非晶質半導体薄膜にそれぞ
れ接触し、所定の距離を隔てて設けた一対のオー
ミツク電極3,3′とを備えた感温装置5におい
て: 前記非晶質半導体薄膜は微細結晶相を含み暗導
電率が1S・cm-1以上であるアモルフアス半導体薄
膜であることを特徴とする感温装置。 2 絶縁性基板11と;該基板上にそれぞれホイ
ートストーンブリツジの対向する辺を構成するよ
うに堆積された一対の非晶質半導体薄膜12,1
2′および一対の抵抗体薄膜13,13′と;前記
非晶質半導体薄膜と前記抵抗体薄膜とを接続する
対向する二対のオーミツク電極14A,14B,
14C,14Dとを備えた感温装置16におい
て: 前記非晶質半導体薄膜は微細結晶相を含み暗導
電率が1S・cm-1以上であるアモルフアス半導体薄
膜であり、前記抵抗体薄膜が温度変化の極めて小
さい抵抗体であることを特徴とする感温装置。[Scope of Claims] 1. An insulating substrate 1; an amorphous semiconductor thin film 2 deposited on the substrate; and a pair of ohmic electrodes each in contact with the amorphous semiconductor thin film and separated by a predetermined distance. 3 and 3', wherein the amorphous semiconductor thin film is an amorphous semiconductor thin film containing a microcrystalline phase and having a dark conductivity of 1S cm -1 or more. Device. 2. an insulating substrate 11; a pair of amorphous semiconductor thin films 12, 1 deposited on the substrate so as to constitute opposite sides of a Wheatstone bridge, respectively;
2' and a pair of resistor thin films 13, 13'; two pairs of opposing ohmic electrodes 14A, 14B connecting the amorphous semiconductor thin film and the resistor thin film;
14C and 14D: the amorphous semiconductor thin film is an amorphous semiconductor thin film containing a fine crystalline phase and having a dark conductivity of 1S·cm -1 or more, and the resistor thin film is sensitive to temperature changes. A temperature sensing device characterized by an extremely small resistance element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280682A JPS58170001A (en) | 1982-03-31 | 1982-03-31 | Temperature sensitive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280682A JPS58170001A (en) | 1982-03-31 | 1982-03-31 | Temperature sensitive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170001A JPS58170001A (en) | 1983-10-06 |
| JPH0364811B2 true JPH0364811B2 (en) | 1991-10-08 |
Family
ID=12925083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280682A Granted JPS58170001A (en) | 1982-03-31 | 1982-03-31 | Temperature sensitive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170001A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267629A (en) * | 1986-05-16 | 1987-11-20 | Japan Atom Energy Res Inst | Thermometer for cryogenic temperature |
| US5426412A (en) * | 1992-10-27 | 1995-06-20 | Matsushita Electric Works, Ltd. | Infrared detecting device and infrared detecting element for use in the device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258579A (en) * | 1975-11-10 | 1977-05-14 | Hitachi Ltd | Temperature detector |
| JPS5344072A (en) * | 1976-10-04 | 1978-04-20 | Tdk Corp | Detector element |
-
1982
- 1982-03-31 JP JP5280682A patent/JPS58170001A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170001A (en) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686928B2 (en) | Silicon-germanium mixed crystal thin film conductor | |
| JP3315730B2 (en) | Piezoresistive semiconductor sensor gauge and method of making same | |
| JPH03131003A (en) | Diamond thin-film thermistor | |
| JPS5873166A (en) | Capacitive pressure transducer and method of producing same | |
| US4276535A (en) | Thermistor | |
| JPH02270304A (en) | Thermistor and manufacture thereof | |
| US6819217B2 (en) | Temperature sensor | |
| JPH05299705A (en) | Diamond thin film electronic device and manufacture thereof | |
| US6319743B1 (en) | Method of making thin film piezoresistive sensor | |
| JPH0354841B2 (en) | ||
| JPS58139475A (en) | Strain gauge | |
| JPH0364811B2 (en) | ||
| JPH05190877A (en) | Manufacture of diode element | |
| JP4277506B2 (en) | ZnO-based thin film for thermoelectric material of thermoelectric conversion element, thermoelectric conversion element using the ZnO-based thin film, and infrared sensor | |
| JPS62245602A (en) | Temperature detector | |
| JPH0227826B2 (en) | ||
| JP2002118004A (en) | Temperature-sensitive resistance change film, manufacturing method thereof, and infrared sensor using temperature-sensitive resistance change film | |
| JPH021379B2 (en) | ||
| JPH02303064A (en) | Formation of thin film resistor | |
| JPS62252977A (en) | Thermocouple element and manufacture thereof | |
| JPH03274708A (en) | Heat sensitive device | |
| JPS58171879A (en) | magnetoelectric conversion element | |
| JPH01313974A (en) | Method of manufacturing polycrystalline silicon semiconductor resistance layer on silicon substrate and silicon pressure sensor manufactured by the method | |
| JP2002008905A (en) | Temperature-sensitive resistance material, manufacturing method thereof, and infrared sensor using temperature-sensitive resistance material | |
| JPH0630343B2 (en) | Amorphous silicon thin film conductor containing microcrystalline phase |