JPH0364811B2 - - Google Patents
Info
- Publication number
- JPH0364811B2 JPH0364811B2 JP57052806A JP5280682A JPH0364811B2 JP H0364811 B2 JPH0364811 B2 JP H0364811B2 JP 57052806 A JP57052806 A JP 57052806A JP 5280682 A JP5280682 A JP 5280682A JP H0364811 B2 JPH0364811 B2 JP H0364811B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous semiconductor
- semiconductor thin
- temperature
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Thermistors And Varistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁性基板上に堆積したアモルフア
ス半導体薄膜抵抗が周囲温度によつて変化するこ
とに着目して構成した小形で高精度な感温装置に
関する。
ス半導体薄膜抵抗が周囲温度によつて変化するこ
とに着目して構成した小形で高精度な感温装置に
関する。
特に、アモルフアス半導体として微結晶相を含
み、暗導電率がきわめて高いものが実現できるこ
とを発見したので、この材料を用いることによつ
て、任意の絶縁性基板に集積化された回路構成を
もち、低いインピーダンスで周辺回路と接続でき
るようにした小形で高精度な薄膜型感温装置を提
供できるようにした。
み、暗導電率がきわめて高いものが実現できるこ
とを発見したので、この材料を用いることによつ
て、任意の絶縁性基板に集積化された回路構成を
もち、低いインピーダンスで周辺回路と接続でき
るようにした小形で高精度な薄膜型感温装置を提
供できるようにした。
ここでアモルフアス半導体とは、液体及び気体
を除く物質であつて、結晶学的に３次元的周期性
を示さない半導体をいう。すなわち、不規則、非
晶質状のもので、Ｘ線回折図形で特定しうる回折
ピークを持たない半導体を呼ぶこととする。
を除く物質であつて、結晶学的に３次元的周期性
を示さない半導体をいう。すなわち、不規則、非
晶質状のもので、Ｘ線回折図形で特定しうる回折
ピークを持たない半導体を呼ぶこととする。
〔従来の技術〕
従来、感温装置には主としてサーミスタが用い
られてきた。
られてきた。
サーミスタは、一般にMn，Co，Ni，，Fe，Cu
など遷移金属の酸化物の複合焼結体で構成され、
形状としてはビード形、デイスク形、ワツシヤ
形、フレーク形及び厚膜型のものである。
など遷移金属の酸化物の複合焼結体で構成され、
形状としてはビード形、デイスク形、ワツシヤ
形、フレーク形及び厚膜型のものである。
これらのサーミスタ素子は、焼結体の形成条件
等により、素子の性能や素子の安定性等が大きく
左右されることや、焼結体の形成を1000℃前後の
高温で、しかも加圧形成するため、フオトエツチ
ング技術に代表される微細加工技術が使えないの
で、ICプロセス技術等に組み込めないという欠
点がある。
等により、素子の性能や素子の安定性等が大きく
左右されることや、焼結体の形成を1000℃前後の
高温で、しかも加圧形成するため、フオトエツチ
ング技術に代表される微細加工技術が使えないの
で、ICプロセス技術等に組み込めないという欠
点がある。
また、Ge，Si等を蒸着等により堆積した半導
体薄膜を用いる方法も行われているが、高導電率
の半導体薄膜を形成する場合、基板温度を500℃
以上にする必要がある。この場合、基板の線膨張
係数と蒸着により基板上に堆積した半導体薄膜の
線膨張係数とが一般には異なるので、基板を室温
に戻した場合、半導体薄膜中に歪みやクラツクが
発生しやすい。その結果、工業技術的には、その
性能を十分に生かすことができなかつた。
体薄膜を用いる方法も行われているが、高導電率
の半導体薄膜を形成する場合、基板温度を500℃
以上にする必要がある。この場合、基板の線膨張
係数と蒸着により基板上に堆積した半導体薄膜の
線膨張係数とが一般には異なるので、基板を室温
に戻した場合、半導体薄膜中に歪みやクラツクが
発生しやすい。その結果、工業技術的には、その
性能を十分に生かすことができなかつた。
さらに、Ｓ，Se，Te等の複数種の族元素を
含む化合物を適当な比率で混ぜ合わせ、これを高
温で液状にした上で急速に冷却し固化したアモル
フアス半導体（ガラス半導体とも称する）も感温
特性を示すが、通常、室温の導電率は10-3〜
1018S・cm-1であり、薄膜化した場合、素子イン
ピーダンスが大き過ぎて、実用的でないという欠
点があつた。特に、周辺回路との接続に難点があ
り、集積化がし難く、また雑音を拾いやすかつ
た。
含む化合物を適当な比率で混ぜ合わせ、これを高
温で液状にした上で急速に冷却し固化したアモル
フアス半導体（ガラス半導体とも称する）も感温
特性を示すが、通常、室温の導電率は10-3〜
1018S・cm-1であり、薄膜化した場合、素子イン
ピーダンスが大き過ぎて、実用的でないという欠
点があつた。特に、周辺回路との接続に難点があ
り、集積化がし難く、また雑音を拾いやすかつ
た。
以上の点に鑑み、本発明では、グロー放電法に
より絶縁性基板上に堆積したアモルフアス半導体
薄膜は微結晶相を含んでいて、その導電率が大き
いこと、及び、基板温度が低温でも良質なアモル
フアス半導体薄膜が堆積できることに着目する。
より絶縁性基板上に堆積したアモルフアス半導体
薄膜は微結晶相を含んでいて、その導電率が大き
いこと、及び、基板温度が低温でも良質なアモル
フアス半導体薄膜が堆積できることに着目する。
このグロー放電法を用いて堆積したアモルフア
ス半導体薄膜をサーミスタ素子の検出部に用いる
ことにより、超小形で高精度な感温装置を実現す
る。すなわち、このアモルフアス半導体は薄膜状
に形成してもなお、その呈する低いインピーダン
ス故に、雑音を拾い難く、周辺回路との接続が容
易な故に集積化した感温装置が実現可能となる。
ス半導体薄膜をサーミスタ素子の検出部に用いる
ことにより、超小形で高精度な感温装置を実現す
る。すなわち、このアモルフアス半導体は薄膜状
に形成してもなお、その呈する低いインピーダン
ス故に、雑音を拾い難く、周辺回路との接続が容
易な故に集積化した感温装置が実現可能となる。
また、アモルフアス半導体はほとんどの種類の
基板上にその表面を覆うように形成できるもの
で、特に半導体集積回路や薄膜型混成集積回路に
組み込むことが可能となる。
基板上にその表面を覆うように形成できるもの
で、特に半導体集積回路や薄膜型混成集積回路に
組み込むことが可能となる。
第１図は、SiF4とH2の混合ガスを用いDCグロ
ー放電法によりガラス基板上に堆積したｐ形及び
ｎ形アモルフアスSi薄膜の導電率（厳密に言え
ば、暗導電率）対温度特性の一例を示す図であ
る。
ー放電法によりガラス基板上に堆積したｐ形及び
ｎ形アモルフアスSi薄膜の導電率（厳密に言え
ば、暗導電率）対温度特性の一例を示す図であ
る。
図面中、＋印はｐ形、黒丸印はｎ形、横軸は
１／Ｔ（Ｔは絶対温度）、たて軸はアモルフアス半
導体薄膜の導電率σ（Ｓ・cm-1）を示す。
１／Ｔ（Ｔは絶対温度）、たて軸はアモルフアス半
導体薄膜の導電率σ（Ｓ・cm-1）を示す。
ｐ形アモルフアス半導体薄膜は、SiF4とH2の
混合ガス中に、ドーピングガスとしてB2H6を添
加し，B2H6／SiF4＝500ppm、放電圧力0.8〜
1.4Torr、基板温度350℃で堆積した。測定結果
より、導電率の大きさは周囲温度により変化し次
式で与えられる。
混合ガス中に、ドーピングガスとしてB2H6を添
加し，B2H6／SiF4＝500ppm、放電圧力0.8〜
1.4Torr、基板温度350℃で堆積した。測定結果
より、導電率の大きさは周囲温度により変化し次
式で与えられる。
σ＝σ0e-A/KT ……(1)
担し、σ0はＴ＝T0における導電率、ｋはボル
ツマン定数、Ａは定数である。
ツマン定数、Ａは定数である。
また、ｎ形アモルフアス半導体薄膜は、SiF4と
H2の混合ガス中に、ドーピングガスとしてPH3
を添加し、B2H6／SiF4＝740ppm、放電圧力
1Torr、基板温度300℃で堆積した。測定結果よ
りｐ形アモルフアス半導体薄膜同様、ｎ形アモル
フアス半導体薄膜の導電率は(1)式で表現できる。
H2の混合ガス中に、ドーピングガスとしてPH3
を添加し、B2H6／SiF4＝740ppm、放電圧力
1Torr、基板温度300℃で堆積した。測定結果よ
りｐ形アモルフアス半導体薄膜同様、ｎ形アモル
フアス半導体薄膜の導電率は(1)式で表現できる。
以上の実験結果より、グロー放電法を用いて低
温で堆積したアモルフアス半導体薄膜はｐ形、ｎ
形とともに室温で高導電率を示し、かつ、温度に
よる抵抗変化率も0.3％／℃以上あり、抵抗変化
型の感温材料として最適であることが確認され
た。
温で堆積したアモルフアス半導体薄膜はｐ形、ｎ
形とともに室温で高導電率を示し、かつ、温度に
よる抵抗変化率も0.3％／℃以上あり、抵抗変化
型の感温材料として最適であることが確認され
た。
第２図及び第３図は本発明による感温装置の一
実施例の構成を示す図であり、第２図にその平面
図を、第３図に第２図の線Ｘ−X′における断面
図を示す。
実施例の構成を示す図であり、第２図にその平面
図を、第３図に第２図の線Ｘ−X′における断面
図を示す。
第２図及び第３図において、１は絶縁性基板、
２はｐ形（ｎ形）アモルフアス半導体薄膜，３と
３′はオーミツク電極対，４と４′はリード線対、
５は感温装置を示す。
２はｐ形（ｎ形）アモルフアス半導体薄膜，３と
３′はオーミツク電極対，４と４′はリード線対、
５は感温装置を示す。
つぎに感温装置５の製造方法を次に述べる。
絶縁性基板１の材料としては、耐熱性がある絶
縁体や、同様の性質を有する導体板あるいは半導
体板の表面をCVD法によるSiO2膜やSi3N4膜で覆
つたものが望ましく、例えばガラス板、石英板、
溶融石英ガラス板、水晶板、ポリミイドフイル
ム、金属板や半導体の表面を絶縁薄膜（例レば、
CVD法によるSiO2薄膜やSi3N4薄膜）で覆つたも
の等が用いられる。この絶縁性基板１は、有機溶
剤等で十分に洗浄した後、清浄な雰囲気中で瞬時
に乾燥させる。つぎにSiH4又はSiF4とH2の混合
ガスを用い、DCグロー放電法又はRFグロー放電
法を用いてアモルフアス半導体薄膜２を堆積させ
る。この場合、アモルフアス半導体薄膜抵抗体の
導電率が大きい程望ましく、通常σ＝１（Ｓ・cm
-1）以上のものが用いられる。DCグロー放電法
を用いた堆積条件の一例としては、放電圧力0.1
〜10Torr、放電電流１〜100mA／cm2、放電電圧
500〜800V、電極間隔３cm、基板温度250〜450
℃、SiF4／H2＝１〜10、B2H6／SiF4＝100〜
2500ppm、PH3／SiF4＝100〜2500ppmである。
この条件で堆積したアモルフアス半導体薄膜とし
て、導電率σ＝20（Ｓ・cm-1）以上のものが容易
に得られている。半導体薄膜の導電率を高める方
法としては、放電電流を大きくする方法あるいは
ドーピングガスの割合を高くする方法等が一般的
である。また、磁界を印加する方法も有効であ
る。Si−Geの合金形アモルフアス半導体薄膜も
高い導電率が得られる。この場合、SiF4とGeH4
との混合ガスにB2H6又はPH3，AsH3のドーピン
グガスを添加したものを用い、DCグロー放電法
（直流電圧を印加する方法）又はRFグロー放電法
（高周波電圧を印加する方法）を用いてアモルフ
アス半導体薄膜（微結晶粒を含む高い暗導電率を
呈するもの、以下、同じ）を堆積させる。以上の
方法を用いて半導体薄膜を堆積した場合、アモル
フアス膜中に、100Å前後の微細結晶相が含まれ
たり、多結晶的性質を示すようになるが導電率−
温度特性は保持される。
縁体や、同様の性質を有する導体板あるいは半導
体板の表面をCVD法によるSiO2膜やSi3N4膜で覆
つたものが望ましく、例えばガラス板、石英板、
溶融石英ガラス板、水晶板、ポリミイドフイル
ム、金属板や半導体の表面を絶縁薄膜（例レば、
CVD法によるSiO2薄膜やSi3N4薄膜）で覆つたも
の等が用いられる。この絶縁性基板１は、有機溶
剤等で十分に洗浄した後、清浄な雰囲気中で瞬時
に乾燥させる。つぎにSiH4又はSiF4とH2の混合
ガスを用い、DCグロー放電法又はRFグロー放電
法を用いてアモルフアス半導体薄膜２を堆積させ
る。この場合、アモルフアス半導体薄膜抵抗体の
導電率が大きい程望ましく、通常σ＝１（Ｓ・cm
-1）以上のものが用いられる。DCグロー放電法
を用いた堆積条件の一例としては、放電圧力0.1
〜10Torr、放電電流１〜100mA／cm2、放電電圧
500〜800V、電極間隔３cm、基板温度250〜450
℃、SiF4／H2＝１〜10、B2H6／SiF4＝100〜
2500ppm、PH3／SiF4＝100〜2500ppmである。
この条件で堆積したアモルフアス半導体薄膜とし
て、導電率σ＝20（Ｓ・cm-1）以上のものが容易
に得られている。半導体薄膜の導電率を高める方
法としては、放電電流を大きくする方法あるいは
ドーピングガスの割合を高くする方法等が一般的
である。また、磁界を印加する方法も有効であ
る。Si−Geの合金形アモルフアス半導体薄膜も
高い導電率が得られる。この場合、SiF4とGeH4
との混合ガスにB2H6又はPH3，AsH3のドーピン
グガスを添加したものを用い、DCグロー放電法
（直流電圧を印加する方法）又はRFグロー放電法
（高周波電圧を印加する方法）を用いてアモルフ
アス半導体薄膜（微結晶粒を含む高い暗導電率を
呈するもの、以下、同じ）を堆積させる。以上の
方法を用いて半導体薄膜を堆積した場合、アモル
フアス膜中に、100Å前後の微細結晶相が含まれ
たり、多結晶的性質を示すようになるが導電率−
温度特性は保持される。
つぎに真空蒸着法を用いて、電極用金属膜（例
えば、NiCr500Å／Au1000Å）を堆積させる。
さらに、フオトエツチング技術を用いて不要部を
除去し、電極対３，３′及びアモルフアス半導体
薄膜抵抗体２を形成する。薄膜抵抗体２の形状と
してはアモルフアス半導体薄膜の導電率、膜厚及
び出力インピーダンスを考慮してきめられるが、
アモルフアス半導体薄膜の長さをＬ、幅をＷとす
れば、通常Ｌ／Ｗ＝1/10〜10に設定される。
えば、NiCr500Å／Au1000Å）を堆積させる。
さらに、フオトエツチング技術を用いて不要部を
除去し、電極対３，３′及びアモルフアス半導体
薄膜抵抗体２を形成する。薄膜抵抗体２の形状と
してはアモルフアス半導体薄膜の導電率、膜厚及
び出力インピーダンスを考慮してきめられるが、
アモルフアス半導体薄膜の長さをＬ、幅をＷとす
れば、通常Ｌ／Ｗ＝1/10〜10に設定される。
つぎに基板表面に保護膜を堆積する。保護膜と
してはCVD法によるSiO2膜、Si3N4膜およびポリ
イミド樹脂等を用いる。フオトエツチング技術を
用いて、電極パツト部の保護膜を除去する。最後
に、電極対３，３′に取り出し用リード線対４，
４′に取り付けて完成する。リード線としては、
ビームリード方式又はAu線やAuリボン線等をワ
イヤボンデングすることによつて構成される。
してはCVD法によるSiO2膜、Si3N4膜およびポリ
イミド樹脂等を用いる。フオトエツチング技術を
用いて、電極パツト部の保護膜を除去する。最後
に、電極対３，３′に取り出し用リード線対４，
４′に取り付けて完成する。リード線としては、
ビームリード方式又はAu線やAuリボン線等をワ
イヤボンデングすることによつて構成される。
以上の製造方法では、半導体薄膜抵抗体及び電
極対の形式にフオトエツチング技術を用いたがメ
タルマスクを用いた方法でも形成できる。この場
合は、アモルフアス半導体薄膜を堆積する時、あ
るいは真空蒸着法を用いて電極金属薄膜を堆積す
る時に不要部をメタルマスタでカバーする方法が
用いられる。
極対の形式にフオトエツチング技術を用いたがメ
タルマスクを用いた方法でも形成できる。この場
合は、アモルフアス半導体薄膜を堆積する時、あ
るいは真空蒸着法を用いて電極金属薄膜を堆積す
る時に不要部をメタルマスタでカバーする方法が
用いられる。
第４図及び第５図は、本発明による他の実施例
を示す図で、第４図にその平面図を、第５図に第
４図の線Ｘ−X′における断面図を示す。第４図
及び第５図において、１１は絶縁性基板、１２と
１２′はホイートストーンブリツジの対向する辺
を構成するように堆積された一対のアモルフアス
半導体薄膜、１３と１３′はホイートストーンブ
リツジの対向する辺を構成するように堆積された
一対の抵抗体薄膜、１４Ａ，１４Ｂ，１４Ｃ，１
４Ｄは各アモルフアス半導体薄膜と各抵抗体薄膜
とを接続する対向する２対のオーミツク電極、１
５Ａ，１５Ｂ，１５Ｃ，１５Ｄは各オーミツク電
極に設けられたリード線、１６は感温装置を示
す。
を示す図で、第４図にその平面図を、第５図に第
４図の線Ｘ−X′における断面図を示す。第４図
及び第５図において、１１は絶縁性基板、１２と
１２′はホイートストーンブリツジの対向する辺
を構成するように堆積された一対のアモルフアス
半導体薄膜、１３と１３′はホイートストーンブ
リツジの対向する辺を構成するように堆積された
一対の抵抗体薄膜、１４Ａ，１４Ｂ，１４Ｃ，１
４Ｄは各アモルフアス半導体薄膜と各抵抗体薄膜
とを接続する対向する２対のオーミツク電極、１
５Ａ，１５Ｂ，１５Ｃ，１５Ｄは各オーミツク電
極に設けられたリード線、１６は感温装置を示
す。
抵抗体薄膜としては温度変化の極めて小さい材
料、例えば、窒化タンタル，ニクロム，チタン，
クロム，二酸化錫等を用い、オーミツク電極対１
４Ａ，１４Ｂ間に定量圧Vinを印加すれば、オー
ミツク電極対１４Ｃ，１４Ｄ間の出力電圧Vout
は、周囲温度によつて変化し、次式で与えられ
る。
料、例えば、窒化タンタル，ニクロム，チタン，
クロム，二酸化錫等を用い、オーミツク電極対１
４Ａ，１４Ｂ間に定量圧Vinを印加すれば、オー
ミツク電極対１４Ｃ，１４Ｄ間の出力電圧Vout
は、周囲温度によつて変化し、次式で与えられ
る。
Vout≒Vin／２・Ａ・ΔT
例えば、入力電圧Vin＝2Vとすれば、出力電
圧Voutの変化率は〜3mV／℃となる。
圧Voutの変化率は〜3mV／℃となる。
第４図及び第５図に示した感温装置は、第２図
及び第３図に示した感温装置の製造方法の工程
中、基板上にアモルフアス半導体薄膜を堆積させ
る工程の前又は後に真空蒸着等を用いて抵抗体薄
膜を堆積させる工程を加えることにより構成でき
る。
及び第３図に示した感温装置の製造方法の工程
中、基板上にアモルフアス半導体薄膜を堆積させ
る工程の前又は後に真空蒸着等を用いて抵抗体薄
膜を堆積させる工程を加えることにより構成でき
る。
この場合、抵抗体薄膜のパターニングにはフオ
トエツチング技術又はメタルマスク技術等が用い
られる。
トエツチング技術又はメタルマスク技術等が用い
られる。
つぎにグロー放電法について、若干述べる。グ
ロー放電法には直流電界中でグロー放電を発生さ
せるDCグロー放電法と高周波電界中でグロー放
電を発生させるRFグロー放電法がある。第６図
はRFグロー放電法により、絶縁性基板等にアモ
ルフアスSi薄膜を堆積させる装置例である。
ロー放電法には直流電界中でグロー放電を発生さ
せるDCグロー放電法と高周波電界中でグロー放
電を発生させるRFグロー放電法がある。第６図
はRFグロー放電法により、絶縁性基板等にアモ
ルフアスSi薄膜を堆積させる装置例である。
この装置は真空容器３８と真空容器内に平行に
配列されたアノード３９及びカソート４０、ガス
４１を真空容器内に給気又は排気するための給気
口４２及び排気口４３、アノード及びカソードを
加熱するヒータ４４等から構成される。
配列されたアノード３９及びカソート４０、ガス
４１を真空容器内に給気又は排気するための給気
口４２及び排気口４３、アノード及びカソードを
加熱するヒータ４４等から構成される。
絶縁性基板４５はアノード上に置かれる。ガス
４１としては、通常SiH4又はSiF4とH2の混合ガ
スにドーピングガス（例えば、PH3，AsH3，
B2H6等）を添加したものが用いられる。
４１としては、通常SiH4又はSiF4とH2の混合ガ
スにドーピングガス（例えば、PH3，AsH3，
B2H6等）を添加したものが用いられる。
グロー放電中の真空圧力は数Torr、電圧はほ
ぼ一定で電流は１〜100mA／cm2であり、ガス反
応の大部分は陽光柱（プラズマ４６）内で起る。
ぼ一定で電流は１〜100mA／cm2であり、ガス反
応の大部分は陽光柱（プラズマ４６）内で起る。
特に、このグロー放電法では基板温度が、400
℃以下という低温度でアモルフアス半導体薄膜を
堆積できるという特徴を有する（従来の薄膜製造
のための熱分解法では基板温度として500〜700℃
が必要であつた）。
℃以下という低温度でアモルフアス半導体薄膜を
堆積できるという特徴を有する（従来の薄膜製造
のための熱分解法では基板温度として500〜700℃
が必要であつた）。
この発明では、感温装置を構成する非晶質半導
体薄膜として、粒子径が100Å前後の値をもつ微
結晶を含み、かつ、暗導電率が1S・cm-1以上とい
う高い値をもつアモルフアス半導体薄膜を採用し
たことにより、次に列挙するような効果が得られ
た。
体薄膜として、粒子径が100Å前後の値をもつ微
結晶を含み、かつ、暗導電率が1S・cm-1以上とい
う高い値をもつアモルフアス半導体薄膜を採用し
たことにより、次に列挙するような効果が得られ
た。
(1) 従来知られていた非晶質半導体、
すなわち、Ｓ，Se，Te等の複数値の第族元
素を含む化合物をベースとした非晶質半導体の
暗導電率10-2S・cm-1に比して、著しくインピ
ーダンスの低い回路素子である感温素子を、超
小形薄膜素子として実現できるようになつた。
素を含む化合物をベースとした非晶質半導体の
暗導電率10-2S・cm-1に比して、著しくインピ
ーダンスの低い回路素子である感温素子を、超
小形薄膜素子として実現できるようになつた。
(2) アモルフアス半導体薄膜はおよそあらゆる種
類の基板表面上に形成できるものであり、 (3) 低インピーダンスを呈する本発明の感温素子
は、従つて雑音を誘導することが少なく、 (4) また、周辺の回路との接続にあたつて特別な
インターフエイス回路素子を必要としないか
ら、半導体集積回路、薄膜型混成集積回路に組
み入れ易くなつた。
類の基板表面上に形成できるものであり、 (3) 低インピーダンスを呈する本発明の感温素子
は、従つて雑音を誘導することが少なく、 (4) また、周辺の回路との接続にあたつて特別な
インターフエイス回路素子を必要としないか
ら、半導体集積回路、薄膜型混成集積回路に組
み入れ易くなつた。
(5) たとえば、同一絶縁性基板上に温度による抵
抗変化率の極めて小さな抵抗体薄膜とホイート
ストーンブリツジを構成することにより、超小
形で高精度な薄膜型感温装置を構成できる。
抗変化率の極めて小さな抵抗体薄膜とホイート
ストーンブリツジを構成することにより、超小
形で高精度な薄膜型感温装置を構成できる。
(6) この発明の感温素子の製造方法は、ICプロ
セスと両立し得る製造方法なので、ICチツプ
に組み込んでICチツプの局所的な温度分布を
測定するための感温装置を、ICチツプ上に一
体化して構成できる。
セスと両立し得る製造方法なので、ICチツプ
に組み込んでICチツプの局所的な温度分布を
測定するための感温装置を、ICチツプ上に一
体化して構成できる。
(7) フオトエツチング技術に代表される微細加工
技術が使用できるので集積回路形成に必要とさ
れる超小形の感温装置を構成できるので、例え
ば薄膜型ハイブリツドIC構造の温度測定シス
テムを実現できる。
技術が使用できるので集積回路形成に必要とさ
れる超小形の感温装置を構成できるので、例え
ば薄膜型ハイブリツドIC構造の温度測定シス
テムを実現できる。
(8) 製造方法が容易なので、安価な感温装置を製
作できる。
作できる。
(9) 温度による抵抗変化率が大きいので、出力用
増幅器や補正用回路の構成が容易になる。
増幅器や補正用回路の構成が容易になる。
(10) 温度による抵抗変化率、導電率が共に大きな
アモルフアス半導体薄膜抵抗体を用いたので高
感度な薄膜型感温装置を構成できる。
アモルフアス半導体薄膜抵抗体を用いたので高
感度な薄膜型感温装置を構成できる。
以上述べたように、本発明による感温装置は従
来のものよりも幾多の利点を有している。
来のものよりも幾多の利点を有している。
第１図はｐ形およびｎ形アモルフアス半導体薄
膜の導電率−温度特性を示す図、第２図及び第３
図は本発明による感温装置の一実施例を示す図で
あり、第２図は平面図、第３図は第２図の線Ｘ−
X′における断面図を示す。第４図及び第５図は
感温装置の他の一実施例を示す図であり、第４図
は平面図、第５図は第４図の線Ｘ−X′における
断面図を示す。第６図はグロー放電法に係る装置
例を示す図である。 図において、１，１１は絶縁性基板、２，１
２，１２′はアモルフアス半導体薄膜抵抗、１３，
１３′は抵抗体薄膜、３，３′，１４Ａ，１４Ｂ，
１４Ｃ，１４Ｄは各電極対、４，４′，１５Ａ，
１５Ｂ，１５Ｃ，１５Ｄは各リード線対、５，１
６は感温装置、３９は陽極（アノード）、４０は
陰極（カソード）である。
膜の導電率−温度特性を示す図、第２図及び第３
図は本発明による感温装置の一実施例を示す図で
あり、第２図は平面図、第３図は第２図の線Ｘ−
X′における断面図を示す。第４図及び第５図は
感温装置の他の一実施例を示す図であり、第４図
は平面図、第５図は第４図の線Ｘ−X′における
断面図を示す。第６図はグロー放電法に係る装置
例を示す図である。 図において、１，１１は絶縁性基板、２，１
２，１２′はアモルフアス半導体薄膜抵抗、１３，
１３′は抵抗体薄膜、３，３′，１４Ａ，１４Ｂ，
１４Ｃ，１４Ｄは各電極対、４，４′，１５Ａ，
１５Ｂ，１５Ｃ，１５Ｄは各リード線対、５，１
６は感温装置、３９は陽極（アノード）、４０は
陰極（カソード）である。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性基板１と；該基板上に堆積された非晶
質半導体薄膜２と；該非晶質半導体薄膜にそれぞ
れ接触し、所定の距離を隔てて設けた一対のオー
ミツク電極３，３′とを備えた感温装置５におい
て： 前記非晶質半導体薄膜は微細結晶相を含み暗導
電率が1S・cm-1以上であるアモルフアス半導体薄
膜であることを特徴とする感温装置。 ２ 絶縁性基板１１と；該基板上にそれぞれホイ
ートストーンブリツジの対向する辺を構成するよ
うに堆積された一対の非晶質半導体薄膜１２，１
２′および一対の抵抗体薄膜１３，１３′と；前記
非晶質半導体薄膜と前記抵抗体薄膜とを接続する
対向する二対のオーミツク電極１４Ａ，１４Ｂ，
１４Ｃ，１４Ｄとを備えた感温装置１６におい
て： 前記非晶質半導体薄膜は微細結晶相を含み暗導
電率が1S・cm-1以上であるアモルフアス半導体薄
膜であり、前記抵抗体薄膜が温度変化の極めて小
さい抵抗体であることを特徴とする感温装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280682A JPS58170001A (ja) | 1982-03-31 | 1982-03-31 | 感温装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280682A JPS58170001A (ja) | 1982-03-31 | 1982-03-31 | 感温装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58170001A JPS58170001A (ja) | 1983-10-06 |
| JPH0364811B2 true JPH0364811B2 (ja) | 1991-10-08 |
Family
ID=12925083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280682A Granted JPS58170001A (ja) | 1982-03-31 | 1982-03-31 | 感温装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170001A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62267629A (ja) * | 1986-05-16 | 1987-11-20 | Japan Atom Energy Res Inst | 高磁場領域における極低温計測用温度計 |
| US5426412A (en) * | 1992-10-27 | 1995-06-20 | Matsushita Electric Works, Ltd. | Infrared detecting device and infrared detecting element for use in the device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5258579A (en) * | 1975-11-10 | 1977-05-14 | Hitachi Ltd | Temperature detector |
| JPS5344072A (en) * | 1976-10-04 | 1978-04-20 | Tdk Corp | Detector element |
-
1982
- 1982-03-31 JP JP5280682A patent/JPS58170001A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58170001A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2686928B2 (ja) | シリコン・ゲルマニウム混晶薄膜導電体 | |
| JP3315730B2 (ja) | ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法 | |
| JPH03131003A (ja) | ダイヤモンド薄膜サーミスタ | |
| JPS5873166A (ja) | 容量性圧力トランスジューサの製造方法 | |
| US4276535A (en) | Thermistor | |
| JPH02270304A (ja) | サーミスタ及びその製造方法 | |
| US6819217B2 (en) | Temperature sensor | |
| JPH05299705A (ja) | ダイヤモンド薄膜電子デバイス及びその製造方法 | |
| US6319743B1 (en) | Method of making thin film piezoresistive sensor | |
| JPH0354841B2 (ja) | ||
| JPS58139475A (ja) | ひずみゲ−ジ | |
| JPH0364811B2 (ja) | ||
| JPH05190877A (ja) | ダイオード素子の製造方法 | |
| JP4277506B2 (ja) | 熱電変換素子の熱電材料用のＺｎＯ系薄膜、該ＺｎＯ系薄膜を用いた熱電変換素子、及び赤外線センサ | |
| JPS62245602A (ja) | 温度検出器 | |
| JPH0227826B2 (ja) | ||
| JP2002118004A (ja) | 感温抵抗変化膜およびその製造方法並びに感温抵抗変化膜を用いた赤外線センサ | |
| JPH021379B2 (ja) | ||
| JPH02303064A (ja) | 薄膜抵抗の形成方法 | |
| JPS62252977A (ja) | 熱電対素子とその製法 | |
| JPH03274708A (ja) | 感温装置 | |
| JPS58171879A (ja) | 磁電変換素子 | |
| JPH01313974A (ja) | 珪素基体上の珪素の多結晶半導体抵抗層の製造方法及びこれにより製造する珪素圧力センサ | |
| JP2002008905A (ja) | 感温抵抗材料とその製造方法及び感温抵抗材料を用いた赤外線センサ | |
| JPH0630343B2 (ja) | 微結晶相を含むアモルフアスシリコン薄膜導電体 |