JPH0365082B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、自動列車制御用の入力信号を信号の
種類別に分けて並列に出力する処理回路を備えた
信号処理装置に関し、特に処理回路の動作が正常
であるか否かを照査する手段を具備した装置に関
する。

自動列車制御（以下、ATCという）の信号
は、、ATCの指示速度a₁，a₂…anに対応して個々
に割当られた周波数fa₁，fa₂…fan自体を情報と
する信号であり、一般にはこの所定のATC信号
で一定周波数のキヤリア信号を振幅変調した形で
地上側装置から車上側装置へと送られる。

このようなATC信号を処理する車上側の受信
器では、受信した信号を前記キヤリア信号の周波
数を通過帯域とするフイルタと、このフイルタの
出力信号を増幅する交流増幅器と、その出力信号
の包絡線を検波する検波器とに順次接続して
ATCの指示速度に対応した周波数のATC信号を
抜き出し、ついで各々が帯域フイルタと、交流増
幅器と、交流レベル検知回路と、整流平滑回路と
を備えた複数の処理過程回路に通して指示速度を
判定していた。

しかし、このような増幅器は、ATCの指示速
度の種類と同数の処理過程回路が必要であるため
高価であつた。またATC信号の周波数が通常最
高でも100Hzと低いため信号の種類判定までに要
する時間が長いという欠点があつた。

既に、これらの欠点を解消するために、前記検
波器の出力信号を周波数てい倍してより高い周波
数に変換したのち処理する手法、及び処理部にお
いてはこの出力を時分割信号に変換し、変換回路
においてATC信号の種類毎に分けて変換結果を
並列に出力する処理回路を用いる手法、即ち検波
され得られた出力を制御回路により制御され通過
周波数を順次繰り返し変更する可変フイルタによ
り前記周波数毎に分けて順次交流レベル検知回
路、整流平滑回路で順に処理し送信された情報信
号の有無を判定し各判定結果を変換回路を介して
並列に出力し、下位速度優先回路でこの出力信号
の中で優先順位が最下位の情報に対応する信号の
みを他の情報に対応する信号全てと異なる出力と
なしこれらの信号を各々を並列に出力する処理回
路を用いる手法とを採用し、各ATC信号の処理
を単一の処理回路で行うとともに短時間で判定を
することができるようにした信号処理装置が提案
されている。

しかしながら、この信号処理装置は、入力信号
を時分割信号に変換し、次いで信号の種類別（周
波数別）に分けて並列に出力するための前記処理
回路を市販されている一般的な集積回路を用いて
構成すると、万一前記集積回路が故障した場合に
は、入力したATC信号の意図するものと異なる
誤つた信号を出力してしまう。高信頼性が要求さ
れる自動列車制御において、このことは甚だ問題
であつた。

本発明の第１の目的は、入力信号を信号の種類
別に分けて並列に出力する従来の処理回路より得
られる出力信号の正否を照査する回路を別途付加
することによつて信頼性を高めた信号処理装置を
提供することにある。なお本発明においては、処
理回路の各出力信号の正否を単一の回路で照査す
る信号処理装置を提供することも目的とする。

また、本発明の第２の目的は、非常ブレーキ装
置を制御するための非常ブレーキ要求条件を照査
回路の出力を用いて、高い信頼度で得ることがで
きる信号処理装置を提供することにある。

以下、図面に示す実施例を基にし本発明を説明
する。

第１図は本発明の信号処理装置の一実施例を示
すブロツク図である。この装置は概略次の大きな
部分から成つている。

すなわち、第１図において１は優先順位を付し
た複数の情報群を同数の相異なる周波数の信号の
有無に各々対応づけて地上側の装置から変調され
送信された情報信号を受信して復調処理して指示
速度に対応する周波数情報を含んでいる信号を出
力する受信回路、２は受信回路１の出力信号の周
波数をてい倍するてい倍回路、３はてい倍された
信号を前記対応付けられた周波数毎に分けて順次
処理し、前記情報群の各々について送信された信
号中での有無を判定後信号毎に分けて並列に出力
する前述した処理回路、４は処理回路３の入力信
号（あるいは入力信号に対応する信号）と出力信
号とに基づき処理回路が正常に機能しているか、
それとも故障しているかを照査する照査回路、５
は照査回路４の出力信号を用いて処理回路３の出
力信号のうちで情報有りの判定結果の信号中で優
先順位が最下位の情報に対応する信号のみ一つを
選択し他の情報に対応する信号全てと異なる状態
の出力とし、これら両方の信号各々を並列に出力
する選択回路、６は選択回路５の出力信号を用い
て指示速度を後続装置に出力する判定回路、７は
照査回路４の出力信号を用いて処理回路３が異常
である場合を検知する異常検知回路である。

以下、上述した各部分について更に詳述する。

前記受信回路１は、地上側の装置から送られた
キヤリアで変調されたATC信号を受信するアン
テナ１１と、このアンテナで受信したATC信号
を含むキヤリアのみを通過させる帯域フイルタ１
２と、このフイルタ１２の出力信号を増幅する交
流増幅器１３と、この増幅器の出力信号の包絡線
を検波しATC信号を出力する検波器１４とを備
えた既知の回路である。アンテナ１１は、ｎ種の
指示速度a₁，a₂…anに応じた周波数fa₁，fa₂…
fanの矩形波信号群のうち何れかにより振幅変調
された一定周波数のキヤリア信号を受信する。従
つて、検波器１４から出力される信号Ａの周波数
は、指示速度a₁であればfa₁，a₂であればfa₂のよ
うに、指示速度a₁，a₂…anに対応した周波数とな
る。しかしアンテナ１１には、例えば周波数fa₁
とfa₂のATC信号で別々に変調された２つのキヤ
リア信号が同時に受信されることがあり、この場
合には両キヤリア信号が共にフイルタ１２を通過
するから、検波器１４からは周波数fa₁の信号と
fa₂の信号の混成信号が出力される。従つて、後
述する処理回路３では各信号を周波数毎に分離し
て処理する。

前記てい倍回路２は、ランダムアクセスメモリ
やアナログデイレイライン等を用いて入力交流信
号が周波数の異なる各種の信号が混合していても
各周波数をＮ倍にする回路であり、例えば入力信
号の各瞬時値をデイジタル信号に一度変換してラ
ンダムアクセスメモリに書き込むとともに、書き
込んだ信号を書込クロツク周波数のＮ倍の周波数
の読出クロツク信号で読出し、読み出した信号を
再度アナログ信号に変換して出力する回路を用い
ることができる。このようなてい倍回路は、例え
ば特願昭57−25638号、同57−25639号、同57−
23145号公報等において本発明らにより提案され
ている。

てい倍回路２から出力される信号Ｂは、入力信
号Ａの周波数がfa₁であればｎ・fa₁、fa₂であれば
ｎ・fa₂のように、入力信号Ａの周波数に比例
（Ｎ倍）しており、従つて入力信号Ａが２種以上
の多周波数混成信号であると、各信号の周波数を
Ｎ倍した多周波数混成信号となる。

前記処理回路３は、てい倍回路２の出力信号Ｂ
を周波数別に（ATC信号の指示速度別）の時分
割信号に変換するための可変フイルタ３１と、こ
のフイルタの出力信号のレベルを検知する交流レ
ベル検知回路３２と、このレベル検知回路の出力
信号を整流し平滑する整流平滑回路３３と、その
出力信号を指示速度a₁，a₂…an別に分けて対応さ
せて速度指示の有無を並列に同時に出力する変換
回路３４と、これに続く下位速度優先回路３６、
及び前記可変フイルタ３１と変換回路３４とを同
期して制御する制御回路３５とを備えている既述
した回路である。以下処理回路３の作用を詳述す
る。

可変フイルタ３１は、制御回路３５から一定周
期で順に出力される指示信号C₁，C₂…Cnにより
制御されて通過周波数をｎ・fa₁，ｎ・fa₂…ｎ・
fanの順に順次繰り返し変更することにより入力
する信号Ｂをその周波数別（情報別）に分けて一
定時間ずつ順次出力される時分割信号に変換す
る。前記指示信号C₁，C₂…Cnは可変フイルタ３
１の中心周波数を個々に指定制御するｎ種の信号
C₁，C₂…Cnで構成されており、周波数ｎ・fa₁を
指示する信号C₁，ｎ・fa₂を指示するC₂，…，
ｎ・fanを指示するCnの順に一定の周期で繰り返
し出力される。前記中心周波数の切替周期は、信
号Ｂとして扱う周波数の周期のうち最長のものに
充分対応できるように設定される。

この可変フイルタ３１は、例えば信号Ｂが周波
数ｎ・fa₁のみであると、信号C₁が入力されるた
びに一定時間だけ周波数ｎ・fa₁の信号を通過さ
せ、また周波数ｎ・fa₁とｎ・fa₂の混成信号であ
るならば、信号C₁が入力されるたびに周波数
ｎ・fa₁の信号を通過させ、信号C₂が入力される
たびに周波数ｎ・fa₂の信号を通過させるもので、
すなわち入力信号を周波数ごとに時分割された信
号に変換する。

この可変フイルタ３１に後続する交流レベル検
知回路３２はシユミツト回路等の既知の回路であ
り、整流平滑回路３３もコンデンサ、ダイオード
等を用いた既知の回路である。従つて、整流平滑
回路３３の出力信号Ｄは、可変フイルタ３１の出
力に一定レベル以上の交流信号が得られていると
きに高レベルの論理値“１”になる。

変換回路３４は制御回路３５により制御され、
ｎ個の指示速度a₁，a₂…anに個々に対応したｎ組
の２入力アンドゲートとラツチ回路で構成されて
いる。各アンドゲートは、一方の入力端子に論理
値信号Ｄが共通して入力されており、他方の入力
端子には制御回路３５からの前記指示信号C₁，
C₂…Cnに夫々対応し同期するゲート信号E₁，E₂
…Enが入力される構成となつており、前記ゲー
ト信号の印加により信号Ｄを通過させるものであ
る。各ラツチ回路はデータ端子に前段のアンドゲ
ートの出力信号が個々に入力し、クロツク端子に
前記ゲート信号E₁，E₂…Enが個々に入力する構
成になつており、ゲート信号が順に入力されるた
びに記憶内容をその時の信号Ｄの値に応じ更新す
る。

この変換回路３４は、信号Ｄをゲート信号E₁，
E₂…Enによりゲートし、ラツチすることにより、
時分割信号の種類毎に分けて並列に出力する、従
つて、信号Ｂが多周波混成信号であると、含まれ
る周波数の数すなわち含まれる情報数に応じて複
数のラツチ回路に論理値“１”が記憶される。各
ラツチ回路に記憶した論理値“１”に対応する信
号が、速度指示を受信したことを意味する信号
F₁，F₂…Fnとして次段の下位速度優先回路３６
に常時出力されている。

制御回路３５は、既述したように指示信号C₁，
C₂…Cnとゲート信号E₁，E₂…Enを一定の周期で
順次繰り返し出力する回路であり、信号C₁とE₁，
C₂とE₂，…，CnとEnを各々同期して出力する。

下位速度優先回路３６は、変換回路３４からの
並列出力信号が入力されこのうち最下位の指示速
度に対応する一つの信号のみを優先して出力する
既知の回路であり、たとえば上位の指示速度a₂に
対応する信号F₂を下位の指示速度a₁に対応する信
号F₁で禁止するように接続されたＮ−１個の禁
止ゲートで構成することができる。従つて、この
下位速度優先回路３６は、一つの信号、たとえば
F₂のみが入力しているときはその信号をそのま
ま出力するが、二つ以上の信号、たとえばF₁と
F₂が入力していると信号F₂を信号F₁で禁止して
下位速度に対応する信号F₁のみを出力する。

結局、上述した処理回路３は、入力信号Ｂが単
一の周波数たとえばｎ・fa₂であると、この周波
数に対応する指示信号C₂が入力されるたびに前
記周波数ｎ・fa₂の信号が可変フイルタ３１を通
過するから、対応する指示速度a₂を意味する論理
値“１”の信号F₂のみを出力する。しかし、入
力信号Ｂが多周波混成信号、たとえばｎ・fa₁と
ｎ・fa₂の信号の混成信号であると、処理回路３
では指示信号C₁が入力されるたびに周波数ｎ・
fa₁の信号が可変フイルタ３１を通過するが、ゲ
ート信号C₂が入力されるたびに周波数Ｎ・fa₂の
信号も可変フイルタ３１を通過するから、変換回
路３４が指示速度a₁とa₂に対応する信号F₁とF₂を
出力するが、下位速度優先回路３６が信号F₂を
禁止し信号F₁のみを論理値“１”として出力す
る。なお、上記出力信号以外の出力は、実際には
論理値“０”に対応する出力状態であり、優先順
位が最下位の情報に対応する信号のみを他の情報
に対応する信号全てと異なる出力となしこれらの
信号各々を並列に出力するが、上記記載では出力
が無いと表現している。

次に、本発明を特徴付ける、照査回路４及び選
択回路５について詳述する。

前記照査回路４は、変調信号Ｇの発生回路４１
と、前記変調信号Ｇにより受信回路１からの入力
信号Ａを平衡変調する変調器４２と、この変調器
の出力信号のうち周波数fx₀の信号を選択して通
過させる帯域フイルタ４３と、このフイルタの出
力信号のレベルを検知する交流レベル検知回路４
４と、その出力信号を整流平滑し照査回路の最終
出力として出力する整流平滑回路４５とを備えて
いる。

変調信号発生回路４１は、処理回路３の各出力
信号F₁，F₂…Fnに各々対応した搬送周波数fg₁，
fg₂…fgnの変調信号Ｇを発生する回路であり、変
調信号Ｇのこれら搬送周波数fg₁，fg₂…fgnは、
処理回路３の出力信号F₁，F₂…Fnに、換言すれ
ば指示速度a₁，a₂…anに個々に対応付けられてお
り、信号F₁のとき、fg₁，F₂のときfg₂のように処
理回路３が出力する信号に応じて異なる。即ち、
前記処理回路３の並列出力各々に対応した相異な
る変調用搬送波信号の中で前記優先順位最下位の
情報信号に対応した搬送波信号を出力する。

このような信号発生回路４１は、たとえば第２
図に示すように、搬送周波数fg₁，fg₂…fgnの信
号を各々発生するｎ個の信号発生器４６₁，４６₂
…４６ｎと、処理回路３からの入力信号で前記発
生器の出力信号を各々ゲートするｎ個の２入力ア
ンドゲート４７₁，４７₂…４７ｎと、各アンドゲ
ートの出力信号の論理和信号を出力するオアゲー
ト４８で構成することができる。

前記搬送周波数fg₁，fg₂…fgn各々は、受信回
路１からの入力信号Ａを変調器４２において平衡
変調したときの出力信号の持つ周波数fa₁＋fg₁，
fa₂＋fg₂…fan＋fgn又はfa₁−fg₁，fa₂−fg₂…fan
−fgnがフイルタ４３の通過帯域の中心周波数fx₀
となる各々の周波数に設定されている。従つて、
照査回路４は、処理回路３が正常に動作していれ
ば、変調器４２の出力に常に周波数fx₀の信号が
得られるから、整流平滑回路４５の出力が高レベ
ルの論理値“１”になる。しかし、処理回路３が
故障して受信回路１からの入力信号と処理回路３
から照査回路４への入力信号が正常時と異なり不
一致であると（たとえば信号Ａの周波数がfa₁で
あるにもかかわらず、処理回路３からの入力信号
が正常時のE₂でなく、E₁であつたりE₁とEnであ
る等）、変調器４２の出力信号中に周波数fx₀の成
分が存在しないから、整流平滑回路４５の出力信
号のレベルは低下して論理値“０”となる。

選択回路５は、指示速度a₁，a₂…anに個々に対
応したｎ個の２入力アンドゲートで構成されてい
る。各アンドゲートは一方の入力端子に信号F₁，
F₂…Fnが個々に入力し、他方の入力端子全てに
前述した照査回路４の出力信号Ｈが入力され論理
値“１”のときにゲートを開放して下位速度優先
回路３６で一つ選択され出力レベルが他と異なる
信号I₁，I₂…Inを通過させる。

前記判定回路６は、前記選択回路５の指示速度
毎のｎ個の出力に個々に対応づけされたｎ対の増
幅器６１₁，６１₂，６１ｎとリレー６２₁，６２₂
…６２ｎから成り、各増幅器は選択回路５の出力
信号F₁，F₂…Fnが個々に入力しており、入力信
号が論理値“１”であると対応するリレー６２₁，
６２₂…６２ｎに通電しこれを駆動する。なお、
リレー６２₁，６２₂…６２ｎのもつ接点群を利用
して後続の装置に制御信号が送出される。

異常検知回路７は、前述した照査回路４の出力
に接続された通電回路（増幅器）７１とこれによ
り駆動されるリレー７２の対で構成されており、
通電回路７１は入力信号Ｈが正常を意味する論理
値“１”のときにリレー７２を駆動する。なお、
リレー７２のもつ接点を利用して後続の装置に制
御信号が送出される。

以上述べた構成の信号処理装置は、処理回路３
が正常に動作していれば、受信回路１と処理回路
３の出力信号は所定の対応をしており、これら両
出力の状態があいまつて、変調器４２の出力に周
波数fx₀の成分を持つ信号が得られるから、照査
回路４の出力信号Ｈが論理値“１”になつてリレ
ー７２が動作するとともに、リレー６２₁，６２₂
…６２ｎのうち受信した指示速度に対応するリレ
ーが動作する。

すなわち、処理回路３が正常に動作をしていれ
ば、たとえば受信回路１の出力信号の周波数が
fa₂でてい倍回路２の出力信号の周波数がｎ・fa₂
であれば、処理回路３が信号F₂を出力し、それ
によつて信号発生回路４１が周波数fg₂の変調信
号を発生するから、変調器４２の出力信号の周波
数がfa₂±fg２となりこのうち周波数fa₂＋fg₂の信
号がフイルタ４３を通過する。従つて、照査回路
４の出力信号Ｈが論理値“１”になつてリレー７
２が動作し、かつ選択回路５が信号I₂を出力し、
判定回路６のリレー６２₂が動作する。

また、たとえば信号Ａが周波数fa₁とfa₂の混成
信号で信号Ｂが周波数ｎ・fa₁とｎ・fa₂の混成信
号であると、処理回路３が下位速度優先回路３６
により下位の指示速度に対応するF₁のみを出力
するから、変調信号発生回路４１は周波数fg₁の
信号を発生し、それによつて変調器４２の出力に
周波数がfa₁＋fg₁＝fx₀の信号が得られて照査回
路４の出力信号Ｈが論理値“１”になり、リレー
６２₂と７２が動作する。

しかし、処理回路３が故障して、たとえば受信
回路１の出力信号Ａが周波数fa₁を含んでいるに
もかかわらず、常態ならばこれと対応するF₁で
はなく対応しない信号F₂を出力していると、変
調信号発生回路４１が周波数fg₂の変調信号を発
生するから、変調器４２の出力信号の周波数が
fa₁±fg₂となつてfx₀とは異なるためフイルタ４
３を通過せず、従つて照査回路４の出力信号Ｈが
論理値“０”になるからいずれのリレーも動作し
ないこととなり誤つた信号が送出されることはな
い。すなわち、処理装置の信頼性が高くなる。

次に、第３図は、上述した信号処理装置の各リ
レー６２₁，６２₂…６２ｎ及び７２の扛上接点
（リレーと同じ符号で示す）を組合せた非常ブレ
ーキ要求回路８０の一実施例を示す。この非常ブ
レーキ要求回路８０は、図示しないブレーキ駆動
装置を動作させるもので、判定回路６の各リレー
の扛上接点６２₁，６２₂…６２ｎを並列に接続し
た既知の並列接続回路に異常検知回路７のリレー
の扛上接点７２を直列に接続して構成されてい
る。この非常ブレーキ要求回路８０は、常態にお
いては閉路状態でありこれは非常ブレーキを要求
しない信号に相当するが、指示速度判定用のリレ
ー６２₁，６２₂…６２ｎのいずれもが動作してい
ない場合、または故障検知回路７のリレー７２が
動作していない場合、換言すると処理回路３から
いずれの信号も出力されないか、照査回路４が論
理値“１”の信号を出力していない場合が生じる
と開路して非常ブレーキを要求する状態となる。
従つて、万一指示速度判定用のリレー６２₁，６
２₂…６２ｎが故障して落下（開路）不能の状態
となつていても、故障検知用のリレー７２が落下
すれば非常ブレーキ要求信号が発生するので、信
号処理装置の保安性が向上する。

なお、第１図の実施例において、照査回路４は
受信回路１の出力信号Ａを変調信号Ｇで変調して
いるが、代わりにてい倍回路２の出力信号Ｂを変
調信号Ｇで変調する構成（設定周波数は適宜変更
する）としてもよい。

本発明の信号処理装置は、以上述べたような構
成を持つため、処理回路の故障を検出できるので
その出力信号の信頼性が著しく高くなる。なお、
構成要素である処理回路の複数の並列出力の正否
を単一の照査回路で照査することができる。

また、本願他の発明の信号処理装置は、その非
常ブレーキ要求回路を前述したように照査回路か
ら正常信号が出力されなかつた場合も非常ブレー
キ要求の条件としたので、装置の保安性が著しく
向上する。

【図面の簡単な説明】

第１図は本発明の信号処理装置の一実施例を示
す電気回路のブロツク図、第２図は本発明の信号
処理装置に係る信号発生回路の一実施例回路図、
第３図は本願他の発明に係る非常ブレーキ要求回
路の一実施例説明図をそれぞれ示す。 １……受信回路、２……てい倍回路、３……処
理回路、４……照査回路、５……選択回路、３１
……可変フイルタ、３２……交流レベル検知回
路、３３……整流平滑回路、３４……変換回路、
３５……制御回路、３６……下位速度優先回路、
４１……変調信号発生回路、４２……変調器、４
３……帯域フイルタ、４４……交流レベル検知回
路、４５……整流平滑回路、８０……非常ブレー
キ要求回路。

Claims (1)

1. 【特許請求の範囲】 １ 受信回路１と、処理回路３と、照査回路４
   と、選択回路５とを有する信号処理装置であつ
   て、 受信回路１は、各々異なる周波数信号によつて
   変調送信された情報信号を受信し復調して出力Ａ
   するものであり、 処理回路３は、受信回路１の後段に接続され、
   てい倍回路２と、可変フイルタ３１と、交流レベ
   ル検知回路３２と、整流平滑回路３３と、変換回
   路３４と、制御回路３５と、下位速度優先回路３
   ６とを有し、制御回路３５の制御により、可変フ
   イルタ３１がてい倍回路２の出力信号を入力して
   周波数毎に別けて順次出力し、後続する交流レベ
   ル検知回路３２と、整流平滑回路３３と、変換回
   路３４とによつて送信された情報信号の有無を並
   列に出力し、後続する下位速度優先回路３６が優
   先信号のみを他の全ての信号と異ならせて並列出
   力するものであり、 照査回路４は、変調信号発生回路４１と、変調
   器４２と、帯域フイルタ４３と、交流レベル検知
   回路４４と、整流平滑回路４５とを有し、変調信
   号発生回路４１が、前記下位速度優先回路３６の
   並列出力を入力し、優先信号の各々に対応してそ
   れぞれ所定の周波数を有する変調用搬送波信号Ｇ
   を発生し、変調器４２が、受信回路１からの出力
   信号Ａと、該変調用搬送波信号Ｇとを入力して平
   衡変調して出力し、帯域フイルタ４３が該変調出
   力を入力して所定の周波数帯域信号のみを通過さ
   せ、後段の交流レベル検知回路４４と、整流平滑
   回路４５とがその出力を順次処理して制御信号を
   出力するものであり、該変調用搬送波信号Ｇのそ
   れぞれの所定周波数は、処理回路３が正常である
   ときに前記帯域フイルタ４３の通過周波数と略一
   致する周波数成分を含むものであり、 選択回路５は、下位速度優先回路３６の並列出
   力を入力して、照査回路４の出力信号に制御さ
   れ、該出力信号が高レベルのときは該入力信号を
   通過出力せしめ、低レベルのときは阻止するもの
   である 信号処理装置。 ２ 非常ブレーキ要求回路８０を有し、 非常ブレーキ要求回路８０は、判定回路６と、
   異常検知回路７とを有し、判定回路６が選択回路
   ５の出力信号を入力し、異常検知回路７が照査回
   路４の出力信号を入力して、判定回路６の出力と
   異常検知回路７の出力との論理積（AND）から
   なる信号を出力するものであり、該出力がブレー
   キ駆動装置の制御信号である 特許請求の範囲第１項記載の信号処理装置。