JPH0365558B2 - - Google Patents

Info

Publication number
JPH0365558B2
JPH0365558B2 JP58154921A JP15492183A JPH0365558B2 JP H0365558 B2 JPH0365558 B2 JP H0365558B2 JP 58154921 A JP58154921 A JP 58154921A JP 15492183 A JP15492183 A JP 15492183A JP H0365558 B2 JPH0365558 B2 JP H0365558B2
Authority
JP
Japan
Prior art keywords
display
signal
anodes
temporary storage
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58154921A
Other languages
Japanese (ja)
Other versions
JPS6048088A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15492183A priority Critical patent/JPS6048088A/en
Priority to DE19843431259 priority patent/DE3431259A1/en
Publication of JPS6048088A publication Critical patent/JPS6048088A/en
Publication of JPH0365558B2 publication Critical patent/JPH0365558B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 この発明は、数字、文字あるいは図形などの表
示を行うドツトマトリクス形式の蛍光表示管の駆
動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit for a dot matrix type fluorescent display tube that displays numbers, characters, figures, etc.

加熱されたフイラメント状の陰極から放出され
る電子を、上面にけい光体の被着された陽極に射
突させ、表示を行うけい光表示装置は、発光色が
よく、また低電圧駆動が可能で低消費電力である
などの利点を有しており、各種電子機器等の表示
装置として多く用いられている。このなかで、上
面にけい光体層の被着された複数個の陽極をマト
リクス状に配列し、かつ各行ごとの陽極を行配線
に導出し、また各列の陽極に対面して配設された
制御電極を列配線に導出して、選択された行及び
列配線の交点に位置する陽極を発光させる、いわ
ゆるドツト・マトリクス形式の表示装置は、各種
電子機器で扱う情報の多様化にともなつて、より
解像度の高いものが求められており、表示ドツト
の高密度化が進められてきている。
Fluorescent display devices display images by causing electrons emitted from a heated filament-shaped cathode to collide with an anode that has a phosphor coated on its top surface, and they emit light in a good color and can be driven at low voltages. It has advantages such as low power consumption and is often used as display devices in various electronic devices. In this, a plurality of anodes each having a phosphor layer coated on the upper surface are arranged in a matrix, and the anodes for each row are led out to the row wiring, and are arranged facing the anodes of each column. The so-called dot matrix display device, in which control electrodes are led out to column wirings and anodes located at the intersections of selected row and column wirings emit light, has become increasingly popular with the diversification of information handled by various electronic devices. Therefore, there is a demand for higher resolution, and progress is being made to increase the density of display dots.

こうした高密度化を進めるにあたつては、二つ
の問題点を解決する必要がある。その一つは、各
陽極を高密度化するに伴い、各制御電極の間隔が
狭くなるため、発光させるべき陽極に対面する制
御電極と隣接する制御電極の作る負の電界により
陰極から陽極に至る電子の通路が曲げられて、陽
極の端部に表示かけ部分が生ずるという点であ
る。二つ目の問題点は、陽極数が多くなるため、
外部端子数を減らす上から、表示方法としては、
一般にダイナミツク駆動方法がとられるのである
が、この場合制御電極数も増加しているので表示
の一周期中における各制御電極の選択されている
期間の割合、いわゆるデユーテイフアクタが小さ
くなる、という点である。すなわち、ひとつの制
御電極当りのスキヤンパルス幅が狭くなり、陽極
での発光輝度が低下するので、その低下した輝度
を補うために駆動電圧を高める必要があり、低電
圧駆動が可能であるはずの蛍光表示装置のメリツ
トを損うことになる。
Two problems need to be resolved in order to promote this higher density. One of these is that as the density of each anode increases, the distance between each control electrode becomes narrower, so the negative electric field created by the control electrode facing the anode that is to emit light and the adjacent control electrode leads from the cathode to the anode. The problem is that the path of electrons is bent, resulting in a blank area at the end of the anode. The second problem is that the number of anodes increases,
In order to reduce the number of external terminals, the display method is as follows.
Generally, a dynamic drive method is used, but in this case the number of control electrodes is also increased, so the proportion of the period during which each control electrode is selected in one display cycle, the so-called duty factor, becomes smaller. It is a point. In other words, the scan pulse width per control electrode becomes narrower, and the luminance of light emitted from the anode decreases, so it is necessary to increase the driving voltage to compensate for the decreased brightness, and even though low-voltage driving should be possible, This would undermine the merits of the fluorescent display.

そこで、本発明者らは特願昭56−86785号公報
において上記欠点を解消できる蛍光表示装置を提
案している。すなわち第1図は、本発明者らの提
案になる蛍光表示装置の電極結線構造を示す模式
図であり、図中1は、蛍光表示管を示している。
この蛍光表示管1にはm×n個のドツト状の陽極
a(a11〜ano)がm行n列のマトリクス状に配設
され、同一の行に配設された各陽極aはそれぞれ
二個おきに共通に接続されている。すなわち、各
行ごとに三本の配線導体C1,C2,C3が形成され
ており、第1の配線導体C1には、(3n−2)の数
列(ここでnは正の整数)で表わされる位置の陽
極a11,a14,a17……が接続され、第2の配線導体
C2には(3n−1)の数列(ここでnは正の整数)
で表わされる位置の陽極a12,a15,a18……が接続
され、第3の配線導体C3には、(3n)の数列(こ
こでnは正の整数)で表わされる位置の陽極a13
a16,a19……が接続されている。また、上記陽極
a上方には、陽極aと対面して、例えばメツシユ
状の制御電極G(G1、G2……Gk)が張架配設され
ており、各制御電極Gは上記配線導体C1,C2
C3と直交する方向、すなわち陽極aの列方向に
沿つて、それぞれ二列の陽極aを一個の制御電極
Gが覆うようにして設けられている。したがつ
て、上記制御電極Gの数は陽極の列の数の1/2と
されている。2は上記陽極aに表示信号を付与す
る陽極の駆動回路であり、3は上記制御電極Gに
走査信号を付与する制御電極の駆動回路である。
Therefore, the present inventors have proposed a fluorescent display device in Japanese Patent Application No. 56-86785 which can eliminate the above-mentioned drawbacks. That is, FIG. 1 is a schematic diagram showing the electrode connection structure of a fluorescent display device proposed by the present inventors, and numeral 1 in the figure indicates a fluorescent display tube.
In this fluorescent display tube 1, m×n dot-shaped anodes a (a 11 to a no ) are arranged in a matrix of m rows and n columns, and each anode a arranged in the same row is Every two pieces are connected in common. That is, three wiring conductors C 1 , C 2 , C 3 are formed for each row, and the first wiring conductor C 1 has a sequence of (3n-2) (where n is a positive integer). The anodes a 11 , a 14 , a 17 ... at the positions represented by are connected, and the second wiring conductor
C 2 has a (3n-1) sequence (where n is a positive integer)
Anodes a 12 , a 15 , a 18 . a 13 ,
a 16 , a 19 ... are connected. Further, above the anode a, for example, mesh-shaped control electrodes G (G 1 , G 2 . . . G k ) are stretched and arranged facing the anode a, and each control electrode G is connected to the above-mentioned wiring. Conductor C 1 , C 2 ,
One control electrode G is provided along the direction perpendicular to C 3 , that is, along the row direction of the anodes a, so as to cover each of the two rows of anodes a. Therefore, the number of control electrodes G is set to 1/2 of the number of anode rows. 2 is an anode drive circuit that applies a display signal to the anode a, and 3 is a control electrode drive circuit that applies a scanning signal to the control electrode G.

しかして、上述の結線構造において、制御電極
の駆動回路3により、隣接する制御電極Gを同時
に、かつ一つずつずらしながら走査、すなわち
G1とG2,G2とG3……Gk-1とGk(両端に位置する
制御電極G1,Gkについては、単独で駆動される、
あるいは、この制御電極G1,Gkを同時に駆動し、
一列目とn列目の陽極aを同時に走査するように
してもよい。)と走査し、これに同期させて、同
時に走査された制御電極Gと対面する内側に位置
する二列の陽極aに陽極の駆動回路2より表示信
号を与えて表示を行うものである。
Therefore, in the above-mentioned wiring structure, the control electrode drive circuit 3 scans the adjacent control electrodes G simultaneously and while shifting them one by one.
G 1 and G 2 , G 2 and G 3 ...G k-1 and G k (The control electrodes G 1 and G k located at both ends are driven independently,
Alternatively, drive the control electrodes G 1 and G k simultaneously,
The anodes a of the first row and the nth row may be scanned simultaneously. ), and in synchronization with this, the anode drive circuit 2 applies display signals to two rows of anodes a located on the inside facing the control electrodes G scanned at the same time to perform display.

上記蛍光表示管は、上述のような陽極三重マト
リクス方式であり、通常のマトリクス形の蛍光表
示管に比べて陽極導体C1,C2,C3が3倍にはな
るが、反面制御電極G(走査側)数が半分ですむ。
かつ、上述した駆動方法を採用することにより、
表示のデユーテイフアクタ(一画面を走査するに
要する時間に占める一画素の発光している時間)
を、従来の方式の2倍とすることができる。この
ことは、同じ振幅の陽極電圧であれば、ほぼ2倍
の輝度が得られ、また輝度を同じとするならば、
陽極電圧を下げることが可能であることを示して
いる。
The above-mentioned fluorescent display tube is of the anode triple matrix type as described above, and the number of anode conductors C 1 , C 2 , C 3 is three times that of a normal matrix type fluorescent display tube, but on the other hand, the control electrode G (Scanning side) The number can be cut in half.
And by adopting the above-mentioned driving method,
Display duty factor (the emitting time of one pixel in the time required to scan one screen)
can be doubled compared to the conventional method. This means that with the same amplitude of anode voltage, almost twice the brightness can be obtained, and if the brightness is the same,
This shows that it is possible to lower the anode voltage.

さらに、この陽極三重マトリクス方式では、隣
接する制御電極の電界の影響を受けることがない
ので、陽極間を狭めた場合にあつても、表示か
け、という現象が生ぜず、高品質の表示が得られ
る。
Furthermore, this anode triple matrix method is not affected by the electric field of adjacent control electrodes, so even if the distance between the anodes is narrowed, the phenomenon of overlapping the display does not occur and high quality display can be achieved. It will be done.

ところで、上述した蛍光表示管の一例として第
2図に陽極の行数を8、すなわち陽極aを縦8ド
ツトにした場合の駆動回路例を示し、陽極a12
a13の列を表示させる場合を考える。
By the way, as an example of the above-mentioned fluorescent display tube, FIG. 2 shows an example of a drive circuit when the number of anode rows is 8, that is, the anode a has 8 vertical dots, and the anodes a 12 ,
Consider the case where column a 13 is to be displayed.

この場合、制御電極の駆動回路3により制御電
極G1,G2が同時に選択され、かつ、これに同期
して、制御電極G1,G2の内側の列に位置する陽
極a12,a13に連なる配線導体C2,C3に、点灯、非
点灯を制御する表示信号が付与される。一方、こ
の場合、制御電極G1,G2に対面する外側の列に
位置する陽極a11,a14は、非点灯状態に保持する
必要がある。
In this case, the control electrodes G 1 and G 2 are simultaneously selected by the control electrode drive circuit 3, and in synchronization with this, the anodes a 12 and a 13 located in the inner row of the control electrodes G 1 and G 2 are selected. A display signal for controlling lighting and non-lighting is applied to the wiring conductors C 2 and C 3 that are connected to each other. On the other hand, in this case, the anodes a 11 and a 14 located in the outer row facing the control electrodes G 1 and G 2 need to be kept in a non-lighted state.

したがつて、配線導体C2,C3に表示信号を付
与すると同時に、配線導体C1には非点灯信号を
付与する必要がある。すなわち、各行の配線導体
C1,C2,C3のすべてに、同時に制御信号を付与
する必要があり、陽極aの縦8ドツトを表示する
場合は8×3=24ビツトの信号を陽極の駆動回路
2から蛍光表示管1側に同時に供給する必要があ
る。これをいま、駆動回路2側から蛍光表示管1
に表示信号がシリアルに送られてくる場合につい
てみてみれば、送られてくる表示信号を、まずシ
フトレジスタSR1でパラレル信号に変換し、一時
記憶回路M1(例えばD形フリツプフロツプにより
形成され、機能的にラツチ回路と呼ばれる。以
下、ラツチという)に記憶させる。
Therefore, it is necessary to apply a non-lighting signal to the wiring conductor C 1 at the same time as applying a display signal to the wiring conductors C 2 and C 3 . That is, each row of wiring conductors
It is necessary to apply a control signal to all C 1 , C 2 , and C 3 at the same time, and when displaying 8 vertical dots on anode a, a signal of 8 × 3 = 24 bits is sent from the anode drive circuit 2 to the fluorescent display. It is necessary to supply it to the pipe 1 side at the same time. This is now connected from the drive circuit 2 side to the fluorescent display tube 1.
If we consider the case where a display signal is sent serially, the incoming display signal is first converted into a parallel signal by a shift register SR1 , and then stored in a temporary storage circuit M1 (formed by a D-type flip-flop, for example). Functionally, this is called a latch circuit (hereinafter referred to as a latch).

次に、シフトレジスタSR2で変換したパラレル
信号をラツチM2に入れ、ついで同様にシフトレ
ジストSR3で変換したパラレル信号をラツチM3
に順次転送する必要がある。
Next, the parallel signal converted by shift register SR 2 is input to latch M 2 , and then the parallel signal converted by shift register SR 3 is input to latch M 3 .
It is necessary to transfer them sequentially.

しかして、上述の動作を蛍光表示管1の表示ブ
ランキング期間内に行う必要があるため、一例の
表示ドツト数が多い場合などでは、上記表示ブラ
ンキング期間内での信号の転送が不可能になる場
合がでてくる。
However, since the above-mentioned operation needs to be performed within the display blanking period of the fluorescent display tube 1, in cases where there are a large number of display dots, for example, it is impossible to transfer the signal within the display blanking period. There will be cases where this happens.

この発明は、上記欠点を解消するためになされ
たものであり、すなわちこの発明は、一列の表示
ドツト数が多くなつても蛍光表示管の表示ブラン
キング期間内に表示信号の転送が容易に出来、か
つ逆に信号転送用にブランキング期間を長くとる
必要がなくデユーテイフアクタを大きくとれる蛍
光表示管の駆動回路を提供することを目的とす
る。
This invention has been made to solve the above-mentioned drawbacks. That is, even if the number of display dots in one row increases, the display signal can be easily transferred within the display blanking period of the fluorescent display tube. It is an object of the present invention to provide a drive circuit for a fluorescent display tube that does not require a long blanking period for signal transfer and can increase the duty factor.

したがつて、この目的を達成するために、本発
明に係る蛍光表示管の駆動回路は、蛍光体層が被
着されマトリクス状に配列された多数の陽極の、
各行における(3n−2)の数列(n:正の整数)
で表わされる位置の陽極どうし、(3n−1)の数
列(n:正の整数)で表わされる位置の陽極どう
し、および(3n)の数列(n:正の整数)で表
わされる位置の陽極どうしが各々共通に接続され
ており、かつ前記陽極の2列ごとの陽極列に対面
して制御電極が各列に配設されて、前記隣接する
2個の制御電極を同時に、かつ順次1個ずつずら
せながら選択走査するとともに、前記選択された
2個の制御電極の互いに隣接する側の列の陽極に
表示信号を付与する蛍光表示管の駆動回路におい
て、前記蛍光表時管の表示期間内に、次に表示す
べき表示信号を記憶する第1段目の一時記憶回路
部と、次の表示ブランキング期間内に、この第1
段目の一時記憶回路部から直接転送された表示信
号を受けて前記選択された2個の制御電極に対面
する互いに隣接する側の列の陽極に表示信号を付
与する第2段目の一時記憶回路部と、前記蛍光表
示管の表示期間内に、第1段目の一時記憶回路部
に必要に応じて非点灯信号を与えると共に次に表
示すべき表示信号を記憶するためのストローブ信
号を与え、さらに次に表示ブランキング期間内
に、第1段目の一時記憶回路部が保持している表
示信号を第2段目の一時記憶回路部に転送させる
ストローブ信号を第2段目の一時記憶回路部に与
える表示制御部とを具備することを特徴としてい
る。
Therefore, in order to achieve this object, a driving circuit for a fluorescent display tube according to the present invention includes a plurality of anodes coated with a phosphor layer and arranged in a matrix.
Sequence of (3n-2) in each row (n: positive integer)
Anodes at positions represented by the sequence (3n-1) (n: a positive integer), and anodes at positions represented by the sequence (3n) (n: a positive integer) are connected to each other in common, and control electrodes are arranged in each row facing every two rows of anodes, and the two adjacent control electrodes are simultaneously and sequentially connected one by one. In a drive circuit for a fluorescent display tube that selectively scans while shifting the control electrodes and applies display signals to anodes in adjacent rows of the two selected control electrodes, within a display period of the fluorescent display time tube, A first stage temporary storage circuit section stores a display signal to be displayed next, and a first stage temporary storage circuit section stores a display signal to be displayed next.
A second stage temporary memory receives a display signal directly transferred from the temporary memory circuit section of the second stage and applies the display signal to the anodes of the adjacent rows facing the two selected control electrodes. and, during the display period of the fluorescent display tube, give a non-lighting signal to the first stage temporary storage circuit part as necessary, and give a strobe signal for storing a display signal to be displayed next. Then, during the display blanking period, a strobe signal that causes the display signal held in the first stage temporary storage circuit section to be transferred to the second stage temporary storage circuit section is sent to the second stage temporary storage circuit section. It is characterized by comprising a display control section that provides information to the circuit section.

以下、図示の実施例によりこの発明を説明す
る。
The present invention will be explained below with reference to illustrated embodiments.

第3図は、この発明に係る蛍光表示管の駆動回
路の一実施例を示す構成図、第4図は、同実施例
の表示動作を説明するためのタイミング図であ
る。
FIG. 3 is a configuration diagram showing an embodiment of a drive circuit for a fluorescent display tube according to the present invention, and FIG. 4 is a timing chart for explaining the display operation of the embodiment.

第3図中1は蛍光表示管であり、この蛍光表示
管は第1図および第2図の蛍光表示管と同等の構
成および機能を有している。また、図中3は、制
御電極の駆動回路であり、第1図および第2図に
示したのと同様に、蛍光表示管1の隣接する2個
の制御電極G(たとえばG1G2,G2G3というよう
に)を同時に選択すると共に、この選択を順次1
個ずつずらせながら移動走査できる構成となつて
いる。
Reference numeral 1 in FIG. 3 is a fluorescent display tube, and this fluorescent display tube has the same structure and function as the fluorescent display tubes shown in FIGS. 1 and 2. Reference numeral 3 in the figure is a drive circuit for the control electrodes, and as shown in FIGS. 1 and 2, the control electrodes G (for example, G 1 G 2 , G 2 G 3 , etc.) at the same time, and select this selection one after the other.
The structure is such that it can be moved and scanned while shifting each element one by one.

次に、この発明の要部である陽極駆動用の駆動
回路部20を第2図と同様に陽極aの行数が8の
場合、すなわち、縦8ドツトの陽極aを同時に点
灯する場合を列にとつて第3図により詳細に説明
する。
Next, the drive circuit section 20 for driving the anodes, which is the main part of the present invention, will be constructed in the same manner as shown in FIG. This will be explained in detail with reference to FIG.

この駆動回路部20には、あらかじめ一画面分
の表示信号が格納されている、あるいは図示しな
い制御装置からの制御信号により、表示信号を形
成する表示信号形成部18より、表示信号Sが8
ビツトでパラレルに送りこまれる構成である。
(ただし、表示信号がシリアル入力の場合は前述
した第2図と同様にシフトレジスタによりパラレ
ル信号に変換する回路を必要とする。) すなわち、蛍光表示管1側における陽極aの各
行の対応する配線導体C1,C2,C3に入力すべき
表示信号をそれぞれ一まとまりとして、8ビツト
の表示信号が表示信号形成部18より導入され
る。
The display signal S for one screen is stored in advance in this drive circuit section 20, or the display signal S is generated by a display signal forming section 18 that forms a display signal according to a control signal from a control device (not shown).
The structure is such that bits are sent in parallel.
(However, if the display signal is a serial input, a circuit for converting it into a parallel signal using a shift register is required as in the case of FIG. 2 described above.) In other words, the corresponding wiring for each row of anodes a on the fluorescent display tube 1 side An 8-bit display signal is introduced from the display signal forming section 18 by combining the display signals to be input into the conductors C 1 , C 2 , and C 3 as a group.

したがつて、駆動回路部20は、前記蛍光表示
管1の各行の配線導体C1に導入すべき信号を一
時的に記憶する一時記憶回路11、各行の配線導
体C2に導入すべき信号を一時的に記憶する一時
記憶回路12及び各行の配線導体C3に導入すべ
き信号を一時的に記憶する一時記憶回路13(以
下、ラツチ11,12,13という)からなる第
1段目の一時記憶回路部(以下、ラツチ回路部と
いう)と、この第1段目のラツチ回路部の各出力
が導入される一時記憶回路21,22,23(以
下、ラツチ21,22,23という)からなる第
2段目の一時記憶回路部(以下、ラツチ回路部と
いう)を含む。
Therefore, the drive circuit section 20 includes a temporary storage circuit 11 that temporarily stores signals to be introduced into the wiring conductors C1 of each row of the fluorescent display tube 1 , and a temporary storage circuit 11 that temporarily stores signals to be introduced into the wiring conductors C2 of each row. The first stage is composed of a temporary memory circuit 12 for temporarily storing the signal and a temporary memory circuit 13 (hereinafter referred to as latches 11, 12, 13) for temporarily storing the signal to be introduced into the wiring conductor C3 of each row. It consists of a memory circuit section (hereinafter referred to as a latch circuit section) and temporary memory circuits 21, 22, 23 (hereinafter referred to as latches 21, 22, 23) into which each output of this first stage latch circuit section is introduced. It includes a second stage temporary storage circuit section (hereinafter referred to as a latch circuit section).

そして、第1段目のラツチ回路部は、ストロー
ブ信号E1,E2,E3によりそれぞれのラツチ11
〜13がラツチ可能状態となり、与えられた表示
信号を一時的に記憶する。
Then, the latch circuit section in the first stage locks each latch 11 by the strobe signals E 1 , E 2 , and E 3 .
.about.13 are enabled to latch and temporarily store the applied display signal.

また、第2段目のラツチ回路部を構成するラツ
チ21〜23は、同時に与えられるストローブ信
号E0により、ラツチ可能状態になり、それぞれ
ラツチ11〜13の出力を記憶する。
Furthermore, latches 21 to 23 constituting the second stage latch circuit section are brought into a latchable state by the simultaneously applied strobe signal E0 , and store the outputs of latches 11 to 13, respectively.

一方、前記ラツチ11〜13は、それぞれクリ
ア端子を有し、各別に与えられるクリア信号
CL1,CL2,CL3により、記憶内容を零にクリア
され、蛍光表示管1に対する非点灯信号を形成す
る。
On the other hand, each of the latches 11 to 13 has a clear terminal, and a clear signal is applied to each latch.
The memory contents are cleared to zero by CL 1 , CL 2 , and CL 3 to form a non-lighting signal for the fluorescent display tube 1 .

さらに、31,32,33は、前記ラツチ2
1,22,23の出力が各別に入力され、それぞ
れ陽極aの各行の配線導体C1,C2,C3を駆動す
るドライバである。
Further, 31, 32, 33 are the latch 2
The outputs of 1, 22, and 23 are inputted separately to drivers that respectively drive the wiring conductors C 1 , C 2 , and C 3 of each row of the anode a.

19は、前記ストローブ信号E11,E12,E13
びE0やクリア信号CL1,CL2,CL3を形成すると
ともに、前記表示信号形成部18に対する表示信
号Sの送出指令や駆動回路3の走査タイミング信
号を形成する表示制御部である。
19 forms the strobe signals E 11 , E 12 , E 13 and E 0 and the clear signals CL 1 , CL 2 and CL 3 , and also instructs the display signal forming section 18 to send out the display signal S and the drive circuit 3. This is a display control unit that generates a scanning timing signal.

次に、以上の構成における作用を、第3図と第
4図により説明する。
Next, the operation of the above configuration will be explained with reference to FIGS. 3 and 4.

まず、制御電極Gは、第4図のG1,G2,G3
…の各波形で示すように、、制御電極の駆動回路
3により隣接する制御電極が同時に、かつ一個ず
つ順次ずれるように走査される。この場合、第1
列目の制御電極G1は、その左側に隣接する制御
電極を有しないことから、単独で選択、あるい
は、図示しない最右列に配設されている制御電極
Gkと同時に選択される。
First, the control electrodes G are G 1 , G 2 , G 3 . . . in FIG.
As shown by the waveforms . . . , adjacent control electrodes are simultaneously scanned by the control electrode drive circuit 3 and sequentially shifted one by one. In this case, the first
The control electrode G 1 in the column does not have an adjacent control electrode on its left side, so it can be selected alone, or it can be selected as a control electrode arranged in the rightmost column (not shown).
G is selected at the same time as k .

しかしまず、蛍光表示管1の第1列目の陽極a
(a11,a21……an1)を表示すべく、表示信号形成
部18より各行の配線導体C1に入力する表示信
号Sが与えられると、制御電極G1に走査信号が
与えられる前に、第4図E11に示すように表示制
御部19よりストローブ信号E11がラツチ11に
与えられ、ラツチされる。
However, first, the anode a of the first row of the fluorescent display tube 1 is
(a 11 , a 21 ... a n1 ), when the display signal S input from the display signal forming unit 18 to the wiring conductor C 1 of each row is applied, before the scanning signal is applied to the control electrode G 1 . Then, as shown in FIG. 4 E11 , a strobe signal E11 is applied from the display control section 19 to the latch 11 and latched.

この場合、前記制御電極G1と同時に、蛍光表
示管1の図示しない最右列に配列されている制御
電極Gkも選択走査し、配線導体C3に接続されて
いる最右列の陽極も表示しようとする場合は、第
4図E13に破線で示すようにストローブ信号E13
ラツチ13にも与える。
In this case, simultaneously with the control electrode G1 , the control electrode Gk arranged in the rightmost column (not shown) of the fluorescent display tube 1 is also selectively scanned, and the anode in the rightmost column connected to the wiring conductor C3 is also selectively scanned. When displaying is desired, a strobe signal E13 is also applied to the latch 13 , as shown by the broken line in FIG. 4E13.

一方、この第1列目の陽極aの点灯時には、第
2列目の陽極a(a12,a22,……an2)は、非点灯
状態におくことが必要である。したがつて、前記
ストローブ信号E11に続いて、第4図CL2に示す
ように、表示制御部19よりラツチ12に対して
クリア信号CL2を与え、ラツチ12の内容を零に
リセツトしておく。
On the other hand, when the anodes a in the first row are lit, the anodes a (a 12 , a 22 , . . . a n2 ) in the second row must be kept in a non-lighted state. Therefore, following the strobe signal E11 , the display control section 19 applies a clear signal CL2 to the latch 12 , as shown in FIG. 4, to reset the contents of the latch 12 to zero. put.

しかして、表示ブランキング期間が終了し、第
4図G1に示すように、制御電極G1に制御信号が
与えられると、この制御信号の立上りr1に同期し
て、表示制御部19より第4図E0に示すように
ストローブ信号E0をラツチ21〜23に与え、
ラツチ11〜13の記憶内容を一気に転送する。
When the display blanking period ends and a control signal is applied to the control electrode G1 as shown in FIG. 4 G1 , the display control unit 19 Applying the strobe signal E0 to the latches 21 to 23 as shown in FIG. 4E0,
The memory contents of latches 11 to 13 are transferred at once.

これにより、選択された制御電極G1に対面す
る陽極a11〜an1の列に供給すべき表示信号がすべ
てラツチ21に格納され、また陽極a12〜an2の列
には非点灯信号が格納されたことになり、ドライ
バ31,32を介して各行の配線導体C1,C2
与えられる。そして、第4図C1〜C3に示すよう
に蛍光表示管1の各陽極の点灯、非点灯が制御さ
れる。
As a result, all the display signals to be supplied to the row of anodes a 11 to a n1 facing the selected control electrode G 1 are stored in the latch 21, and the non-lighting signal is stored in the row of anodes a 12 to a n2 . This means that the signal is stored and is applied to the wiring conductors C 1 and C 2 in each row via the drivers 31 and 32. Then, as shown in FIG. 4 C1 to C3, lighting and non-lighting of each anode of the fluorescent display tube 1 is controlled.

一方、この制御電極G1による表示期間TD1
に、次の表示信号Sを、ラツチ11〜13に準備
する。この動作は、前記表示期間TD1内に、まず
第4図CL1に示すようにクリア信号CL1によりラ
ツチ11の記憶内容を零リセツトし、ついで、第
4図E12に示すストローブ信号E12によりラツチ1
2に各行の配線導体C2に与えるべき表示信号S
を記憶させる。そして最後に、第4図E13に示す
ようにストローブ信号E13によりラツチ13をラ
ツチ可能状態として、各行の配線導体C3に与え
るべき表示信号Sが記憶される。
On the other hand, the next display signal S is prepared in the latches 11 to 13 within the display period T D1 by the control electrode G1 . In this operation, during the display period T D1 , the stored contents of the latch 11 are first reset to zero by the clear signal CL 1 as shown in FIG. 4 CL 1 , and then the strobe signal E 12 shown in FIG. 4 E 12 is reset to zero. Latch 1
2 is the display signal S to be given to the wiring conductor C2 of each row.
to remember. Finally, as shown in FIG. 4 E13 , the latch 13 is turned into a latchable state by the strobe signal E13 , and the display signal S to be applied to the wiring conductor C3 of each row is stored.

この記憶動作は、表示期間TD1とは別個独立に
行われるので、制御電極G1による表示動作には
何ら影響を与えない。
Since this storage operation is performed separately and independently from the display period T D1 , it does not affect the display operation by the control electrode G1 in any way.

そして、表示期間TD1の終了後、制御電極Gや
陽極aの駆動信号の立下り時間の遅れ等にともな
う表示の重りを防ぐための表示プランキング期間
(第4図G1〜G3のTB1〜TB3等)において、蛍光表
示管1の第2列目の陽極a(a12〜an2)及び第3
列目の陽極a(a13〜an3)を表示状態にすべく、
第4図G1,G2に示すように制御電極G1,G2に同
時に制御信号が付与される。同時に、この制御信
号の立上りr2に同期して、表示制御部19より第
4図E0に示すようにラツチ21〜23にストロ
ーブ信号E0が与えられ、ラツチ11〜13に記
憶されている信号が転送され、ドライバ31〜3
3を介して、各配線導体C1〜C3が、第4図C1
C3に示すように駆動されて表示が行われること
になる。
After the end of the display period T D1 , a display blanking period (T in G 1 to G 3 in Figure 4) is started to prevent the display from becoming heavy due to a delay in the fall time of the drive signal for the control electrode G or anode a. B1 to T B3, etc.), the second row anode a (a 12 to a n2 ) and the third row anode a of the fluorescent display tube 1
In order to put the anodes a (a 13 to a n3 ) in the column into the display state,
As shown in FIG. 4 G 1 and G 2 , control signals are simultaneously applied to the control electrodes G 1 and G 2 . At the same time, in synchronization with the rising edge r2 of this control signal, a strobe signal E0 is applied from the display control section 19 to the latches 21 to 23 as shown in FIG. The signal is transferred and the drivers 31-3
3, each wiring conductor C 1 to C 3 is connected to C 1 to C 3 in FIG.
It will be driven and displayed as shown in C3 .

一方、この制御電極G1,G2による表示期間TD2
内に、次の制御電極D2,D3の同時走査による表
示期間TD3における各配線導体C1,C2に与えるべ
き表示信号Sが、ストローブ信号E11,E12及びク
リア信号CL3によりラツチ11〜13に準備され
ることになる。
On the other hand, the display period T D2 by these control electrodes G 1 and G 2
Within this period, the display signal S to be applied to each wiring conductor C 1 and C 2 during the display period T D3 due to the simultaneous scanning of the next control electrodes D 2 and D 3 is controlled by the strobe signals E 11 and E 12 and the clear signal CL 3 . Latches 11 to 13 will be prepared.

しかして、上述した動作が順次繰返され、蛍光
表示管1の隣接する2個の制御電極Gを同時に、
かつ1個ずつずらせながら選択走査させるととも
に、選択された制御電極に対面する陽極の列の隣
接する陽極列に表示信号を与えることにより、表
示が行われるものである。
Thus, the above-mentioned operations are sequentially repeated, and the two adjacent control electrodes G of the fluorescent display tube 1 are simultaneously controlled.
Display is performed by selectively scanning the anodes while shifting them one by one, and by applying display signals to adjacent anode rows of the anode rows facing the selected control electrode.

しかもこの場合、前述したように、表示期間中
に、次の表示すべき表示信号があらかじめ第1段
目のラツチ回路部に準備され、この表示信号は蛍
光表示管に特有なブランキング時間を利用して第
2段目のラツチ回路部に直接転送されるので、表
示信号の転送がきわめて容易になる。
Moreover, in this case, as mentioned above, during the display period, the display signal to be displayed next is prepared in advance in the latch circuit section of the first stage, and this display signal is generated using the blanking time peculiar to the fluorescent display tube. Since the display signal is directly transferred to the second stage latch circuit, transfer of the display signal becomes extremely easy.

すなわち、表示信号形成部18からの表示信号
Sの転送を、表示のブランキング期間内に行う必
要がないため、表示信号Sのビツト数が多くなつ
ても、データ転送のためにブランキング期間を長
くとる必要がない。したがつて、デユーテイフア
クタを大きく保つことが可能となり、輝度の向上
が図れるとともに、輝度を一定とすれば、陽極電
圧を下げることが可能となる。
That is, since it is not necessary to transfer the display signal S from the display signal forming section 18 within the display blanking period, even if the number of bits of the display signal S increases, the blanking period is not necessary for data transfer. There's no need to take it long. Therefore, it is possible to keep the duty factor large, and the brightness can be improved, and if the brightness is kept constant, it is possible to lower the anode voltage.

ところで上述した実施例では、選択走査された
2個の制御電極Gに対面する外側の陽極aの列に
非点灯信号を付与するに、第1段目のラツチ回路
部の記憶内容をクリアすることにより零信号を作
り、これにより、必要とする陽極aの列の点灯を
禁止するようにしている。
By the way, in the above-mentioned embodiment, in order to apply a non-lighting signal to the row of outer anodes a facing the two selectively scanned control electrodes G, it is necessary to clear the memory contents of the first stage latch circuit section. A zero signal is generated by this, and thereby the lighting of the required row of anodes a is prohibited.

しかしながら、この非点灯信号を形成する方法
としては、表示信号形成部18内に、あらかじめ
常時“0”のデータを有する表示信号Sを作つて
おき、非点灯状態にすべき配線導体C1〜C3に対
応する第1段目のラツチ11〜13に、この
“0”のデータを他の表示信号Sとともに転送す
るようにしてもよい。
However, as a method of forming this non-lighting signal, a display signal S having always data "0" is created in advance in the display signal forming section 18, and the wiring conductors C 1 to C to be in a non-lighting state are This "0" data may be transferred to the first stage latches 11 to 13 corresponding to latches 3 along with other display signals S.

そのほか本発明は、上記し、かつ図面に示した
実施例に限定されることなく、その要旨を変更し
ない範囲で種々変形して実施できるものである。
In addition, the present invention is not limited to the embodiments described above and shown in the drawings, but can be implemented with various modifications without changing the gist thereof.

以上説明したようにこの発明によれば、陽極の
駆動回路に前段と後段の2段の一時記憶回路部を
設け、かつ蛍光表示管に特有のタイミングで両記
憶回路部を表示制御部で制御することにより、蛍
光表示管の表示期間内に第1段目の一時記憶回路
部に次の表示信号を入れてあらかじめ用意してお
くと共に、蛍光表示管の次の表示ブランキング期
間内に第1段目の一時記憶回路部の表示信号を第
2段目の一時記憶回路に直接転送する構成とした
ので、蛍光表示管の表示時に表示信号の転送に時
間がかからず、したがつて一回の表示ドツト数の
多い場合の表示においても、表示信号の転送が容
易に出来、逆に言換えれば従来のように表示信号
を転送するために表示ブランキング期間を長くと
る必要がなく、それだけデユーテイフアクタを大
きくできる優れた効果がある。
As explained above, according to the present invention, the anode drive circuit is provided with two stages of temporary storage circuit sections, a front stage and a rear stage, and both storage circuit sections are controlled by the display control section at a timing specific to the fluorescent display tube. By doing so, the next display signal is prepared in advance by inputting the next display signal into the temporary storage circuit section of the first stage within the display period of the fluorescent display tube, and the next display signal is input to the temporary storage circuit section of the first stage within the display period of the fluorescent display tube. Since the display signal of the temporary memory circuit of the eye is directly transferred to the second stage temporary memory circuit, it does not take time to transfer the display signal when displaying on the fluorescent display tube. Even when displaying a large number of display dots, the display signal can be easily transferred.In other words, there is no need to take a long display blanking period to transfer the display signal as in the past, which reduces the amount of time required. It has the excellent effect of enlarging the Teifu Acta.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の対象となる陽極三重マト
リクス方式の蛍光表示管の電極結線構造を示す
図、第2図は、従来の陽極の駆動回路例を示す構
成図、第3図は、この発明に係る蛍光表示管の駆
動回路の一実施例を示す構成図、第4図は、同実
施例の表示動作を説明するためのタイミング図で
ある。 a……陽極、G……制御電極,C1〜C3……配
線導体、1……蛍光表示管、20……陽極の駆動
回路部、11,12,13……第1段目の一時記
憶回路部を成す一時記憶回路、21,22,23
……第2段目の一時記憶回路部を成す一時記憶回
路。
FIG. 1 is a diagram showing the electrode connection structure of a triple anode matrix type fluorescent display tube, which is the object of the present invention. FIG. 2 is a configuration diagram showing an example of a conventional anode drive circuit. FIG. 4, a configuration diagram showing an embodiment of a drive circuit for a fluorescent display tube according to the invention, is a timing chart for explaining the display operation of the embodiment. a... Anode, G... Control electrode, C 1 to C 3 ... Wiring conductor, 1... Fluorescent display tube, 20... Anode drive circuit section, 11, 12, 13... First stage temporary Temporary memory circuits forming the memory circuit section, 21, 22, 23
...A temporary memory circuit forming the second stage temporary memory circuit section.

Claims (1)

【特許請求の範囲】 1 蛍光体層が被着されマトリクス状に配列され
た多数の陽極の、各行における(3n−2)の数
列(n:正の整数)で表わされる位置の陽極どう
し、(3n−1)の数列(n:正の整数)で表わさ
れる位置の陽極どうし、および(3n)の数列
(n:正の整数)で表わされる位置の陽極どうし
が各々共通に接続されており、かつ前記陽極の2
列ごとの陽極列に対面して制御電極が各別に配設
されて、前記隣接する2個の制御電極を同時に、
かつ順次1個ずつずらせながら選択走査するとと
もに、前記選択された2個の制御電極の互いに隣
接する側の列の陽極に表示信号を付与する蛍光表
示管の駆動回路において、 前記蛍光表示管の表示期間内に、次に表示すべ
き表示信号を記憶する第1段目の一時記憶回路部
と、 次の表示ブランキング期間内に、この第1段目
の一時記憶回路部から直接転送された表示信号を
受けて前記選択された2個の制御電極に対面する
互いに隣接する側の列の陽極に表示信号を付与す
る第2段目の一時記憶回路部と、 前記蛍光表示管の表示期間内に、第1段目の一
時記憶回路部に必要に応じて非点灯信号を与える
と共に次に表示すべき表示信号を記憶するための
ストローブ信号を与え、さらに次の表示ブランキ
ング期間内に、第1段目の一時記憶回路部が保持
している表示信号を第2段目の一時記憶回路部に
転送させるストローブ信号を第2段目の一時記憶
回路部に与える表示制御部とを具備することを特
徴とする蛍光表示管の駆動回路。
[Scope of Claims] 1. Of a large number of anodes coated with phosphor layers and arranged in a matrix, the anodes at positions represented by the sequence (3n-2) (n: positive integer) in each row, ( The anodes at positions represented by the sequence (n: positive integer) of 3n-1) and the anodes at positions represented by the sequence (n: positive integer) of (3n) are each commonly connected, and 2 of the anode
Control electrodes are separately arranged facing the anode rows in each row, and the two adjacent control electrodes are simultaneously connected to each other.
and a drive circuit for a fluorescent display tube that performs selective scanning while sequentially shifting one control electrode at a time, and applies display signals to anodes in adjacent rows of the two selected control electrodes; A first-stage temporary storage circuit section that stores a display signal to be displayed next within a period, and a display directly transferred from this first-stage temporary storage circuit section within the next display blanking period. a second-stage temporary memory circuit unit that receives a signal and applies a display signal to anodes in adjacent rows facing the two selected control electrodes; , gives a non-lighting signal to the first stage temporary storage circuit section as needed, and also gives a strobe signal for storing the display signal to be displayed next, and furthermore, within the next display blanking period, and a display control unit that supplies the second stage temporary storage circuit with a strobe signal that causes the display signal held by the second stage temporary storage circuit to be transferred to the second stage temporary storage circuit. Features a fluorescent display tube drive circuit.
JP15492183A 1983-08-26 1983-08-26 Fluorescent display tube driving circuit Granted JPS6048088A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15492183A JPS6048088A (en) 1983-08-26 1983-08-26 Fluorescent display tube driving circuit
DE19843431259 DE3431259A1 (en) 1983-08-26 1984-08-24 Driver circuit for a fluorescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15492183A JPS6048088A (en) 1983-08-26 1983-08-26 Fluorescent display tube driving circuit

Publications (2)

Publication Number Publication Date
JPS6048088A JPS6048088A (en) 1985-03-15
JPH0365558B2 true JPH0365558B2 (en) 1991-10-14

Family

ID=15594860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15492183A Granted JPS6048088A (en) 1983-08-26 1983-08-26 Fluorescent display tube driving circuit

Country Status (2)

Country Link
JP (1) JPS6048088A (en)
DE (1) DE3431259A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388897U (en) * 1986-11-28 1988-06-09
KR930006378Y1 (en) * 1990-12-31 1993-09-22 삼성전관 주식회사 Driving circuit of fluorescent display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5757718B2 (en) * 1973-10-19 1982-12-06 Hitachi Ltd
GB1528021A (en) * 1975-02-27 1978-10-11 Int Computers Ltd Graphical display apparatus
JPS5336977A (en) * 1977-09-16 1978-04-05 Stanley Electric Co Ltd Method of manufacturing colored electric bulb
GB2090451B (en) * 1980-12-16 1985-01-23 Casio Computer Co Ltd Electronic display
JPS57202050A (en) * 1981-06-08 1982-12-10 Futaba Corp Fluorescent display unit

Also Published As

Publication number Publication date
JPS6048088A (en) 1985-03-15
DE3431259A1 (en) 1985-03-14
DE3431259C2 (en) 1990-08-23

Similar Documents

Publication Publication Date Title
KR100559267B1 (en) Display device
KR20080075825A (en) Driving Method of Plasma Display Panel
KR20100017485A (en) Image display method and device
JPS6355078B2 (en)
JP2898027B2 (en) Display device and display device scanning method
JP2000020019A (en) Field emission display
KR100363043B1 (en) Plasma display panel and method of driving the same
JPH0365558B2 (en)
CN100483490C (en) Display module, drive method of display panel and display device
US6175344B1 (en) Field emission image display and method of driving the same
JP2000214820A (en) Image displaying method and drive circuit for display device
JP4595177B2 (en) Matrix type display device
JP3931470B2 (en) Matrix type display device
JP3238718B2 (en) Method and apparatus for driving memory type display panel
JP2917184B2 (en) Matrix driven display device and display method
JP2796534B2 (en) Display device and its driving circuit
JP3093726B2 (en) Matrix driven display device and display method
JP3642452B2 (en) Drive circuit for matrix display device
JP2757453B2 (en) Fluorescent display device
JP2000149835A (en) Matrix type display device and display panel using it
JP3135533B2 (en) Matrix driven display device and driving method thereof
JPH06180558A (en) Gas discharge display panel
JP3121308B2 (en) Display device and gradation display method
JP2777121B2 (en) Display device, drive circuit, and gradation display method
JP2777122B2 (en) Display device, drive circuit, and gradation display method