JPH0365558B2 - - Google Patents
Info
- Publication number
- JPH0365558B2 JPH0365558B2 JP58154921A JP15492183A JPH0365558B2 JP H0365558 B2 JPH0365558 B2 JP H0365558B2 JP 58154921 A JP58154921 A JP 58154921A JP 15492183 A JP15492183 A JP 15492183A JP H0365558 B2 JPH0365558 B2 JP H0365558B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- anodes
- temporary storage
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
この発明は、数字、文字あるいは図形などの表
示を行うドツトマトリクス形式の蛍光表示管の駆
動回路に関する。
示を行うドツトマトリクス形式の蛍光表示管の駆
動回路に関する。
加熱されたフイラメント状の陰極から放出され
る電子を、上面にけい光体の被着された陽極に射
突させ、表示を行うけい光表示装置は、発光色が
よく、また低電圧駆動が可能で低消費電力である
などの利点を有しており、各種電子機器等の表示
装置として多く用いられている。このなかで、上
面にけい光体層の被着された複数個の陽極をマト
リクス状に配列し、かつ各行ごとの陽極を行配線
に導出し、また各列の陽極に対面して配設された
制御電極を列配線に導出して、選択された行及び
列配線の交点に位置する陽極を発光させる、いわ
ゆるドツト・マトリクス形式の表示装置は、各種
電子機器で扱う情報の多様化にともなつて、より
解像度の高いものが求められており、表示ドツト
の高密度化が進められてきている。
る電子を、上面にけい光体の被着された陽極に射
突させ、表示を行うけい光表示装置は、発光色が
よく、また低電圧駆動が可能で低消費電力である
などの利点を有しており、各種電子機器等の表示
装置として多く用いられている。このなかで、上
面にけい光体層の被着された複数個の陽極をマト
リクス状に配列し、かつ各行ごとの陽極を行配線
に導出し、また各列の陽極に対面して配設された
制御電極を列配線に導出して、選択された行及び
列配線の交点に位置する陽極を発光させる、いわ
ゆるドツト・マトリクス形式の表示装置は、各種
電子機器で扱う情報の多様化にともなつて、より
解像度の高いものが求められており、表示ドツト
の高密度化が進められてきている。
こうした高密度化を進めるにあたつては、二つ
の問題点を解決する必要がある。その一つは、各
陽極を高密度化するに伴い、各制御電極の間隔が
狭くなるため、発光させるべき陽極に対面する制
御電極と隣接する制御電極の作る負の電界により
陰極から陽極に至る電子の通路が曲げられて、陽
極の端部に表示かけ部分が生ずるという点であ
る。二つ目の問題点は、陽極数が多くなるため、
外部端子数を減らす上から、表示方法としては、
一般にダイナミツク駆動方法がとられるのである
が、この場合制御電極数も増加しているので表示
の一周期中における各制御電極の選択されている
期間の割合、いわゆるデユーテイフアクタが小さ
くなる、という点である。すなわち、ひとつの制
御電極当りのスキヤンパルス幅が狭くなり、陽極
での発光輝度が低下するので、その低下した輝度
を補うために駆動電圧を高める必要があり、低電
圧駆動が可能であるはずの蛍光表示装置のメリツ
トを損うことになる。
の問題点を解決する必要がある。その一つは、各
陽極を高密度化するに伴い、各制御電極の間隔が
狭くなるため、発光させるべき陽極に対面する制
御電極と隣接する制御電極の作る負の電界により
陰極から陽極に至る電子の通路が曲げられて、陽
極の端部に表示かけ部分が生ずるという点であ
る。二つ目の問題点は、陽極数が多くなるため、
外部端子数を減らす上から、表示方法としては、
一般にダイナミツク駆動方法がとられるのである
が、この場合制御電極数も増加しているので表示
の一周期中における各制御電極の選択されている
期間の割合、いわゆるデユーテイフアクタが小さ
くなる、という点である。すなわち、ひとつの制
御電極当りのスキヤンパルス幅が狭くなり、陽極
での発光輝度が低下するので、その低下した輝度
を補うために駆動電圧を高める必要があり、低電
圧駆動が可能であるはずの蛍光表示装置のメリツ
トを損うことになる。
そこで、本発明者らは特願昭56−86785号公報
において上記欠点を解消できる蛍光表示装置を提
案している。すなわち第1図は、本発明者らの提
案になる蛍光表示装置の電極結線構造を示す模式
図であり、図中1は、蛍光表示管を示している。
この蛍光表示管1にはm×n個のドツト状の陽極
a(a11〜ano)がm行n列のマトリクス状に配設
され、同一の行に配設された各陽極aはそれぞれ
二個おきに共通に接続されている。すなわち、各
行ごとに三本の配線導体C1,C2,C3が形成され
ており、第1の配線導体C1には、(3n−2)の数
列(ここでnは正の整数)で表わされる位置の陽
極a11,a14,a17……が接続され、第2の配線導体
C2には(3n−1)の数列(ここでnは正の整数)
で表わされる位置の陽極a12,a15,a18……が接続
され、第3の配線導体C3には、(3n)の数列(こ
こでnは正の整数)で表わされる位置の陽極a13,
a16,a19……が接続されている。また、上記陽極
a上方には、陽極aと対面して、例えばメツシユ
状の制御電極G(G1、G2……Gk)が張架配設され
ており、各制御電極Gは上記配線導体C1,C2,
C3と直交する方向、すなわち陽極aの列方向に
沿つて、それぞれ二列の陽極aを一個の制御電極
Gが覆うようにして設けられている。したがつ
て、上記制御電極Gの数は陽極の列の数の1/2と
されている。2は上記陽極aに表示信号を付与す
る陽極の駆動回路であり、3は上記制御電極Gに
走査信号を付与する制御電極の駆動回路である。
において上記欠点を解消できる蛍光表示装置を提
案している。すなわち第1図は、本発明者らの提
案になる蛍光表示装置の電極結線構造を示す模式
図であり、図中1は、蛍光表示管を示している。
この蛍光表示管1にはm×n個のドツト状の陽極
a(a11〜ano)がm行n列のマトリクス状に配設
され、同一の行に配設された各陽極aはそれぞれ
二個おきに共通に接続されている。すなわち、各
行ごとに三本の配線導体C1,C2,C3が形成され
ており、第1の配線導体C1には、(3n−2)の数
列(ここでnは正の整数)で表わされる位置の陽
極a11,a14,a17……が接続され、第2の配線導体
C2には(3n−1)の数列(ここでnは正の整数)
で表わされる位置の陽極a12,a15,a18……が接続
され、第3の配線導体C3には、(3n)の数列(こ
こでnは正の整数)で表わされる位置の陽極a13,
a16,a19……が接続されている。また、上記陽極
a上方には、陽極aと対面して、例えばメツシユ
状の制御電極G(G1、G2……Gk)が張架配設され
ており、各制御電極Gは上記配線導体C1,C2,
C3と直交する方向、すなわち陽極aの列方向に
沿つて、それぞれ二列の陽極aを一個の制御電極
Gが覆うようにして設けられている。したがつ
て、上記制御電極Gの数は陽極の列の数の1/2と
されている。2は上記陽極aに表示信号を付与す
る陽極の駆動回路であり、3は上記制御電極Gに
走査信号を付与する制御電極の駆動回路である。
しかして、上述の結線構造において、制御電極
の駆動回路3により、隣接する制御電極Gを同時
に、かつ一つずつずらしながら走査、すなわち
G1とG2,G2とG3……Gk-1とGk(両端に位置する
制御電極G1,Gkについては、単独で駆動される、
あるいは、この制御電極G1,Gkを同時に駆動し、
一列目とn列目の陽極aを同時に走査するように
してもよい。)と走査し、これに同期させて、同
時に走査された制御電極Gと対面する内側に位置
する二列の陽極aに陽極の駆動回路2より表示信
号を与えて表示を行うものである。
の駆動回路3により、隣接する制御電極Gを同時
に、かつ一つずつずらしながら走査、すなわち
G1とG2,G2とG3……Gk-1とGk(両端に位置する
制御電極G1,Gkについては、単独で駆動される、
あるいは、この制御電極G1,Gkを同時に駆動し、
一列目とn列目の陽極aを同時に走査するように
してもよい。)と走査し、これに同期させて、同
時に走査された制御電極Gと対面する内側に位置
する二列の陽極aに陽極の駆動回路2より表示信
号を与えて表示を行うものである。
上記蛍光表示管は、上述のような陽極三重マト
リクス方式であり、通常のマトリクス形の蛍光表
示管に比べて陽極導体C1,C2,C3が3倍にはな
るが、反面制御電極G(走査側)数が半分ですむ。
かつ、上述した駆動方法を採用することにより、
表示のデユーテイフアクタ(一画面を走査するに
要する時間に占める一画素の発光している時間)
を、従来の方式の2倍とすることができる。この
ことは、同じ振幅の陽極電圧であれば、ほぼ2倍
の輝度が得られ、また輝度を同じとするならば、
陽極電圧を下げることが可能であることを示して
いる。
リクス方式であり、通常のマトリクス形の蛍光表
示管に比べて陽極導体C1,C2,C3が3倍にはな
るが、反面制御電極G(走査側)数が半分ですむ。
かつ、上述した駆動方法を採用することにより、
表示のデユーテイフアクタ(一画面を走査するに
要する時間に占める一画素の発光している時間)
を、従来の方式の2倍とすることができる。この
ことは、同じ振幅の陽極電圧であれば、ほぼ2倍
の輝度が得られ、また輝度を同じとするならば、
陽極電圧を下げることが可能であることを示して
いる。
さらに、この陽極三重マトリクス方式では、隣
接する制御電極の電界の影響を受けることがない
ので、陽極間を狭めた場合にあつても、表示か
け、という現象が生ぜず、高品質の表示が得られ
る。
接する制御電極の電界の影響を受けることがない
ので、陽極間を狭めた場合にあつても、表示か
け、という現象が生ぜず、高品質の表示が得られ
る。
ところで、上述した蛍光表示管の一例として第
2図に陽極の行数を8、すなわち陽極aを縦8ド
ツトにした場合の駆動回路例を示し、陽極a12,
a13の列を表示させる場合を考える。
2図に陽極の行数を8、すなわち陽極aを縦8ド
ツトにした場合の駆動回路例を示し、陽極a12,
a13の列を表示させる場合を考える。
この場合、制御電極の駆動回路3により制御電
極G1,G2が同時に選択され、かつ、これに同期
して、制御電極G1,G2の内側の列に位置する陽
極a12,a13に連なる配線導体C2,C3に、点灯、非
点灯を制御する表示信号が付与される。一方、こ
の場合、制御電極G1,G2に対面する外側の列に
位置する陽極a11,a14は、非点灯状態に保持する
必要がある。
極G1,G2が同時に選択され、かつ、これに同期
して、制御電極G1,G2の内側の列に位置する陽
極a12,a13に連なる配線導体C2,C3に、点灯、非
点灯を制御する表示信号が付与される。一方、こ
の場合、制御電極G1,G2に対面する外側の列に
位置する陽極a11,a14は、非点灯状態に保持する
必要がある。
したがつて、配線導体C2,C3に表示信号を付
与すると同時に、配線導体C1には非点灯信号を
付与する必要がある。すなわち、各行の配線導体
C1,C2,C3のすべてに、同時に制御信号を付与
する必要があり、陽極aの縦8ドツトを表示する
場合は8×3=24ビツトの信号を陽極の駆動回路
2から蛍光表示管1側に同時に供給する必要があ
る。これをいま、駆動回路2側から蛍光表示管1
に表示信号がシリアルに送られてくる場合につい
てみてみれば、送られてくる表示信号を、まずシ
フトレジスタSR1でパラレル信号に変換し、一時
記憶回路M1(例えばD形フリツプフロツプにより
形成され、機能的にラツチ回路と呼ばれる。以
下、ラツチという)に記憶させる。
与すると同時に、配線導体C1には非点灯信号を
付与する必要がある。すなわち、各行の配線導体
C1,C2,C3のすべてに、同時に制御信号を付与
する必要があり、陽極aの縦8ドツトを表示する
場合は8×3=24ビツトの信号を陽極の駆動回路
2から蛍光表示管1側に同時に供給する必要があ
る。これをいま、駆動回路2側から蛍光表示管1
に表示信号がシリアルに送られてくる場合につい
てみてみれば、送られてくる表示信号を、まずシ
フトレジスタSR1でパラレル信号に変換し、一時
記憶回路M1(例えばD形フリツプフロツプにより
形成され、機能的にラツチ回路と呼ばれる。以
下、ラツチという)に記憶させる。
次に、シフトレジスタSR2で変換したパラレル
信号をラツチM2に入れ、ついで同様にシフトレ
ジストSR3で変換したパラレル信号をラツチM3
に順次転送する必要がある。
信号をラツチM2に入れ、ついで同様にシフトレ
ジストSR3で変換したパラレル信号をラツチM3
に順次転送する必要がある。
しかして、上述の動作を蛍光表示管1の表示ブ
ランキング期間内に行う必要があるため、一例の
表示ドツト数が多い場合などでは、上記表示ブラ
ンキング期間内での信号の転送が不可能になる場
合がでてくる。
ランキング期間内に行う必要があるため、一例の
表示ドツト数が多い場合などでは、上記表示ブラ
ンキング期間内での信号の転送が不可能になる場
合がでてくる。
この発明は、上記欠点を解消するためになされ
たものであり、すなわちこの発明は、一列の表示
ドツト数が多くなつても蛍光表示管の表示ブラン
キング期間内に表示信号の転送が容易に出来、か
つ逆に信号転送用にブランキング期間を長くとる
必要がなくデユーテイフアクタを大きくとれる蛍
光表示管の駆動回路を提供することを目的とす
る。
たものであり、すなわちこの発明は、一列の表示
ドツト数が多くなつても蛍光表示管の表示ブラン
キング期間内に表示信号の転送が容易に出来、か
つ逆に信号転送用にブランキング期間を長くとる
必要がなくデユーテイフアクタを大きくとれる蛍
光表示管の駆動回路を提供することを目的とす
る。
したがつて、この目的を達成するために、本発
明に係る蛍光表示管の駆動回路は、蛍光体層が被
着されマトリクス状に配列された多数の陽極の、
各行における(3n−2)の数列(n:正の整数)
で表わされる位置の陽極どうし、(3n−1)の数
列(n:正の整数)で表わされる位置の陽極どう
し、および(3n)の数列(n:正の整数)で表
わされる位置の陽極どうしが各々共通に接続され
ており、かつ前記陽極の2列ごとの陽極列に対面
して制御電極が各列に配設されて、前記隣接する
2個の制御電極を同時に、かつ順次1個ずつずら
せながら選択走査するとともに、前記選択された
2個の制御電極の互いに隣接する側の列の陽極に
表示信号を付与する蛍光表示管の駆動回路におい
て、前記蛍光表時管の表示期間内に、次に表示す
べき表示信号を記憶する第1段目の一時記憶回路
部と、次の表示ブランキング期間内に、この第1
段目の一時記憶回路部から直接転送された表示信
号を受けて前記選択された2個の制御電極に対面
する互いに隣接する側の列の陽極に表示信号を付
与する第2段目の一時記憶回路部と、前記蛍光表
示管の表示期間内に、第1段目の一時記憶回路部
に必要に応じて非点灯信号を与えると共に次に表
示すべき表示信号を記憶するためのストローブ信
号を与え、さらに次に表示ブランキング期間内
に、第1段目の一時記憶回路部が保持している表
示信号を第2段目の一時記憶回路部に転送させる
ストローブ信号を第2段目の一時記憶回路部に与
える表示制御部とを具備することを特徴としてい
る。
明に係る蛍光表示管の駆動回路は、蛍光体層が被
着されマトリクス状に配列された多数の陽極の、
各行における(3n−2)の数列(n:正の整数)
で表わされる位置の陽極どうし、(3n−1)の数
列(n:正の整数)で表わされる位置の陽極どう
し、および(3n)の数列(n:正の整数)で表
わされる位置の陽極どうしが各々共通に接続され
ており、かつ前記陽極の2列ごとの陽極列に対面
して制御電極が各列に配設されて、前記隣接する
2個の制御電極を同時に、かつ順次1個ずつずら
せながら選択走査するとともに、前記選択された
2個の制御電極の互いに隣接する側の列の陽極に
表示信号を付与する蛍光表示管の駆動回路におい
て、前記蛍光表時管の表示期間内に、次に表示す
べき表示信号を記憶する第1段目の一時記憶回路
部と、次の表示ブランキング期間内に、この第1
段目の一時記憶回路部から直接転送された表示信
号を受けて前記選択された2個の制御電極に対面
する互いに隣接する側の列の陽極に表示信号を付
与する第2段目の一時記憶回路部と、前記蛍光表
示管の表示期間内に、第1段目の一時記憶回路部
に必要に応じて非点灯信号を与えると共に次に表
示すべき表示信号を記憶するためのストローブ信
号を与え、さらに次に表示ブランキング期間内
に、第1段目の一時記憶回路部が保持している表
示信号を第2段目の一時記憶回路部に転送させる
ストローブ信号を第2段目の一時記憶回路部に与
える表示制御部とを具備することを特徴としてい
る。
以下、図示の実施例によりこの発明を説明す
る。
る。
第3図は、この発明に係る蛍光表示管の駆動回
路の一実施例を示す構成図、第4図は、同実施例
の表示動作を説明するためのタイミング図であ
る。
路の一実施例を示す構成図、第4図は、同実施例
の表示動作を説明するためのタイミング図であ
る。
第3図中1は蛍光表示管であり、この蛍光表示
管は第1図および第2図の蛍光表示管と同等の構
成および機能を有している。また、図中3は、制
御電極の駆動回路であり、第1図および第2図に
示したのと同様に、蛍光表示管1の隣接する2個
の制御電極G(たとえばG1G2,G2G3というよう
に)を同時に選択すると共に、この選択を順次1
個ずつずらせながら移動走査できる構成となつて
いる。
管は第1図および第2図の蛍光表示管と同等の構
成および機能を有している。また、図中3は、制
御電極の駆動回路であり、第1図および第2図に
示したのと同様に、蛍光表示管1の隣接する2個
の制御電極G(たとえばG1G2,G2G3というよう
に)を同時に選択すると共に、この選択を順次1
個ずつずらせながら移動走査できる構成となつて
いる。
次に、この発明の要部である陽極駆動用の駆動
回路部20を第2図と同様に陽極aの行数が8の
場合、すなわち、縦8ドツトの陽極aを同時に点
灯する場合を列にとつて第3図により詳細に説明
する。
回路部20を第2図と同様に陽極aの行数が8の
場合、すなわち、縦8ドツトの陽極aを同時に点
灯する場合を列にとつて第3図により詳細に説明
する。
この駆動回路部20には、あらかじめ一画面分
の表示信号が格納されている、あるいは図示しな
い制御装置からの制御信号により、表示信号を形
成する表示信号形成部18より、表示信号Sが8
ビツトでパラレルに送りこまれる構成である。
(ただし、表示信号がシリアル入力の場合は前述
した第2図と同様にシフトレジスタによりパラレ
ル信号に変換する回路を必要とする。) すなわち、蛍光表示管1側における陽極aの各
行の対応する配線導体C1,C2,C3に入力すべき
表示信号をそれぞれ一まとまりとして、8ビツト
の表示信号が表示信号形成部18より導入され
る。
の表示信号が格納されている、あるいは図示しな
い制御装置からの制御信号により、表示信号を形
成する表示信号形成部18より、表示信号Sが8
ビツトでパラレルに送りこまれる構成である。
(ただし、表示信号がシリアル入力の場合は前述
した第2図と同様にシフトレジスタによりパラレ
ル信号に変換する回路を必要とする。) すなわち、蛍光表示管1側における陽極aの各
行の対応する配線導体C1,C2,C3に入力すべき
表示信号をそれぞれ一まとまりとして、8ビツト
の表示信号が表示信号形成部18より導入され
る。
したがつて、駆動回路部20は、前記蛍光表示
管1の各行の配線導体C1に導入すべき信号を一
時的に記憶する一時記憶回路11、各行の配線導
体C2に導入すべき信号を一時的に記憶する一時
記憶回路12及び各行の配線導体C3に導入すべ
き信号を一時的に記憶する一時記憶回路13(以
下、ラツチ11,12,13という)からなる第
1段目の一時記憶回路部(以下、ラツチ回路部と
いう)と、この第1段目のラツチ回路部の各出力
が導入される一時記憶回路21,22,23(以
下、ラツチ21,22,23という)からなる第
2段目の一時記憶回路部(以下、ラツチ回路部と
いう)を含む。
管1の各行の配線導体C1に導入すべき信号を一
時的に記憶する一時記憶回路11、各行の配線導
体C2に導入すべき信号を一時的に記憶する一時
記憶回路12及び各行の配線導体C3に導入すべ
き信号を一時的に記憶する一時記憶回路13(以
下、ラツチ11,12,13という)からなる第
1段目の一時記憶回路部(以下、ラツチ回路部と
いう)と、この第1段目のラツチ回路部の各出力
が導入される一時記憶回路21,22,23(以
下、ラツチ21,22,23という)からなる第
2段目の一時記憶回路部(以下、ラツチ回路部と
いう)を含む。
そして、第1段目のラツチ回路部は、ストロー
ブ信号E1,E2,E3によりそれぞれのラツチ11
〜13がラツチ可能状態となり、与えられた表示
信号を一時的に記憶する。
ブ信号E1,E2,E3によりそれぞれのラツチ11
〜13がラツチ可能状態となり、与えられた表示
信号を一時的に記憶する。
また、第2段目のラツチ回路部を構成するラツ
チ21〜23は、同時に与えられるストローブ信
号E0により、ラツチ可能状態になり、それぞれ
ラツチ11〜13の出力を記憶する。
チ21〜23は、同時に与えられるストローブ信
号E0により、ラツチ可能状態になり、それぞれ
ラツチ11〜13の出力を記憶する。
一方、前記ラツチ11〜13は、それぞれクリ
ア端子を有し、各別に与えられるクリア信号
CL1,CL2,CL3により、記憶内容を零にクリア
され、蛍光表示管1に対する非点灯信号を形成す
る。
ア端子を有し、各別に与えられるクリア信号
CL1,CL2,CL3により、記憶内容を零にクリア
され、蛍光表示管1に対する非点灯信号を形成す
る。
さらに、31,32,33は、前記ラツチ2
1,22,23の出力が各別に入力され、それぞ
れ陽極aの各行の配線導体C1,C2,C3を駆動す
るドライバである。
1,22,23の出力が各別に入力され、それぞ
れ陽極aの各行の配線導体C1,C2,C3を駆動す
るドライバである。
19は、前記ストローブ信号E11,E12,E13及
びE0やクリア信号CL1,CL2,CL3を形成すると
ともに、前記表示信号形成部18に対する表示信
号Sの送出指令や駆動回路3の走査タイミング信
号を形成する表示制御部である。
びE0やクリア信号CL1,CL2,CL3を形成すると
ともに、前記表示信号形成部18に対する表示信
号Sの送出指令や駆動回路3の走査タイミング信
号を形成する表示制御部である。
次に、以上の構成における作用を、第3図と第
4図により説明する。
4図により説明する。
まず、制御電極Gは、第4図のG1,G2,G3…
…の各波形で示すように、、制御電極の駆動回路
3により隣接する制御電極が同時に、かつ一個ず
つ順次ずれるように走査される。この場合、第1
列目の制御電極G1は、その左側に隣接する制御
電極を有しないことから、単独で選択、あるい
は、図示しない最右列に配設されている制御電極
Gkと同時に選択される。
…の各波形で示すように、、制御電極の駆動回路
3により隣接する制御電極が同時に、かつ一個ず
つ順次ずれるように走査される。この場合、第1
列目の制御電極G1は、その左側に隣接する制御
電極を有しないことから、単独で選択、あるい
は、図示しない最右列に配設されている制御電極
Gkと同時に選択される。
しかしまず、蛍光表示管1の第1列目の陽極a
(a11,a21……an1)を表示すべく、表示信号形成
部18より各行の配線導体C1に入力する表示信
号Sが与えられると、制御電極G1に走査信号が
与えられる前に、第4図E11に示すように表示制
御部19よりストローブ信号E11がラツチ11に
与えられ、ラツチされる。
(a11,a21……an1)を表示すべく、表示信号形成
部18より各行の配線導体C1に入力する表示信
号Sが与えられると、制御電極G1に走査信号が
与えられる前に、第4図E11に示すように表示制
御部19よりストローブ信号E11がラツチ11に
与えられ、ラツチされる。
この場合、前記制御電極G1と同時に、蛍光表
示管1の図示しない最右列に配列されている制御
電極Gkも選択走査し、配線導体C3に接続されて
いる最右列の陽極も表示しようとする場合は、第
4図E13に破線で示すようにストローブ信号E13を
ラツチ13にも与える。
示管1の図示しない最右列に配列されている制御
電極Gkも選択走査し、配線導体C3に接続されて
いる最右列の陽極も表示しようとする場合は、第
4図E13に破線で示すようにストローブ信号E13を
ラツチ13にも与える。
一方、この第1列目の陽極aの点灯時には、第
2列目の陽極a(a12,a22,……an2)は、非点灯
状態におくことが必要である。したがつて、前記
ストローブ信号E11に続いて、第4図CL2に示す
ように、表示制御部19よりラツチ12に対して
クリア信号CL2を与え、ラツチ12の内容を零に
リセツトしておく。
2列目の陽極a(a12,a22,……an2)は、非点灯
状態におくことが必要である。したがつて、前記
ストローブ信号E11に続いて、第4図CL2に示す
ように、表示制御部19よりラツチ12に対して
クリア信号CL2を与え、ラツチ12の内容を零に
リセツトしておく。
しかして、表示ブランキング期間が終了し、第
4図G1に示すように、制御電極G1に制御信号が
与えられると、この制御信号の立上りr1に同期し
て、表示制御部19より第4図E0に示すように
ストローブ信号E0をラツチ21〜23に与え、
ラツチ11〜13の記憶内容を一気に転送する。
4図G1に示すように、制御電極G1に制御信号が
与えられると、この制御信号の立上りr1に同期し
て、表示制御部19より第4図E0に示すように
ストローブ信号E0をラツチ21〜23に与え、
ラツチ11〜13の記憶内容を一気に転送する。
これにより、選択された制御電極G1に対面す
る陽極a11〜an1の列に供給すべき表示信号がすべ
てラツチ21に格納され、また陽極a12〜an2の列
には非点灯信号が格納されたことになり、ドライ
バ31,32を介して各行の配線導体C1,C2に
与えられる。そして、第4図C1〜C3に示すよう
に蛍光表示管1の各陽極の点灯、非点灯が制御さ
れる。
る陽極a11〜an1の列に供給すべき表示信号がすべ
てラツチ21に格納され、また陽極a12〜an2の列
には非点灯信号が格納されたことになり、ドライ
バ31,32を介して各行の配線導体C1,C2に
与えられる。そして、第4図C1〜C3に示すよう
に蛍光表示管1の各陽極の点灯、非点灯が制御さ
れる。
一方、この制御電極G1による表示期間TD1内
に、次の表示信号Sを、ラツチ11〜13に準備
する。この動作は、前記表示期間TD1内に、まず
第4図CL1に示すようにクリア信号CL1によりラ
ツチ11の記憶内容を零リセツトし、ついで、第
4図E12に示すストローブ信号E12によりラツチ1
2に各行の配線導体C2に与えるべき表示信号S
を記憶させる。そして最後に、第4図E13に示す
ようにストローブ信号E13によりラツチ13をラ
ツチ可能状態として、各行の配線導体C3に与え
るべき表示信号Sが記憶される。
に、次の表示信号Sを、ラツチ11〜13に準備
する。この動作は、前記表示期間TD1内に、まず
第4図CL1に示すようにクリア信号CL1によりラ
ツチ11の記憶内容を零リセツトし、ついで、第
4図E12に示すストローブ信号E12によりラツチ1
2に各行の配線導体C2に与えるべき表示信号S
を記憶させる。そして最後に、第4図E13に示す
ようにストローブ信号E13によりラツチ13をラ
ツチ可能状態として、各行の配線導体C3に与え
るべき表示信号Sが記憶される。
この記憶動作は、表示期間TD1とは別個独立に
行われるので、制御電極G1による表示動作には
何ら影響を与えない。
行われるので、制御電極G1による表示動作には
何ら影響を与えない。
そして、表示期間TD1の終了後、制御電極Gや
陽極aの駆動信号の立下り時間の遅れ等にともな
う表示の重りを防ぐための表示プランキング期間
(第4図G1〜G3のTB1〜TB3等)において、蛍光表
示管1の第2列目の陽極a(a12〜an2)及び第3
列目の陽極a(a13〜an3)を表示状態にすべく、
第4図G1,G2に示すように制御電極G1,G2に同
時に制御信号が付与される。同時に、この制御信
号の立上りr2に同期して、表示制御部19より第
4図E0に示すようにラツチ21〜23にストロ
ーブ信号E0が与えられ、ラツチ11〜13に記
憶されている信号が転送され、ドライバ31〜3
3を介して、各配線導体C1〜C3が、第4図C1〜
C3に示すように駆動されて表示が行われること
になる。
陽極aの駆動信号の立下り時間の遅れ等にともな
う表示の重りを防ぐための表示プランキング期間
(第4図G1〜G3のTB1〜TB3等)において、蛍光表
示管1の第2列目の陽極a(a12〜an2)及び第3
列目の陽極a(a13〜an3)を表示状態にすべく、
第4図G1,G2に示すように制御電極G1,G2に同
時に制御信号が付与される。同時に、この制御信
号の立上りr2に同期して、表示制御部19より第
4図E0に示すようにラツチ21〜23にストロ
ーブ信号E0が与えられ、ラツチ11〜13に記
憶されている信号が転送され、ドライバ31〜3
3を介して、各配線導体C1〜C3が、第4図C1〜
C3に示すように駆動されて表示が行われること
になる。
一方、この制御電極G1,G2による表示期間TD2
内に、次の制御電極D2,D3の同時走査による表
示期間TD3における各配線導体C1,C2に与えるべ
き表示信号Sが、ストローブ信号E11,E12及びク
リア信号CL3によりラツチ11〜13に準備され
ることになる。
内に、次の制御電極D2,D3の同時走査による表
示期間TD3における各配線導体C1,C2に与えるべ
き表示信号Sが、ストローブ信号E11,E12及びク
リア信号CL3によりラツチ11〜13に準備され
ることになる。
しかして、上述した動作が順次繰返され、蛍光
表示管1の隣接する2個の制御電極Gを同時に、
かつ1個ずつずらせながら選択走査させるととも
に、選択された制御電極に対面する陽極の列の隣
接する陽極列に表示信号を与えることにより、表
示が行われるものである。
表示管1の隣接する2個の制御電極Gを同時に、
かつ1個ずつずらせながら選択走査させるととも
に、選択された制御電極に対面する陽極の列の隣
接する陽極列に表示信号を与えることにより、表
示が行われるものである。
しかもこの場合、前述したように、表示期間中
に、次の表示すべき表示信号があらかじめ第1段
目のラツチ回路部に準備され、この表示信号は蛍
光表示管に特有なブランキング時間を利用して第
2段目のラツチ回路部に直接転送されるので、表
示信号の転送がきわめて容易になる。
に、次の表示すべき表示信号があらかじめ第1段
目のラツチ回路部に準備され、この表示信号は蛍
光表示管に特有なブランキング時間を利用して第
2段目のラツチ回路部に直接転送されるので、表
示信号の転送がきわめて容易になる。
すなわち、表示信号形成部18からの表示信号
Sの転送を、表示のブランキング期間内に行う必
要がないため、表示信号Sのビツト数が多くなつ
ても、データ転送のためにブランキング期間を長
くとる必要がない。したがつて、デユーテイフア
クタを大きく保つことが可能となり、輝度の向上
が図れるとともに、輝度を一定とすれば、陽極電
圧を下げることが可能となる。
Sの転送を、表示のブランキング期間内に行う必
要がないため、表示信号Sのビツト数が多くなつ
ても、データ転送のためにブランキング期間を長
くとる必要がない。したがつて、デユーテイフア
クタを大きく保つことが可能となり、輝度の向上
が図れるとともに、輝度を一定とすれば、陽極電
圧を下げることが可能となる。
ところで上述した実施例では、選択走査された
2個の制御電極Gに対面する外側の陽極aの列に
非点灯信号を付与するに、第1段目のラツチ回路
部の記憶内容をクリアすることにより零信号を作
り、これにより、必要とする陽極aの列の点灯を
禁止するようにしている。
2個の制御電極Gに対面する外側の陽極aの列に
非点灯信号を付与するに、第1段目のラツチ回路
部の記憶内容をクリアすることにより零信号を作
り、これにより、必要とする陽極aの列の点灯を
禁止するようにしている。
しかしながら、この非点灯信号を形成する方法
としては、表示信号形成部18内に、あらかじめ
常時“0”のデータを有する表示信号Sを作つて
おき、非点灯状態にすべき配線導体C1〜C3に対
応する第1段目のラツチ11〜13に、この
“0”のデータを他の表示信号Sとともに転送す
るようにしてもよい。
としては、表示信号形成部18内に、あらかじめ
常時“0”のデータを有する表示信号Sを作つて
おき、非点灯状態にすべき配線導体C1〜C3に対
応する第1段目のラツチ11〜13に、この
“0”のデータを他の表示信号Sとともに転送す
るようにしてもよい。
そのほか本発明は、上記し、かつ図面に示した
実施例に限定されることなく、その要旨を変更し
ない範囲で種々変形して実施できるものである。
実施例に限定されることなく、その要旨を変更し
ない範囲で種々変形して実施できるものである。
以上説明したようにこの発明によれば、陽極の
駆動回路に前段と後段の2段の一時記憶回路部を
設け、かつ蛍光表示管に特有のタイミングで両記
憶回路部を表示制御部で制御することにより、蛍
光表示管の表示期間内に第1段目の一時記憶回路
部に次の表示信号を入れてあらかじめ用意してお
くと共に、蛍光表示管の次の表示ブランキング期
間内に第1段目の一時記憶回路部の表示信号を第
2段目の一時記憶回路に直接転送する構成とした
ので、蛍光表示管の表示時に表示信号の転送に時
間がかからず、したがつて一回の表示ドツト数の
多い場合の表示においても、表示信号の転送が容
易に出来、逆に言換えれば従来のように表示信号
を転送するために表示ブランキング期間を長くと
る必要がなく、それだけデユーテイフアクタを大
きくできる優れた効果がある。
駆動回路に前段と後段の2段の一時記憶回路部を
設け、かつ蛍光表示管に特有のタイミングで両記
憶回路部を表示制御部で制御することにより、蛍
光表示管の表示期間内に第1段目の一時記憶回路
部に次の表示信号を入れてあらかじめ用意してお
くと共に、蛍光表示管の次の表示ブランキング期
間内に第1段目の一時記憶回路部の表示信号を第
2段目の一時記憶回路に直接転送する構成とした
ので、蛍光表示管の表示時に表示信号の転送に時
間がかからず、したがつて一回の表示ドツト数の
多い場合の表示においても、表示信号の転送が容
易に出来、逆に言換えれば従来のように表示信号
を転送するために表示ブランキング期間を長くと
る必要がなく、それだけデユーテイフアクタを大
きくできる優れた効果がある。
第1図は、この発明の対象となる陽極三重マト
リクス方式の蛍光表示管の電極結線構造を示す
図、第2図は、従来の陽極の駆動回路例を示す構
成図、第3図は、この発明に係る蛍光表示管の駆
動回路の一実施例を示す構成図、第4図は、同実
施例の表示動作を説明するためのタイミング図で
ある。 a……陽極、G……制御電極,C1〜C3……配
線導体、1……蛍光表示管、20……陽極の駆動
回路部、11,12,13……第1段目の一時記
憶回路部を成す一時記憶回路、21,22,23
……第2段目の一時記憶回路部を成す一時記憶回
路。
リクス方式の蛍光表示管の電極結線構造を示す
図、第2図は、従来の陽極の駆動回路例を示す構
成図、第3図は、この発明に係る蛍光表示管の駆
動回路の一実施例を示す構成図、第4図は、同実
施例の表示動作を説明するためのタイミング図で
ある。 a……陽極、G……制御電極,C1〜C3……配
線導体、1……蛍光表示管、20……陽極の駆動
回路部、11,12,13……第1段目の一時記
憶回路部を成す一時記憶回路、21,22,23
……第2段目の一時記憶回路部を成す一時記憶回
路。
Claims (1)
- 【特許請求の範囲】 1 蛍光体層が被着されマトリクス状に配列され
た多数の陽極の、各行における(3n−2)の数
列(n:正の整数)で表わされる位置の陽極どう
し、(3n−1)の数列(n:正の整数)で表わさ
れる位置の陽極どうし、および(3n)の数列
(n:正の整数)で表わされる位置の陽極どうし
が各々共通に接続されており、かつ前記陽極の2
列ごとの陽極列に対面して制御電極が各別に配設
されて、前記隣接する2個の制御電極を同時に、
かつ順次1個ずつずらせながら選択走査するとと
もに、前記選択された2個の制御電極の互いに隣
接する側の列の陽極に表示信号を付与する蛍光表
示管の駆動回路において、 前記蛍光表示管の表示期間内に、次に表示すべ
き表示信号を記憶する第1段目の一時記憶回路部
と、 次の表示ブランキング期間内に、この第1段目
の一時記憶回路部から直接転送された表示信号を
受けて前記選択された2個の制御電極に対面する
互いに隣接する側の列の陽極に表示信号を付与す
る第2段目の一時記憶回路部と、 前記蛍光表示管の表示期間内に、第1段目の一
時記憶回路部に必要に応じて非点灯信号を与える
と共に次に表示すべき表示信号を記憶するための
ストローブ信号を与え、さらに次の表示ブランキ
ング期間内に、第1段目の一時記憶回路部が保持
している表示信号を第2段目の一時記憶回路部に
転送させるストローブ信号を第2段目の一時記憶
回路部に与える表示制御部とを具備することを特
徴とする蛍光表示管の駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15492183A JPS6048088A (ja) | 1983-08-26 | 1983-08-26 | 蛍光表示管の駆動回路 |
| DE19843431259 DE3431259A1 (de) | 1983-08-26 | 1984-08-24 | Treiberschaltkreis fuer eine fluoreszenz-anzeigevorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15492183A JPS6048088A (ja) | 1983-08-26 | 1983-08-26 | 蛍光表示管の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6048088A JPS6048088A (ja) | 1985-03-15 |
| JPH0365558B2 true JPH0365558B2 (ja) | 1991-10-14 |
Family
ID=15594860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15492183A Granted JPS6048088A (ja) | 1983-08-26 | 1983-08-26 | 蛍光表示管の駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6048088A (ja) |
| DE (1) | DE3431259A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6388897U (ja) * | 1986-11-28 | 1988-06-09 | ||
| KR930006378Y1 (ko) * | 1990-12-31 | 1993-09-22 | 삼성전관 주식회사 | 형광표시장치의 구동회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757718B2 (ja) * | 1973-10-19 | 1982-12-06 | Hitachi Ltd | |
| GB1528021A (en) * | 1975-02-27 | 1978-10-11 | Int Computers Ltd | Graphical display apparatus |
| JPS5336977A (en) * | 1977-09-16 | 1978-04-05 | Stanley Electric Co Ltd | Method of manufacturing colored electric bulb |
| GB2090451B (en) * | 1980-12-16 | 1985-01-23 | Casio Computer Co Ltd | Electronic display |
| JPS57202050A (en) * | 1981-06-08 | 1982-12-10 | Futaba Corp | Fluorescent display unit |
-
1983
- 1983-08-26 JP JP15492183A patent/JPS6048088A/ja active Granted
-
1984
- 1984-08-24 DE DE19843431259 patent/DE3431259A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3431259C2 (ja) | 1990-08-23 |
| JPS6048088A (ja) | 1985-03-15 |
| DE3431259A1 (de) | 1985-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100559267B1 (ko) | 표시 장치 | |
| KR100902712B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR20100017485A (ko) | 화상 표시 방법 및 장치 | |
| JPS6355078B2 (ja) | ||
| JP2898027B2 (ja) | 表示装置及び表示装置の走査方法 | |
| JP2000020019A (ja) | 電界放出型表示装置 | |
| KR100363043B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| JPH0365558B2 (ja) | ||
| CN100483490C (zh) | 显示模块、显示面板的驱动方法以及显示设备 | |
| US6175344B1 (en) | Field emission image display and method of driving the same | |
| JP2000214820A (ja) | 表示装置の画像表示方法と駆動回路 | |
| JP4595177B2 (ja) | マトリクス型表示装置 | |
| JP3931470B2 (ja) | マトリクス型表示装置 | |
| JP3238718B2 (ja) | メモリ型表示パネルの駆動方法および装置 | |
| JP2796534B2 (ja) | 表示装置及びその駆動回路 | |
| JP3093726B2 (ja) | マトリクス駆動型表示装置及び表示方法 | |
| JP3642452B2 (ja) | マトリクス型表示装置の駆動回路 | |
| JP2757453B2 (ja) | 蛍光表示管装置 | |
| JP2000149835A (ja) | マトリクス型表示装置及びこれに用いる表示パネル | |
| JP3135533B2 (ja) | マトリクス駆動型表示装置及びその駆動方法 | |
| JPH06180558A (ja) | 気体放電表示パネル | |
| JP3121308B2 (ja) | 表示装置及び階調表示方法 | |
| JP2777121B2 (ja) | 表示装置、駆動回路、及び階調表示方法 | |
| JP2777122B2 (ja) | 表示装置、駆動回路、及び階調表示方法 | |
| JP2777125B2 (ja) | 表示装置、駆動回路、及び階調表示方法 |