JPH0365666B2 - - Google Patents
Info
- Publication number
- JPH0365666B2 JPH0365666B2 JP57011958A JP1195882A JPH0365666B2 JP H0365666 B2 JPH0365666 B2 JP H0365666B2 JP 57011958 A JP57011958 A JP 57011958A JP 1195882 A JP1195882 A JP 1195882A JP H0365666 B2 JPH0365666 B2 JP H0365666B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- receiving element
- integrated circuit
- semiconductor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/50—Encapsulations or containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置に係り、さらに具体的には
入射光に感応する受光素子を配設した半導体チツ
プと該受光素子を駆動するための回路素子、ある
いは受光素子からの光電変換された信号を処理す
るための回路素子をそなえた半導体集積回路チツ
プとをフエイスダウンボンデイングして一体化し
た半導体装置の構造に関するものである。
入射光に感応する受光素子を配設した半導体チツ
プと該受光素子を駆動するための回路素子、ある
いは受光素子からの光電変換された信号を処理す
るための回路素子をそなえた半導体集積回路チツ
プとをフエイスダウンボンデイングして一体化し
た半導体装置の構造に関するものである。
(b) 従来技術と問題点
例えばInSbやPbSnTe等の化合物半導体チツプ
にダイオードアレイを形成して受光素子群を構成
し、それら各受光素子への入射光量に応じて光電
変換された出力信号の処理は、通常、例えばSiか
らなる半導体集積回路チツプに構成した信号処理
回路によつてなされる。またこのような受光素子
と信号処理回路との接続は、従来、ワイヤボンデ
イングもしくはフエイスダウンボンデイング等の
技術を用いてなされていた。すなわちワイヤボン
デイング法では受光素子を配設した半導体チツプ
と該受光素子からの信号を処理するための回路素
子をそなえた半導体集積回路チツプとを並置し、
それらをAuあるいはAl細線等のボンデイングワ
イヤでボンデイングするものであるが、ボンデイ
ング作業が煩雑であり、信頼性にも劣り、占有空
間も大きくなるという欠点があつた。一方フエイ
スダウンボンデイング法では前記受光素子を配設
した半導体チツプと信号処理回路を構成した半導
体集積回路チツプとを対向配置し、これらをフエ
イスダウンボンデイング用のIn等の金属バンプを
用いてボンデイングするようにしたものである
が、この方法では受光素子を配設した半導体チツ
プの裏面側から光を入射する必要があるので、そ
の半導体チツプを薄く研磨して入射光が受光素子
の感光部まで到達するように加工する必要があつ
た。また受光素子を電荷注入素子で構成し、例え
ばSiからなる半導体集積回路チツプに構成した駆
動回路で駆動するような場合には、その受光素子
を構成した半導体チツプチツプ裏面側からの光の
入射が不可能となり、ワイヤボンデイング法で行
わざるを得ないような場合も生じ、前述のような
ボンデイング作業の煩雑化や信頼性の低下等を招
く結果となつていた。
にダイオードアレイを形成して受光素子群を構成
し、それら各受光素子への入射光量に応じて光電
変換された出力信号の処理は、通常、例えばSiか
らなる半導体集積回路チツプに構成した信号処理
回路によつてなされる。またこのような受光素子
と信号処理回路との接続は、従来、ワイヤボンデ
イングもしくはフエイスダウンボンデイング等の
技術を用いてなされていた。すなわちワイヤボン
デイング法では受光素子を配設した半導体チツプ
と該受光素子からの信号を処理するための回路素
子をそなえた半導体集積回路チツプとを並置し、
それらをAuあるいはAl細線等のボンデイングワ
イヤでボンデイングするものであるが、ボンデイ
ング作業が煩雑であり、信頼性にも劣り、占有空
間も大きくなるという欠点があつた。一方フエイ
スダウンボンデイング法では前記受光素子を配設
した半導体チツプと信号処理回路を構成した半導
体集積回路チツプとを対向配置し、これらをフエ
イスダウンボンデイング用のIn等の金属バンプを
用いてボンデイングするようにしたものである
が、この方法では受光素子を配設した半導体チツ
プの裏面側から光を入射する必要があるので、そ
の半導体チツプを薄く研磨して入射光が受光素子
の感光部まで到達するように加工する必要があつ
た。また受光素子を電荷注入素子で構成し、例え
ばSiからなる半導体集積回路チツプに構成した駆
動回路で駆動するような場合には、その受光素子
を構成した半導体チツプチツプ裏面側からの光の
入射が不可能となり、ワイヤボンデイング法で行
わざるを得ないような場合も生じ、前述のような
ボンデイング作業の煩雑化や信頼性の低下等を招
く結果となつていた。
(c) 発明の目的
本発明は前述の点に鑑みなされたもので、受光
素子を配設した半導体チツプと該受光素子を駆動
するための回路素子あるいは受光素子からの信号
を処理するための回路素子をそなえた半導体集積
回路チツプとをボンデイングワイヤを用いること
なく容易に一体構成し、もつて信頼性の高い、占
有空間も小さい、安価な半導体装置の提供を目的
とするものである。
素子を配設した半導体チツプと該受光素子を駆動
するための回路素子あるいは受光素子からの信号
を処理するための回路素子をそなえた半導体集積
回路チツプとをボンデイングワイヤを用いること
なく容易に一体構成し、もつて信頼性の高い、占
有空間も小さい、安価な半導体装置の提供を目的
とするものである。
(d) 発明の構成
本発明は受光素子を配設した半導体チツプと該
受光素子を駆動するための回路素子あるいは受光
素子からの信号を処理するための回路素子をそな
えた半導体集積回路チツプとをフエイスダウンボ
ンデイングしてなる構成において、前記半導体集
積回路チツプにおける受光素子対応領域を避けた
領域に前記回路素子を形成するとともに当該半導
体集積回路チツプの少なくとも受光素子対応領域
に光入射用透光孔を設けたことを特徴とするもの
である。
受光素子を駆動するための回路素子あるいは受光
素子からの信号を処理するための回路素子をそな
えた半導体集積回路チツプとをフエイスダウンボ
ンデイングしてなる構成において、前記半導体集
積回路チツプにおける受光素子対応領域を避けた
領域に前記回路素子を形成するとともに当該半導
体集積回路チツプの少なくとも受光素子対応領域
に光入射用透光孔を設けたことを特徴とするもの
である。
(e) 発明の実施例
以下本発明の実施例につき図面を参照して説明
する。
する。
第１図は本発明による半導体装置の１列構造を
説明するための概念的に示した要部断面図であ
り、第２図は第１図で示した半導体装置における
半導体集積回路チツプの構造を説明するための要
部平面図であつて、第１図と同等部分には同一符
号を付した。第１図において１は化合物半導体か
らなる半導体チツプであつて、その半導体チツプ
１の表面には図示を省略した受光素子群が構成し
てある。そして半導体チツプ１は、その裏面を例
えばセラミツク基板２表面の凹部に接着してあ
り、セラミツク基板２は実装用基台３上に固着し
てある。またセラミツク基板２表面には金属配線
４が配設されている。なお半導体チツプ１は、そ
の表面がセラミツク基板２表面とほぼ同一平面と
なるようにセラミツク基板１の凹部に接着してあ
る。そして受光素子を配設した半導体チツプ１の
表面に例えばInからなるフエイスダウンボンデイ
ング用の金属バンプ５を配設し、また各金属配線
４上にもボンデイング用の金属バンプ６が形成し
てある。そしてこれら金属バンプ５および６を用
いて半導体集積回路７が半導体チツプ１および金
属配線４の各々とボンデイングされている。その
半導体集積回路チツプ７は例えばSiからなり、そ
の表面つまり半導体チツプ１と対向する側には第
２図に示すごとく、受光素子対応領域を避けた領
域８（斜線で示した領域）に受光素子を駆動する
ための回路素子や受光素子からの信号を処理する
ための回路素子が形成してある。さらにその半導
体集積回路チツプ７の受光素子対応領域には光入
射用透光孔９が設けてある。そして領域８に形成
した集積回路と受光素子との間の信号は金属バン
プ５によつてボンデイングされた各ボンデイング
パツト５ａを通して入出力される。またその集積
回路への制御信号および電力供給や集積回路で処
理された信号の取出し等は金属バンプ６でボンデ
イングされた各ボンデイングパツド６ａを通して
なされる。そして第１図に示すような構成におい
て、光学レンズ１０を通した入射光１１を半導体
集積回路チツプ７に設けた透光孔９を通して半導
体チツプ１の表面に配設した受光素子へ入射する
ようになつている。
説明するための概念的に示した要部断面図であ
り、第２図は第１図で示した半導体装置における
半導体集積回路チツプの構造を説明するための要
部平面図であつて、第１図と同等部分には同一符
号を付した。第１図において１は化合物半導体か
らなる半導体チツプであつて、その半導体チツプ
１の表面には図示を省略した受光素子群が構成し
てある。そして半導体チツプ１は、その裏面を例
えばセラミツク基板２表面の凹部に接着してあ
り、セラミツク基板２は実装用基台３上に固着し
てある。またセラミツク基板２表面には金属配線
４が配設されている。なお半導体チツプ１は、そ
の表面がセラミツク基板２表面とほぼ同一平面と
なるようにセラミツク基板１の凹部に接着してあ
る。そして受光素子を配設した半導体チツプ１の
表面に例えばInからなるフエイスダウンボンデイ
ング用の金属バンプ５を配設し、また各金属配線
４上にもボンデイング用の金属バンプ６が形成し
てある。そしてこれら金属バンプ５および６を用
いて半導体集積回路７が半導体チツプ１および金
属配線４の各々とボンデイングされている。その
半導体集積回路チツプ７は例えばSiからなり、そ
の表面つまり半導体チツプ１と対向する側には第
２図に示すごとく、受光素子対応領域を避けた領
域８（斜線で示した領域）に受光素子を駆動する
ための回路素子や受光素子からの信号を処理する
ための回路素子が形成してある。さらにその半導
体集積回路チツプ７の受光素子対応領域には光入
射用透光孔９が設けてある。そして領域８に形成
した集積回路と受光素子との間の信号は金属バン
プ５によつてボンデイングされた各ボンデイング
パツト５ａを通して入出力される。またその集積
回路への制御信号および電力供給や集積回路で処
理された信号の取出し等は金属バンプ６でボンデ
イングされた各ボンデイングパツド６ａを通して
なされる。そして第１図に示すような構成におい
て、光学レンズ１０を通した入射光１１を半導体
集積回路チツプ７に設けた透光孔９を通して半導
体チツプ１の表面に配設した受光素子へ入射する
ようになつている。
次に第３図は本発明による半導体装置のその他
の実施例を説明するための概念的に示した要部断
面図であつて、第１図と同等部分には同一符号を
付した。図において１２は冷却基台であり、受光
素子を配設した半導体チツプ１はセラミツク基板
２の凹部に接着されて、冷却基台１２によつて所
定温度に冷却されるようになつている。また冷却
基台１２に連結されたコールドシールド１３が設
けられ、そのコールドシールド１３は半導体集積
回路チツプ７の裏面側と密着した形で配設され
る。そしてコールドシールド１３に設けた視野決
定用孔１４を通して入射光が半導体チツプ１表面
の受光素子に入射されるようになつている。この
ような構成においては、半導体集積回路チツプ７
がコールドシールド１３によつて冷却されるの
で、半導体集積回路チツプ７の発熱にもとづく不
要な背景信号を減少できる効果もある。
の実施例を説明するための概念的に示した要部断
面図であつて、第１図と同等部分には同一符号を
付した。図において１２は冷却基台であり、受光
素子を配設した半導体チツプ１はセラミツク基板
２の凹部に接着されて、冷却基台１２によつて所
定温度に冷却されるようになつている。また冷却
基台１２に連結されたコールドシールド１３が設
けられ、そのコールドシールド１３は半導体集積
回路チツプ７の裏面側と密着した形で配設され
る。そしてコールドシールド１３に設けた視野決
定用孔１４を通して入射光が半導体チツプ１表面
の受光素子に入射されるようになつている。この
ような構成においては、半導体集積回路チツプ７
がコールドシールド１３によつて冷却されるの
で、半導体集積回路チツプ７の発熱にもとづく不
要な背景信号を減少できる効果もある。
なお前述の実施例では半導体集積回路チツプ７
の形状が８角形のような多角形の場合について説
明したが、実装用基台や冷却基台の形状に応じて
４角形あるいは円形にすることもできる。また半
導体集積回路チツプには受光素子を駆動するため
の駆動回路素子と受光素子からの信号を処理する
ための信号処理回路素子とを構成するに限らず、
駆動回路素子または信号処理回路素子のいずれか
のみを構成することも可能である。
の形状が８角形のような多角形の場合について説
明したが、実装用基台や冷却基台の形状に応じて
４角形あるいは円形にすることもできる。また半
導体集積回路チツプには受光素子を駆動するため
の駆動回路素子と受光素子からの信号を処理する
ための信号処理回路素子とを構成するに限らず、
駆動回路素子または信号処理回路素子のいずれか
のみを構成することも可能である。
(f) 発明の効果
以上の説明から明らかなように本発明によれば
受光素子を配設した半導体チツプと駆動回路ある
いは信号処理回路を構成した半導体集積回路チツ
プとをボンデイングワイヤを用いることなく容易
に一体構成することができ、信頼性の高い、占有
空間の小さいコンパクトな半導体装置を安価に実
現できる利点を有する。
受光素子を配設した半導体チツプと駆動回路ある
いは信号処理回路を構成した半導体集積回路チツ
プとをボンデイングワイヤを用いることなく容易
に一体構成することができ、信頼性の高い、占有
空間の小さいコンパクトな半導体装置を安価に実
現できる利点を有する。
第１図は本発明による半導体装置の１例構造を
説明するための概念的に示した要部断面図、第２
は第１図で示した半導体装置における半導体集積
回路チツプの構造を説明するための要部平面図、
第３図は本発明による半導体装置のその他の実施
例を説明するための概念的に示した要部断面図で
ある。 図において、１は受光素子を配設した半導体チ
ツプ、２はセラミツク基板、３は実装用基台、４
は金属配線、５および６は金属バンプ、５ａおよ
び６ａはボンデイングパツド、７は半導体集積回
路チツプ、８は回路素子を形成した領域、９は光
入射用透光孔、１０は光学レンズ、１１は入射光
１２は冷却基台、１３はコールドシールド、１４
は視野決定用孔をそれぞれ示す。
説明するための概念的に示した要部断面図、第２
は第１図で示した半導体装置における半導体集積
回路チツプの構造を説明するための要部平面図、
第３図は本発明による半導体装置のその他の実施
例を説明するための概念的に示した要部断面図で
ある。 図において、１は受光素子を配設した半導体チ
ツプ、２はセラミツク基板、３は実装用基台、４
は金属配線、５および６は金属バンプ、５ａおよ
び６ａはボンデイングパツド、７は半導体集積回
路チツプ、８は回路素子を形成した領域、９は光
入射用透光孔、１０は光学レンズ、１１は入射光
１２は冷却基台、１３はコールドシールド、１４
は視野決定用孔をそれぞれ示す。
Claims (1)
- １ 受光素子を配設した半導体チツプと該受光素
子を駆動するための回路素子あるいは受光素子か
らの信号を処理するための回路素子をそなえた半
導体集積回路チツプとをフエイスダウンボンデイ
ングしてなる構成において、前記半導体集積回路
チツプにおける受光素子対応領域を避けた領域に
前記回路素子を形成するとともに当該半導体集積
回路チツプの少なくとも受光素子対応領域に光入
射用透光孔を設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011958A JPS58128762A (ja) | 1982-01-27 | 1982-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011958A JPS58128762A (ja) | 1982-01-27 | 1982-01-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58128762A JPS58128762A (ja) | 1983-08-01 |
| JPH0365666B2 true JPH0365666B2 (ja) | 1991-10-14 |
Family
ID=11792121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011958A Granted JPS58128762A (ja) | 1982-01-27 | 1982-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58128762A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1267468C (en) * | 1983-11-21 | 1990-04-03 | Optical device package | |
| JPH02277273A (ja) * | 1989-04-18 | 1990-11-13 | Fujitsu Ltd | 光検知装置 |
| JPH03259571A (ja) * | 1990-03-08 | 1991-11-19 | Fujitsu Ltd | 光検知装置 |
| US5418566A (en) * | 1990-09-10 | 1995-05-23 | Kabushiki Kaisha Toshiba | Compact imaging apparatus for electronic endoscope with improved optical characteristics |
| US6351027B1 (en) * | 2000-02-29 | 2002-02-26 | Agilent Technologies, Inc. | Chip-mounted enclosure |
| FR2819940B1 (fr) * | 2001-01-22 | 2003-10-17 | St Microelectronics Sa | Procede de fabrication d'un boitier semi-conducteur optique et boitier semi-conducteur optique |
| JP2002329873A (ja) * | 2001-05-01 | 2002-11-15 | Mitsubishi Electric Corp | 半導体モジュールおよび半導体装置 |
| JP4191954B2 (ja) * | 2002-05-17 | 2008-12-03 | 富士フイルム株式会社 | 撮像素子実装構造および撮像装置 |
| FR3081256B1 (fr) | 2018-05-18 | 2020-07-31 | St Microelectronics Grenoble 2 | Circuit d'emission/reception optique |
| FR3081257B1 (fr) * | 2018-05-18 | 2020-07-31 | St Microelectronics Grenoble 2 | Circuit d'emission/reception optique |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650008Y2 (ja) * | 1976-08-31 | 1981-11-24 | ||
| JPS5624752Y2 (ja) * | 1976-08-31 | 1981-06-11 |
-
1982
- 1982-01-27 JP JP57011958A patent/JPS58128762A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58128762A (ja) | 1983-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857746A (en) | Method for producing an optocoupler | |
| US5726500A (en) | Semiconductor hybrid component | |
| US6232655B1 (en) | Semiconductor element having external connection terminals, method of manufacturing the semiconductor element, and semiconductor device equipped with the semiconductor element | |
| US4720738A (en) | Focal plane array structure including a signal processing system | |
| JPS58128762A (ja) | 半導体装置 | |
| US6172351B1 (en) | Photoelectric integrated circuit device | |
| FR2570909B1 (fr) | Montage de pastille d'imageur a semi-conducteurs | |
| JPH1195072A (ja) | 光信号交換手段を備えた半導体装置 | |
| JPH05175545A (ja) | 光半導体装置 | |
| JP3440679B2 (ja) | 半導体装置 | |
| JPS6262475B2 (ja) | ||
| JP2560456B2 (ja) | 半導体チップの実装構造 | |
| JP2503532B2 (ja) | 光半導体素子用サブマウント | |
| JPS6258553B2 (ja) | ||
| TWI829297B (zh) | 使用具有槽體之玻璃罩之影像感測器封裝件及其製造方法 | |
| US20010052635A1 (en) | Semiconductor integrated circuit device | |
| JP3112243B2 (ja) | フォトダイオードアレイモジュール | |
| JPS62131555A (ja) | 半導体集積回路装置 | |
| JPH11354767A (ja) | イメージセンサ実装体 | |
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| JPH0629569A (ja) | フォトカプラ | |
| JPS6041735Y2 (ja) | 半導体光センサ | |
| JPS60212075A (ja) | 撮像素子構体 | |
| KR100359790B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04367285A (ja) | 光電変換半導体装置 |