JPH0366175A - Vertical type point-contact quantum effect device and its manufacture - Google Patents
Vertical type point-contact quantum effect device and its manufactureInfo
- Publication number
- JPH0366175A JPH0366175A JP20299389A JP20299389A JPH0366175A JP H0366175 A JPH0366175 A JP H0366175A JP 20299389 A JP20299389 A JP 20299389A JP 20299389 A JP20299389 A JP 20299389A JP H0366175 A JPH0366175 A JP H0366175A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- layer
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
[概要]
ソース領域とドレイン領域とを、寸法を小さくすること
によりキャリアの準位を量子化したポイントコンタクト
チャネル領域で接続したポイントコンタクト量子効実装
置に関し、
新たな構造を有するポイントコンタクト量子効実装置を
提案することを目的とし、
主表面を有する1導電型の第1半導体層と、該主表面上
に形成された逆導電型の第2半導体層と、該第2半導体
層上に形成された該1導電型の第3半導体層と、該第2
半導体層中に形成され、該第1半導体層と第3半導体層
とを接続し、キャリアの準位が量子化される寸法を有す
る該1導電型の半導体ポイントコンタクト領域とを有す
るように構成する。[Detailed Description of the Invention] [Summary] A new structure regarding a point contact quantum effect device in which a source region and a drain region are connected by a point contact channel region in which the carrier level is quantized by reducing the dimensions. The purpose of the present invention is to propose a point contact quantum effect device having a first semiconductor layer of one conductivity type having a main surface, a second semiconductor layer of the opposite conductivity type formed on the main surface, and a second semiconductor layer of the opposite conductivity type formed on the main surface. a third semiconductor layer of the first conductivity type formed on the second semiconductor layer;
a semiconductor point contact region of the first conductivity type formed in the semiconductor layer, connecting the first semiconductor layer and the third semiconductor layer, and having dimensions such that carrier levels are quantized; .
[産業上の利用分野]
本発明は半導体装置に関し、特に、ソース領域とドレイ
ン領域とを、寸法を小さくすることによりキャリアの準
位を量子化したポイントコンタクトチャネル領域で接続
したポイントコンタクト量子効実装置に関する。[Industrial Application Field] The present invention relates to a semiconductor device, and in particular to a point contact quantum effect semiconductor device in which a source region and a drain region are connected by a point contact channel region whose carrier level is quantized by reducing the dimensions. Regarding equipment.
[従来の技術]
第2図(A)、(B)、((lに従来の技術による横型
ポイントコンタクト量子効実装置を示す6第2図(A)
が平面図を示し、第2図(B)が断面図を示す。[Prior art] Fig. 2 (A), (B), ((l) shows a horizontal point contact quantum effect device according to the prior art.6 Fig. 2 (A)
shows a plan view, and FIG. 2(B) shows a cross-sectional view.
第2図(A)に示すように、半導体表面上にゲト電極5
2a、52bか形成されている。これらのゲート電極5
2a、52bに挾まれた部分がポイントコンタクトチャ
ネル領域を形成し、図中、左方にソース領域51、上方
にドレイン領域53が形成される。As shown in FIG. 2(A), a gate electrode 5 is placed on the semiconductor surface.
2a and 52b are formed. These gate electrodes 5
A portion sandwiched between 2a and 52b forms a point contact channel region, and a source region 51 is formed on the left side in the figure, and a drain region 53 is formed above.
第2(B)に示す断面図を参照すると、半絶縁性(S、
I 、 ) GaAs基板54の上に、真性(i型)
GaAs層55が形成され、その上にn 型AlGaA
s層56が形成されている。すなわち、n 型AlGa
As56が電子供給層となり、i型GaAs層55が電
子走行層を形成する。図中、i型GaAs層55の表面
に破線で示した層58が電子供給層56からの電子の供
給を受けた2次元電子ガスを示す、半導体表面上にはゲ
ート電[i 52 a、52bがショットキ接触を形成
して配置されている。これらのゲート電極52a、52
bに電圧を印加するとゲート電極下に空乏層59が拡が
る。すなわち、空乏層となった部分からはキャリアが追
い出され、導電性がなくなる。空乏層にならなかった微
小な領域が、−ン・ヤネル領域となってソース領域51
とドレイン領域53をポイントコンタクトで接続する。Referring to the cross-sectional view shown in second (B), semi-insulating (S,
I, ) On the GaAs substrate 54, an intrinsic (i-type)
A GaAs layer 55 is formed on which n-type AlGaA
An s layer 56 is formed. That is, n-type AlGa
As 56 becomes an electron supply layer, and the i-type GaAs layer 55 forms an electron transit layer. In the figure, a layer 58 indicated by a broken line on the surface of the i-type GaAs layer 55 represents a two-dimensional electron gas supplied with electrons from the electron supply layer 56. Gate electrodes [i 52 a, 52 b are arranged forming a Schottky contact. These gate electrodes 52a, 52
When a voltage is applied to b, a depletion layer 59 expands under the gate electrode. In other words, carriers are expelled from the depletion layer and the conductivity is lost. The minute region that did not become a depletion layer becomes a negative layer region and becomes a source region 51.
and the drain region 53 are connected by point contact.
゛−−−で、ゲート電極52a、52bは、たとえば
12図(A)に元す厚い部分の幅が約1μmで 、そ
の間隔は最も狭い部分で約250nn+である。ゲート
電極52a、52bにバイアス電圧を加えて空乏層59
・を成長させることにより、2次元電子ガスの通り路で
あるチャネル領域の幅は約数質Å以下まで狭くなる。こ
のように幅か狭くなったチャネル領域においては、特に
低温(たとえば約1.2°K)ではキャリアの準位か量
子化する。In ``---, the gate electrodes 52a and 52b are, for example,
The width of the thick portion shown in FIG. 12(A) is approximately 1 μm, and the interval between the thick portions is approximately 250 nn+ at the narrowest portion. A bias voltage is applied to the gate electrodes 52a and 52b to form a depletion layer 59.
By growing . . . , the width of the channel region, which is a path for two-dimensional electron gas, is narrowed to less than a submultiple Å. In the channel region whose width is narrowed in this manner, carrier levels are quantized, especially at low temperatures (for example, about 1.2°K).
第2図(C)は第2図(A>、(B)に示すような横型
ポイントコンタクト量子効実装置のゲート電圧に対する
ソース・ドレイン抵抗の特性の例を示す。逆バイアスの
ゲート電極の絶対値を減少するにしたがって、ソース・
トレイン抵抗が減少している。なお、測定は約1.2°
にで行ったものである。キャリアの準位が量子化されて
いるため、ソース・ドレイン抵抗がステップ状に変化し
ているのが観察される。抵抗をコンダクタンスに変換す
ると、ゲート電圧の変化に対してコンタクタンスは2e
”/hの準位で変化することが分かる。すなわち、チャ
ネル領域のキャリアの準位は量子化されていることが分
かる。Figure 2 (C) shows an example of the characteristics of the source/drain resistance with respect to the gate voltage of a lateral point contact quantum effect device as shown in Figure 2 (A>, (B)). As the value decreases, the source
Train resistance is reduced. In addition, the measurement is approximately 1.2°
I went there. Because the carrier levels are quantized, it is observed that the source/drain resistance changes in a step-like manner. When resistance is converted to conductance, the conductance is 2e for changes in gate voltage.
It can be seen that the level of carriers in the channel region is quantized.
このような、ソース領域とドレイン領域とを量子化した
チャネル領域で接続したポイントコンタクト量子効実装
置を用いいることによって、種々の半導体装置を構成す
ることが期待されている。It is expected that various semiconductor devices can be constructed by using such a point contact quantum effect device in which a source region and a drain region are connected by a quantized channel region.
[発明が解決しようとする課題]
ポイントコンタクト量子効実装置が提案されているが、
その可能性を十分利用するためには、さらに様々な検討
が望まれる。[Problem to be solved by the invention] Point contact quantum effect devices have been proposed, but
In order to fully utilize this possibility, various further studies are required.
本発明の目的は、新たな構造を有するポイントコンタク
ト量子効実装置を提案することである。The purpose of the present invention is to propose a point contact quantum effect device with a new structure.
本発明の他の目的は、新たな構造を有するポイントコン
タクト量子効実装置の製造方法を提案することである。Another object of the present invention is to propose a method for manufacturing a point contact quantum effect device having a new structure.
[課題を解決するための手段]
第1図は本発明の基本実施例を示す断面図である。図に
おいて、基板7の上に第1半導体層1、第2半導体層2
、第3半導体層3が順次積層され、第2半導体層2の中
の微小部分に半導体ポイントコンタクト領域5が形成さ
れている。第1半導体層1、第3半導体層3、及び半導
体ポイントコンタクト領域5が1導電型を有し、第2半
導体層2が逆導電型を有する。第1半導体層1と第3半
導体層3がソース/ドレイン領域を形威し、半導体ポイ
ントコンタクト領域5がチャネル領域を構成し、第2半
導体層2が接合ゲート領域を形成する。[Means for Solving the Problems] FIG. 1 is a sectional view showing a basic embodiment of the present invention. In the figure, a first semiconductor layer 1 and a second semiconductor layer 2 are provided on a substrate 7.
, a third semiconductor layer 3 are sequentially stacked, and a semiconductor point contact region 5 is formed in a minute portion in the second semiconductor layer 2. The first semiconductor layer 1, the third semiconductor layer 3, and the semiconductor point contact region 5 have one conductivity type, and the second semiconductor layer 2 has the opposite conductivity type. The first semiconductor layer 1 and the third semiconductor layer 3 form the source/drain region, the semiconductor point contact region 5 forms the channel region, and the second semiconductor layer 2 forms the junction gate region.
すなわち、第1図のW4造全体として縦型接合ゲト構造
のポイントコンタクト量子効実装置を形成する。半導体
ポイントコンタクト領域5はゲート領域2に逆バイアス
電圧を印加することによって、容易にその内のキャリア
の準位が量子化されるような寸法を有する。That is, the W4 structure shown in FIG. 1 as a whole forms a point contact quantum effect device having a vertical junction gate structure. The semiconductor point contact region 5 has dimensions such that carrier levels therein can be easily quantized by applying a reverse bias voltage to the gate region 2.
[作用1
ゲート領域2とチャネル領域5との間にはpn接合が存
在し、ゲートバイアス電圧の大きさによって空乏層の実
効幅が変化する。ゲート領域2に逆バイアス電圧を印加
して空乏層を延ばし、導電性を有するチャネル領域5の
幅を非常に狭くすると、その内のキャリアの状態は量子
化する。この状態でソース領域1とドレイン領域3との
間に電流を流すとその量子化状態に応じた階段的な特性
が得られる。[Operation 1] A pn junction exists between the gate region 2 and the channel region 5, and the effective width of the depletion layer changes depending on the magnitude of the gate bias voltage. When a reverse bias voltage is applied to the gate region 2 to extend the depletion layer and the width of the conductive channel region 5 is made very narrow, the state of carriers therein becomes quantized. When a current is passed between the source region 1 and the drain region 3 in this state, a stepped characteristic corresponding to the quantization state is obtained.
[実施例]
第3図(A)〜(E)に本発明の実施例による縦型ポイ
ントコンタクト量子効実装置を示す。[Embodiment] FIGS. 3(A) to 3(E) show a vertical point contact quantum effect device according to an embodiment of the present invention.
第3図(A)は単チャネル型縦型ポイントコンタクト量
子効実装置を示す。半絶縁性GaAs基板7の上にn型
GaAs層1を形成し、その上にp型GaAs層2を形
成し、さらにその表面にn型GaAs層3を形成してい
る。P型GaAs層2内にポイントコンタクト領域5が
形成され、n型GaAs層1と3とを接続している。ま
た、n型GaAs層3内にp型G’aAs領域2°が設
けられ、p型GaAs層2を表面に導出している。n型
GaAs層1がソース領域、p型GaAs層2がゲート
領域、n型GaAs層3がドレイン領域として働く。表
面のp型ゲート領域2°上にゲート電極12、ドレイン
領域3上にドレイン電@13が形成されている。ソース
領域1は接地されており、別の場所で表面上に引き出さ
れている。FIG. 3A shows a single channel vertical point contact quantum effect device. An n-type GaAs layer 1 is formed on a semi-insulating GaAs substrate 7, a p-type GaAs layer 2 is formed thereon, and an n-type GaAs layer 3 is further formed on the surface thereof. A point contact region 5 is formed in the P-type GaAs layer 2 and connects the N-type GaAs layers 1 and 3. Further, a p-type G'aAs region 2° is provided in the n-type GaAs layer 3, and the p-type GaAs layer 2 is led out to the surface. The n-type GaAs layer 1 functions as a source region, the p-type GaAs layer 2 functions as a gate region, and the n-type GaAs layer 3 functions as a drain region. A gate electrode 12 is formed on the p-type gate region 2° on the surface, and a drain electrode @13 is formed on the drain region 3. The source region 1 is grounded and brought out onto the surface at another location.
たとえば、n型ソース領域1は約5000人の8
厚さと約1 x 10 crm−3の不純物濃度を有
する。For example, the n-type source region 1 has a thickness of about 5000 nm and an impurity concentration of about 1 x 10 cm-3.
n型チャネル領域5は約500人の厚さと約3×101
6CI−3の不純物濃度を有する。また、n型ドレイン
領域3は約2000人の厚さと約1×1018CI−3
の不純物濃度を有する。The n-type channel region 5 has a thickness of about 500mm and a thickness of about 3×101
It has an impurity concentration of 6CI-3. In addition, the n-type drain region 3 has a thickness of about 2000 mm and about 1×10 18 CI-3
It has an impurity concentration of
第3図(A)に示した単チャネル型ポイントコンタクト
量子効実装置を、たとえば液体ヘリウム温度に冷却し、
ゲート電極12に逆バイアス電圧を印加してチャネル領
域5の実効的チャネル幅を狭くし、その内の準位を量子
化し、ソース領域1、ドレイン領域3の間に電流を流す
ことにより量子化特性を得ることができる。The single channel point contact quantum effect device shown in FIG. 3(A) is cooled to, for example, liquid helium temperature,
Applying a reverse bias voltage to the gate electrode 12 narrows the effective channel width of the channel region 5, quantizes the level therein, and flows a current between the source region 1 and the drain region 3 to change the quantization characteristic. can be obtained.
第3図(B)はチャネルの数を複数にした複数チャネル
型ポイントコンタクト量子効実装置を示す。FIG. 3(B) shows a multi-channel point contact quantum effect device having a plurality of channels.
第3図(A)の場合と比較して、チャネル領域が第1チ
ャネル領域5−1、第2チヤネル領域50
2と複数になっている。これら複数のチャネル領域5−
1.5−2は互いに近接して配置し、互いに干渉をする
ように構成してもよい。Compared to the case of FIG. 3(A), there are a plurality of channel regions including a first channel region 5-1 and a second channel region 502. These plural channel regions 5-
1.5-2 may be arranged close to each other and configured to interfere with each other.
第3図(A)、(B)に示したポイントコンタクト量子
効実装置はキャリアが下から上に流れる倒立型構造であ
るが、正立型構造を形成することもできる。Although the point contact quantum effect devices shown in FIGS. 3A and 3B have an inverted structure in which carriers flow from bottom to top, an upright structure can also be formed.
第3図(C)は正立型ポイントコンタクト量子効実装置
を示す。半絶縁性GaAs基板7の上にn型GaAs層
21が形成され、その上にp型GaAs層22、n型G
aAs層23が形成される。その後、p型GaAs層2
2のポイントコンタクト領域となる微小部分25及び周
囲の部分28をn型に変換する。また、p型GaAs層
22を表面に引き出すためのp空領域22゛を形成する
。n型GaAs層23によってソース領域を形成し、p
型GaAs層422.22°によってゲート領域を形成
し、n型GaAs領域21.28.29によってドレイ
ン領域を形成する。これらソース、ゲート、トレインの
各領域の上にソース電極33、ゲートt&32、ドレイ
ン電極31を形成する。このようにして、正立型ポイン
トコンタクト量子効実装置が形成される。なお、単チャ
ネルの場合を示したが、複数チャネルとすることかでき
るのは自明であろう。FIG. 3(C) shows an upright point contact quantum effect device. An n-type GaAs layer 21 is formed on a semi-insulating GaAs substrate 7, and a p-type GaAs layer 22 and an n-type GaAs layer 21 are formed on the semi-insulating GaAs substrate 7.
An aAs layer 23 is formed. After that, the p-type GaAs layer 2
The minute portion 25 and the surrounding portion 28, which will become the point contact region of No. 2, are converted to n-type. Furthermore, a p-vacancy region 22' is formed for drawing out the p-type GaAs layer 22 to the surface. A source region is formed by an n-type GaAs layer 23, and a p-type GaAs layer 23 forms a source region.
The gate region is formed by the type GaAs layer 422.22°, and the drain region is formed by the n-type GaAs region 21.28.29. A source electrode 33, a gate t&32, and a drain electrode 31 are formed on each of the source, gate, and train regions. In this way, an upright point contact quantum effect device is formed. Although the case of a single channel is shown, it is obvious that a plurality of channels can be used.
チャネル領域の形状は、特に制限されないか、たとえば
第3図(D)に示すような、円形ないしは第3図(E)
に示すような矩形形状とするのが便宜である。ここで、
ゲート領域に逆バイアス電圧を印加することによって空
乏層を延はし、実効的チャネル領域の面積を小さくし、
その内におけるキャリアの準位を量子化する必要がある
。このため、チャネル領域の寸法は量子化を十分可能と
するように選択する。たとえば、その直径又は短辺の長
さが約25000程度とする。The shape of the channel region is not particularly limited, and may be circular as shown in FIG. 3(D) or as shown in FIG. 3(E).
It is convenient to have a rectangular shape as shown in FIG. here,
By applying a reverse bias voltage to the gate region, the depletion layer is extended and the area of the effective channel region is reduced.
It is necessary to quantize the carrier levels within it. For this reason, the dimensions of the channel region are selected to allow sufficient quantization. For example, the diameter or the length of the short side is about 25,000.
次に、以上のべたような、縦型ポイントコンタクト量子
効実装置を製造する方法について説明する。Next, a method for manufacturing the vertical point contact quantum effect device as described above will be explained.
第4図(A)、(B)は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法を説明するため
の断面図である。FIGS. 4(A) and 4(B) are cross-sectional views for explaining a method of manufacturing a vertical point contact quantum effect device according to an embodiment of the present invention.
1
2
まず、第4図(A)に示すように、半絶縁性GaAs基
板7の上に分子線エピタキシ(MBE)又は有機金属気
相成長法(MOCVD)によって、n型GaAs層41
、n 型GaAs層42、n型GaAs層43をエピタ
キシャルに成長する。これらのエピタキシャル層上にホ
トレジスト層を形成し、電子ビム露光により100nn
+以下の微小なイオン注入用パターンを露光し、現像し
て微小なマスク44を形成する。1 2 First, as shown in FIG. 4(A), an n-type GaAs layer 41 is formed on a semi-insulating GaAs substrate 7 by molecular beam epitaxy (MBE) or metal organic chemical vapor deposition (MOCVD).
, an n-type GaAs layer 42, and an n-type GaAs layer 43 are grown epitaxially. A photoresist layer was formed on these epitaxial layers, and a 100nm layer was formed by electron beam exposure.
A minute mask 44 is formed by exposing and developing a minute ion implantation pattern of + or less.
次に、第4図(B)に示すように、この微小なマスク4
4を介してn 型層42にBeのイオン注入を行い、n
−層42をp+型に変換する。n−型層42のマスク4
4直下部分を除いた部分がp1領域45に変換され、n
型領域41とn型層43とは微小なn−型層42°によ
って接続される。Next, as shown in FIG. 4(B), this minute mask 4 is
Be ions are implanted into the n-type layer 42 through the n-type layer 42.
- converting layer 42 to p+ type; Mask 4 of n-type layer 42
The part excluding the part immediately below 4 is converted to p1 area 45, and n
The type region 41 and the n-type layer 43 are connected by a minute n-type layer 42°.
このようにして、微小なチャネル領域を形成することが
できる。In this way, a minute channel region can be formed.
たとえば、n型GaAs層41は厚さ5000人、不純
eI潰度1×1018CI11−3程度、n−型GaA
s層42は厚さ500Å、不純物濃度3×10160「
3程度、n型GaAs層43は厚さ2000大、不純物
濃度i x i o 18cm’程、度とし、p+型の
イオン注入領域45は不純物濃度がI X 1018C
l’程度以上となるようにする。For example, the n-type GaAs layer 41 has a thickness of 5,000 layers, an impurity eI degree of collapse of about 1×1018 CI11-3, and an n-type GaAs
The s layer 42 has a thickness of 500 Å and an impurity concentration of 3×10160
The n-type GaAs layer 43 has a thickness of about 2,000 cm and an impurity concentration of about 18 cm, and the p+ type ion implantation region 45 has an impurity concentration of about I x 1018 cm.
It should be about l' or more.
なお、単チャネル型の場合を説明したが、マスク44を
複数個設けることによって、マルチチャネル型構造を形
成することもできる。Although a single channel structure has been described, a multichannel structure can also be formed by providing a plurality of masks 44.
なお、ポイントコンタクト量子効実装置を作成した後、
周囲をメサエッチングするか、周囲に酸素等の不活性イ
オンのイオン注入を行って各装置のアイソレーションを
行う。In addition, after creating the point contact quantum effect device,
Isolate each device by mesa-etching the surrounding area or implanting inert ions such as oxygen into the surrounding area.
第5図(A)、(B)は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法を示す。FIGS. 5A and 5B show a method for manufacturing a vertical point contact quantum effect device according to an embodiment of the present invention.
第5図(A)において、半絶縁性GaAs基板7の上に
n型GaAs層41、p型GaAs層46、n型GaA
s層43を順次MBE、またはMOCVDによってエピ
タキシャルに成長する。すなわち、半絶縁性基板7の上
にnpn構造が形成される。In FIG. 5(A), on a semi-insulating GaAs substrate 7, an n-type GaAs layer 41, a p-type GaAs layer 46, an n-type GaAs
The s-layer 43 is epitaxially grown by MBE or MOCVD. That is, an npn structure is formed on the semi-insulating substrate 7.
たとえば、n型層41は厚さ5000人、不純 3
4
物濃度1 x 1018cn+−3程度、p型層46は
厚さ5oo大、不純物濃度I X 1018Cl’程度
、n型層43は厚さ2000大、不純物濃度1×101
8CIll−3程度とする。For example, the n-type layer 41 has a thickness of 5,000 layers and an impurity concentration of about 1 x 1018 cn+-3, the p-type layer 46 has a thickness of 50 mm and an impurity concentration of about I x 1018 Cl', and the n-type layer 43 has a thickness of 2000 layers. Large, impurity concentration 1×101
It should be about 8CIll-3.
次に、この構造の表面間から第5図(B)に示すように
、F I B (focused ion beal)
によるイオン注入を行う。たとえば、直径約100nf
flに絞ったシリコンイオンビームを表面からp型層4
6の微小部分にイオン注入する。Siを打ち込まれた領
域はn型領域48に変換される。このようにして、微小
なチャネル領域が形成できる。なお、単チャネルの場合
を説明したが、複数の点にFIBによるイオン注入を行
うことによってマルチチャネルの構造を形成することも
できる。Next, as shown in FIG. 5(B), from between the surfaces of this structure, a focused ion beal (FIB)
Perform ion implantation using For example, about 100nf in diameter
A silicon ion beam focused on fl is applied to the p-type layer 4 from the surface.
Ions are implanted into the minute portion of No. 6. The Si implanted region is converted to an n-type region 48. In this way, a minute channel region can be formed. Although the case of a single channel has been described, a multi-channel structure can also be formed by performing ion implantation at multiple points using FIB.
以上、実施例に沿って説明したか、本発明はこれらに制
限されるものではない。たとえば、種々の変更、改良、
組み合わせ等が可能なことは当業者には自明であろう。Although the present invention has been described above based on the embodiments, the present invention is not limited thereto. For example, various changes, improvements,
It will be obvious to those skilled in the art that combinations and the like are possible.
5
[発明の効果]
以上説明したように、本発明によれば、縦型ポイントコ
ンタクト量子効実装置が提供される。5 [Effects of the Invention] As explained above, according to the present invention, a vertical point contact quantum effect device is provided.
この縦型ポイントコンタクト量子効実装置は、横型装置
と比較して表面占有面積を小さくすることができ、集積
化が容易であることが期待される。This vertical point contact quantum effect device can occupy a smaller surface area than a horizontal device, and is expected to be easier to integrate.
また、キャリアの流れるチャネル領域を直接Pn接合で
囲むので、制御はより効果的に行えることが期待される
。Furthermore, since the channel region through which carriers flow is directly surrounded by a Pn junction, it is expected that control can be performed more effectively.
また、表面チャネル型ショットキゲート量子効実装置と
共に種々の回路を構成する設計の自由度を増大させる。Further, the degree of freedom in designing various circuits together with the surface channel type Schottky gate quantum effect device is increased.
第1図は本発明の基本実施例を示す断面図、第2図(A
)、(B)、(C)は従来の技術による横型ポイントコ
ンタクト量子効実装置を説明する図であり、第2図(A
)は平面図、第2図(B)は断面図、第2図(C)は特
性を示すグラフ、
6
第3図(A)〜(E)は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置を説明する図であり、第3
図(A)は単チャネル型量子効実装置の断面図、第3図
(B)は複数チャネル型量子効実装置の断面図、第3図
(C)は正立型量子効実装置の断面図、第3図(D)、
(’E)はチャネル形状を示す平面図、
第4図<A)、(B)は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の2工程を示す
半導体m造の断面図、
第5図(A)、(B)は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の2工程を説明
するための半導体構造の断面図である。
第3半導体層(ソース/ドレイン
領域)
半導体ポイン1〜コンタクト領域
〈チャネル領域)
基板
図において、
1 第1半導体層(ソース/ドレイン領域)
2 第2半導体層(ゲート領域)7
8
第3図
(A)エピタキシャル成長
(A)エピタキシャル成長とマスク形成1
(B)イオン注入
(B)FIBによるイオン注入
第4図
第5図FIG. 1 is a sectional view showing a basic embodiment of the present invention, and FIG. 2 (A
), (B), and (C) are diagrams illustrating a horizontal point contact quantum effect device according to the conventional technology, and FIG.
) is a plan view, FIG. 2(B) is a cross-sectional view, FIG. 2(C) is a graph showing characteristics, and 6 FIGS. 3(A) to (E) are vertical point contact quantum according to embodiments of the present invention. It is a figure explaining an effect device, and the third
Figure (A) is a cross-sectional view of a single-channel quantum effect device, Figure 3 (B) is a cross-sectional view of a multi-channel quantum effect device, and Figure 3 (C) is a cross-section of an upright quantum effect device. Figure, Figure 3 (D),
('E) is a plan view showing the channel shape, and FIGS. 4A and 4B are cross sections of a semiconductor structure showing two steps of a method for manufacturing a vertical point contact quantum effect device according to an embodiment of the present invention. 5A and 5B are cross-sectional views of a semiconductor structure for explaining two steps of a method for manufacturing a vertical point contact quantum effect device according to an embodiment of the present invention. Third semiconductor layer (source/drain region) Semiconductor point 1 to contact region (channel region) In the substrate diagram, 1 first semiconductor layer (source/drain region) 2 second semiconductor layer (gate region) 7 8 FIG. A) Epitaxial growth (A) Epitaxial growth and mask formation 1 (B) Ion implantation (B) Ion implantation by FIB Figure 4 Figure 5
Claims (3)
と、 該主表面上に形成された逆導電型の第2半導体層(2)
と、 該第2半導体層(2)上に形成された該1導電型の第3
半導体層(3)と、 該第2半導体層(2)中に形成され、該第1半導体層(
1)と第3半導体層(3)とを接続し、キャリアの準位
が量子化される寸法を有する該1導電型の半導体ポイン
トコンタクト領域(5)と を有する縦型ポイントコンタクト量子効実装置。(1), a first conductivity type semiconductor layer having a main surface (1)
and a second semiconductor layer (2) of opposite conductivity type formed on the main surface.
and a third semiconductor layer of the first conductivity type formed on the second semiconductor layer (2).
a semiconductor layer (3), formed in the second semiconductor layer (2) and in the first semiconductor layer (
1) and a third semiconductor layer (3), a vertical point contact quantum effect device comprising a semiconductor point contact region (5) of the first conductivity type having dimensions such that carrier levels are quantized. .
導電型の第2半導体層(2)を形成する工程と、 該第2半導体層(2)上に該1導電型の第3半導体層(
3)を形成する工程と、 該第2半導体層(2)の微小部分であってキャリアの準
位が量子化される寸法を有する微小部分に該第1導電型
の不純物をドープして該1導電形に変換し、該第1半導
体層(1)と該第3半導体層(3)を同導電型領域のポ
イントコンタクトで接続する工程と を有する縦型ポイントコンタクト量子効実装置の製造方
法。(2) forming a second semiconductor layer (2) of an opposite conductivity type on the main surface of the first semiconductor layer (1) of one conductivity type; and forming a second semiconductor layer (2) of the first conductivity type on the second semiconductor layer (2); The third semiconductor layer of the mold (
3), and doping the impurity of the first conductivity type into a minute portion of the second semiconductor layer (2) having a dimension that allows carrier levels to be quantized; A method for manufacturing a vertical point contact quantum effect device, comprising a step of converting the conductivity type to a conductivity type and connecting the first semiconductor layer (1) and the third semiconductor layer (3) with a point contact in the same conductivity type region.
1導電型で不純物が濃度の少ない第2半導体層(2)を
形成する工程と、 該第2半導体層(2)上に該1導電型の第3半導体層(
3)を形成する工程と、 該第3半導体層(3)上にポイントコンタクトを形成す
べき微小部分を覆うマスクを形成する工程と、 該マスクを介して該第2半導体層(2)に逆導電型の不
純物をドープし、キャリアの準位が量子化される寸法を
有するポイントコンタクト領域を除いて該第2半導体層
(2)を逆導電型に変換する工程と を有する縦型ポイントコンタクト量子効実装置の製造方
法。(3) forming a second semiconductor layer (2) of one conductivity type with a low impurity concentration on the main surface of the first semiconductor layer (1) of one conductivity type; ) on the third semiconductor layer of the first conductivity type (
3); forming a mask on the third semiconductor layer (3) to cover a minute portion where a point contact is to be formed; and forming a mask on the second semiconductor layer (2) through the mask. a step of doping impurities of a conductivity type and converting the second semiconductor layer (2) to an opposite conductivity type except for a point contact region having dimensions in which carrier levels are quantized. Method for manufacturing an effective device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299389A JPH0366175A (en) | 1989-08-04 | 1989-08-04 | Vertical type point-contact quantum effect device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299389A JPH0366175A (en) | 1989-08-04 | 1989-08-04 | Vertical type point-contact quantum effect device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366175A true JPH0366175A (en) | 1991-03-20 |
Family
ID=16466557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20299389A Pending JPH0366175A (en) | 1989-08-04 | 1989-08-04 | Vertical type point-contact quantum effect device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366175A (en) |
-
1989
- 1989-08-04 JP JP20299389A patent/JPH0366175A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144242B1 (en) | Compound semiconductor integrated circuit device | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| EP0202383A1 (en) | Semiconductor device using holes as charge carriers | |
| US5422502A (en) | Lateral bipolar transistor | |
| JP2000332233A (en) | Semiconductor device and manufacturing method thereof | |
| US12040367B2 (en) | Ohmic contacts with direct access pathways to two-dimensional electron sheets | |
| EP0194197B1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| KR900000585B1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US5101245A (en) | Field effect transistor and method for making same | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| KR100548047B1 (en) | Field Effect Transistor | |
| JP2002009253A (en) | Semiconductor device and method of manufacturing the same | |
| JPH07307462A (en) | Semiconductor device and manufacturing method thereof | |
| EP0092645A2 (en) | Transistor and circuit including a transistor | |
| JPH0366175A (en) | Vertical type point-contact quantum effect device and its manufacture | |
| JP4631104B2 (en) | Manufacturing method of semiconductor device | |
| KR940006690B1 (en) | Semiconductor device | |
| KR100752538B1 (en) | Bipolar transistor | |
| JPH0249465A (en) | Compound semiconductor device and manufacture thereof | |
| JPH0359579B2 (en) | ||
| JPH06334175A (en) | Tunnel transistor and manufacture thereof | |
| KR910006751B1 (en) | Semiconductor integrated circuit device and its manufacturing method | |
| US12439653B2 (en) | Multi-layer hybrid edge termination for III-N power devices | |
| JPH0496274A (en) | High speed semiconductor device |