JPH0366175A - 縦型ポイントコンタクト量子効果装置とその製造方法 - Google Patents
縦型ポイントコンタクト量子効果装置とその製造方法Info
- Publication number
- JPH0366175A JPH0366175A JP20299389A JP20299389A JPH0366175A JP H0366175 A JPH0366175 A JP H0366175A JP 20299389 A JP20299389 A JP 20299389A JP 20299389 A JP20299389 A JP 20299389A JP H0366175 A JPH0366175 A JP H0366175A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- layer
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ソース領域とドレイン領域とを、寸法を小さくすること
によりキャリアの準位を量子化したポイントコンタクト
チャネル領域で接続したポイントコンタクト量子効実装
置に関し、 新たな構造を有するポイントコンタクト量子効実装置を
提案することを目的とし、 主表面を有する１導電型の第１半導体層と、該主表面上
に形成された逆導電型の第２半導体層と、該第２半導体
層上に形成された該１導電型の第３半導体層と、該第２
半導体層中に形成され、該第１半導体層と第３半導体層
とを接続し、キャリアの準位が量子化される寸法を有す
る該１導電型の半導体ポイントコンタクト領域とを有す
るように構成する。
によりキャリアの準位を量子化したポイントコンタクト
チャネル領域で接続したポイントコンタクト量子効実装
置に関し、 新たな構造を有するポイントコンタクト量子効実装置を
提案することを目的とし、 主表面を有する１導電型の第１半導体層と、該主表面上
に形成された逆導電型の第２半導体層と、該第２半導体
層上に形成された該１導電型の第３半導体層と、該第２
半導体層中に形成され、該第１半導体層と第３半導体層
とを接続し、キャリアの準位が量子化される寸法を有す
る該１導電型の半導体ポイントコンタクト領域とを有す
るように構成する。
［産業上の利用分野］
本発明は半導体装置に関し、特に、ソース領域とドレイ
ン領域とを、寸法を小さくすることによりキャリアの準
位を量子化したポイントコンタクトチャネル領域で接続
したポイントコンタクト量子効実装置に関する。
ン領域とを、寸法を小さくすることによりキャリアの準
位を量子化したポイントコンタクトチャネル領域で接続
したポイントコンタクト量子効実装置に関する。
［従来の技術］
第２図（Ａ）、（Ｂ）、（（ｌに従来の技術による横型
ポイントコンタクト量子効実装置を示す６第２図（Ａ）
が平面図を示し、第２図（Ｂ）が断面図を示す。
ポイントコンタクト量子効実装置を示す６第２図（Ａ）
が平面図を示し、第２図（Ｂ）が断面図を示す。
第２図（Ａ）に示すように、半導体表面上にゲト電極５
２ａ、５２ｂか形成されている。これらのゲート電極５
２ａ、５２ｂに挾まれた部分がポイントコンタクトチャ
ネル領域を形成し、図中、左方にソース領域５１、上方
にドレイン領域５３が形成される。
２ａ、５２ｂか形成されている。これらのゲート電極５
２ａ、５２ｂに挾まれた部分がポイントコンタクトチャ
ネル領域を形成し、図中、左方にソース領域５１、上方
にドレイン領域５３が形成される。
第２（Ｂ）に示す断面図を参照すると、半絶縁性（Ｓ、
Ｉ 、 ） ＧａＡｓ基板５４の上に、真性（ｉ型）
ＧａＡｓ層５５が形成され、その上にｎ 型ＡｌＧａＡ
ｓ層５６が形成されている。すなわち、ｎ 型ＡｌＧａ
Ａｓ５６が電子供給層となり、ｉ型ＧａＡｓ層５５が電
子走行層を形成する。図中、ｉ型ＧａＡｓ層５５の表面
に破線で示した層５８が電子供給層５６からの電子の供
給を受けた２次元電子ガスを示す、半導体表面上にはゲ
ート電［ｉ ５２ ａ、５２ｂがショットキ接触を形成
して配置されている。これらのゲート電極５２ａ、５２
ｂに電圧を印加するとゲート電極下に空乏層５９が拡が
る。すなわち、空乏層となった部分からはキャリアが追
い出され、導電性がなくなる。空乏層にならなかった微
小な領域が、−ン・ヤネル領域となってソース領域５１
とドレイン領域５３をポイントコンタクトで接続する。
Ｉ 、 ） ＧａＡｓ基板５４の上に、真性（ｉ型）
ＧａＡｓ層５５が形成され、その上にｎ 型ＡｌＧａＡ
ｓ層５６が形成されている。すなわち、ｎ 型ＡｌＧａ
Ａｓ５６が電子供給層となり、ｉ型ＧａＡｓ層５５が電
子走行層を形成する。図中、ｉ型ＧａＡｓ層５５の表面
に破線で示した層５８が電子供給層５６からの電子の供
給を受けた２次元電子ガスを示す、半導体表面上にはゲ
ート電［ｉ ５２ ａ、５２ｂがショットキ接触を形成
して配置されている。これらのゲート電極５２ａ、５２
ｂに電圧を印加するとゲート電極下に空乏層５９が拡が
る。すなわち、空乏層となった部分からはキャリアが追
い出され、導電性がなくなる。空乏層にならなかった微
小な領域が、−ン・ヤネル領域となってソース領域５１
とドレイン領域５３をポイントコンタクトで接続する。
゛−−−で、ゲート電極５２ａ、５２ｂは、たとえば
１２図（Ａ）に元す厚い部分の幅が約１μｍで 、そ
の間隔は最も狭い部分で約２５０ｎｎ＋である。ゲート
電極５２ａ、５２ｂにバイアス電圧を加えて空乏層５９
・を成長させることにより、２次元電子ガスの通り路で
あるチャネル領域の幅は約数質Å以下まで狭くなる。こ
のように幅か狭くなったチャネル領域においては、特に
低温（たとえば約１．２°Ｋ）ではキャリアの準位か量
子化する。
１２図（Ａ）に元す厚い部分の幅が約１μｍで 、そ
の間隔は最も狭い部分で約２５０ｎｎ＋である。ゲート
電極５２ａ、５２ｂにバイアス電圧を加えて空乏層５９
・を成長させることにより、２次元電子ガスの通り路で
あるチャネル領域の幅は約数質Å以下まで狭くなる。こ
のように幅か狭くなったチャネル領域においては、特に
低温（たとえば約１．２°Ｋ）ではキャリアの準位か量
子化する。
第２図（Ｃ）は第２図（Ａ＞、（Ｂ）に示すような横型
ポイントコンタクト量子効実装置のゲート電圧に対する
ソース・ドレイン抵抗の特性の例を示す。逆バイアスの
ゲート電極の絶対値を減少するにしたがって、ソース・
トレイン抵抗が減少している。なお、測定は約１．２°
にで行ったものである。キャリアの準位が量子化されて
いるため、ソース・ドレイン抵抗がステップ状に変化し
ているのが観察される。抵抗をコンダクタンスに変換す
ると、ゲート電圧の変化に対してコンタクタンスは２ｅ
”／ｈの準位で変化することが分かる。すなわち、チャ
ネル領域のキャリアの準位は量子化されていることが分
かる。
ポイントコンタクト量子効実装置のゲート電圧に対する
ソース・ドレイン抵抗の特性の例を示す。逆バイアスの
ゲート電極の絶対値を減少するにしたがって、ソース・
トレイン抵抗が減少している。なお、測定は約１．２°
にで行ったものである。キャリアの準位が量子化されて
いるため、ソース・ドレイン抵抗がステップ状に変化し
ているのが観察される。抵抗をコンダクタンスに変換す
ると、ゲート電圧の変化に対してコンタクタンスは２ｅ
”／ｈの準位で変化することが分かる。すなわち、チャ
ネル領域のキャリアの準位は量子化されていることが分
かる。
このような、ソース領域とドレイン領域とを量子化した
チャネル領域で接続したポイントコンタクト量子効実装
置を用いいることによって、種々の半導体装置を構成す
ることが期待されている。
チャネル領域で接続したポイントコンタクト量子効実装
置を用いいることによって、種々の半導体装置を構成す
ることが期待されている。
［発明が解決しようとする課題］
ポイントコンタクト量子効実装置が提案されているが、
その可能性を十分利用するためには、さらに様々な検討
が望まれる。
その可能性を十分利用するためには、さらに様々な検討
が望まれる。
本発明の目的は、新たな構造を有するポイントコンタク
ト量子効実装置を提案することである。
ト量子効実装置を提案することである。
本発明の他の目的は、新たな構造を有するポイントコン
タクト量子効実装置の製造方法を提案することである。
タクト量子効実装置の製造方法を提案することである。
［課題を解決するための手段］
第１図は本発明の基本実施例を示す断面図である。図に
おいて、基板７の上に第１半導体層１、第２半導体層２
、第３半導体層３が順次積層され、第２半導体層２の中
の微小部分に半導体ポイントコンタクト領域５が形成さ
れている。第１半導体層１、第３半導体層３、及び半導
体ポイントコンタクト領域５が１導電型を有し、第２半
導体層２が逆導電型を有する。第１半導体層１と第３半
導体層３がソース／ドレイン領域を形威し、半導体ポイ
ントコンタクト領域５がチャネル領域を構成し、第２半
導体層２が接合ゲート領域を形成する。
おいて、基板７の上に第１半導体層１、第２半導体層２
、第３半導体層３が順次積層され、第２半導体層２の中
の微小部分に半導体ポイントコンタクト領域５が形成さ
れている。第１半導体層１、第３半導体層３、及び半導
体ポイントコンタクト領域５が１導電型を有し、第２半
導体層２が逆導電型を有する。第１半導体層１と第３半
導体層３がソース／ドレイン領域を形威し、半導体ポイ
ントコンタクト領域５がチャネル領域を構成し、第２半
導体層２が接合ゲート領域を形成する。
すなわち、第１図のＷ４造全体として縦型接合ゲト構造
のポイントコンタクト量子効実装置を形成する。半導体
ポイントコンタクト領域５はゲート領域２に逆バイアス
電圧を印加することによって、容易にその内のキャリア
の準位が量子化されるような寸法を有する。
のポイントコンタクト量子効実装置を形成する。半導体
ポイントコンタクト領域５はゲート領域２に逆バイアス
電圧を印加することによって、容易にその内のキャリア
の準位が量子化されるような寸法を有する。
［作用１
ゲート領域２とチャネル領域５との間にはｐｎ接合が存
在し、ゲートバイアス電圧の大きさによって空乏層の実
効幅が変化する。ゲート領域２に逆バイアス電圧を印加
して空乏層を延ばし、導電性を有するチャネル領域５の
幅を非常に狭くすると、その内のキャリアの状態は量子
化する。この状態でソース領域１とドレイン領域３との
間に電流を流すとその量子化状態に応じた階段的な特性
が得られる。
在し、ゲートバイアス電圧の大きさによって空乏層の実
効幅が変化する。ゲート領域２に逆バイアス電圧を印加
して空乏層を延ばし、導電性を有するチャネル領域５の
幅を非常に狭くすると、その内のキャリアの状態は量子
化する。この状態でソース領域１とドレイン領域３との
間に電流を流すとその量子化状態に応じた階段的な特性
が得られる。
［実施例］
第３図（Ａ）〜（Ｅ）に本発明の実施例による縦型ポイ
ントコンタクト量子効実装置を示す。
ントコンタクト量子効実装置を示す。
第３図（Ａ）は単チャネル型縦型ポイントコンタクト量
子効実装置を示す。半絶縁性ＧａＡｓ基板７の上にｎ型
ＧａＡｓ層１を形成し、その上にｐ型ＧａＡｓ層２を形
成し、さらにその表面にｎ型ＧａＡｓ層３を形成してい
る。Ｐ型ＧａＡｓ層２内にポイントコンタクト領域５が
形成され、ｎ型ＧａＡｓ層１と３とを接続している。ま
た、ｎ型ＧａＡｓ層３内にｐ型Ｇ’ａＡｓ領域２°が設
けられ、ｐ型ＧａＡｓ層２を表面に導出している。ｎ型
ＧａＡｓ層１がソース領域、ｐ型ＧａＡｓ層２がゲート
領域、ｎ型ＧａＡｓ層３がドレイン領域として働く。表
面のｐ型ゲート領域２°上にゲート電極１２、ドレイン
領域３上にドレイン電＠１３が形成されている。ソース
領域１は接地されており、別の場所で表面上に引き出さ
れている。
子効実装置を示す。半絶縁性ＧａＡｓ基板７の上にｎ型
ＧａＡｓ層１を形成し、その上にｐ型ＧａＡｓ層２を形
成し、さらにその表面にｎ型ＧａＡｓ層３を形成してい
る。Ｐ型ＧａＡｓ層２内にポイントコンタクト領域５が
形成され、ｎ型ＧａＡｓ層１と３とを接続している。ま
た、ｎ型ＧａＡｓ層３内にｐ型Ｇ’ａＡｓ領域２°が設
けられ、ｐ型ＧａＡｓ層２を表面に導出している。ｎ型
ＧａＡｓ層１がソース領域、ｐ型ＧａＡｓ層２がゲート
領域、ｎ型ＧａＡｓ層３がドレイン領域として働く。表
面のｐ型ゲート領域２°上にゲート電極１２、ドレイン
領域３上にドレイン電＠１３が形成されている。ソース
領域１は接地されており、別の場所で表面上に引き出さ
れている。
たとえば、ｎ型ソース領域１は約５０００人の８
厚さと約１ ｘ １０ ｃｒｍ−３の不純物濃度を有
する。
する。
ｎ型チャネル領域５は約５００人の厚さと約３×１０１
６ＣＩ−３の不純物濃度を有する。また、ｎ型ドレイン
領域３は約２０００人の厚さと約１×１０１８ＣＩ−３
の不純物濃度を有する。
６ＣＩ−３の不純物濃度を有する。また、ｎ型ドレイン
領域３は約２０００人の厚さと約１×１０１８ＣＩ−３
の不純物濃度を有する。
第３図（Ａ）に示した単チャネル型ポイントコンタクト
量子効実装置を、たとえば液体ヘリウム温度に冷却し、
ゲート電極１２に逆バイアス電圧を印加してチャネル領
域５の実効的チャネル幅を狭くし、その内の準位を量子
化し、ソース領域１、ドレイン領域３の間に電流を流す
ことにより量子化特性を得ることができる。
量子効実装置を、たとえば液体ヘリウム温度に冷却し、
ゲート電極１２に逆バイアス電圧を印加してチャネル領
域５の実効的チャネル幅を狭くし、その内の準位を量子
化し、ソース領域１、ドレイン領域３の間に電流を流す
ことにより量子化特性を得ることができる。
第３図（Ｂ）はチャネルの数を複数にした複数チャネル
型ポイントコンタクト量子効実装置を示す。
型ポイントコンタクト量子効実装置を示す。
第３図（Ａ）の場合と比較して、チャネル領域が第１チ
ャネル領域５−１、第２チヤネル領域５０ ２と複数になっている。これら複数のチャネル領域５−
１．５−２は互いに近接して配置し、互いに干渉をする
ように構成してもよい。
ャネル領域５−１、第２チヤネル領域５０ ２と複数になっている。これら複数のチャネル領域５−
１．５−２は互いに近接して配置し、互いに干渉をする
ように構成してもよい。
第３図（Ａ）、（Ｂ）に示したポイントコンタクト量子
効実装置はキャリアが下から上に流れる倒立型構造であ
るが、正立型構造を形成することもできる。
効実装置はキャリアが下から上に流れる倒立型構造であ
るが、正立型構造を形成することもできる。
第３図（Ｃ）は正立型ポイントコンタクト量子効実装置
を示す。半絶縁性ＧａＡｓ基板７の上にｎ型ＧａＡｓ層
２１が形成され、その上にｐ型ＧａＡｓ層２２、ｎ型Ｇ
ａＡｓ層２３が形成される。その後、ｐ型ＧａＡｓ層２
２のポイントコンタクト領域となる微小部分２５及び周
囲の部分２８をｎ型に変換する。また、ｐ型ＧａＡｓ層
２２を表面に引き出すためのｐ空領域２２゛を形成する
。ｎ型ＧａＡｓ層２３によってソース領域を形成し、ｐ
型ＧａＡｓ層４２２．２２°によってゲート領域を形成
し、ｎ型ＧａＡｓ領域２１．２８．２９によってドレイ
ン領域を形成する。これらソース、ゲート、トレインの
各領域の上にソース電極３３、ゲートｔ＆３２、ドレイ
ン電極３１を形成する。このようにして、正立型ポイン
トコンタクト量子効実装置が形成される。なお、単チャ
ネルの場合を示したが、複数チャネルとすることかでき
るのは自明であろう。
を示す。半絶縁性ＧａＡｓ基板７の上にｎ型ＧａＡｓ層
２１が形成され、その上にｐ型ＧａＡｓ層２２、ｎ型Ｇ
ａＡｓ層２３が形成される。その後、ｐ型ＧａＡｓ層２
２のポイントコンタクト領域となる微小部分２５及び周
囲の部分２８をｎ型に変換する。また、ｐ型ＧａＡｓ層
２２を表面に引き出すためのｐ空領域２２゛を形成する
。ｎ型ＧａＡｓ層２３によってソース領域を形成し、ｐ
型ＧａＡｓ層４２２．２２°によってゲート領域を形成
し、ｎ型ＧａＡｓ領域２１．２８．２９によってドレイ
ン領域を形成する。これらソース、ゲート、トレインの
各領域の上にソース電極３３、ゲートｔ＆３２、ドレイ
ン電極３１を形成する。このようにして、正立型ポイン
トコンタクト量子効実装置が形成される。なお、単チャ
ネルの場合を示したが、複数チャネルとすることかでき
るのは自明であろう。
チャネル領域の形状は、特に制限されないか、たとえば
第３図（Ｄ）に示すような、円形ないしは第３図（Ｅ）
に示すような矩形形状とするのが便宜である。ここで、
ゲート領域に逆バイアス電圧を印加することによって空
乏層を延はし、実効的チャネル領域の面積を小さくし、
その内におけるキャリアの準位を量子化する必要がある
。このため、チャネル領域の寸法は量子化を十分可能と
するように選択する。たとえば、その直径又は短辺の長
さが約２５０００程度とする。
第３図（Ｄ）に示すような、円形ないしは第３図（Ｅ）
に示すような矩形形状とするのが便宜である。ここで、
ゲート領域に逆バイアス電圧を印加することによって空
乏層を延はし、実効的チャネル領域の面積を小さくし、
その内におけるキャリアの準位を量子化する必要がある
。このため、チャネル領域の寸法は量子化を十分可能と
するように選択する。たとえば、その直径又は短辺の長
さが約２５０００程度とする。
次に、以上のべたような、縦型ポイントコンタクト量子
効実装置を製造する方法について説明する。
効実装置を製造する方法について説明する。
第４図（Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法を説明するため
の断面図である。
ントコンタクト量子効実装置の製造方法を説明するため
の断面図である。
１
２
まず、第４図（Ａ）に示すように、半絶縁性ＧａＡｓ基
板７の上に分子線エピタキシ（ＭＢＥ）又は有機金属気
相成長法（ＭＯＣＶＤ）によって、ｎ型ＧａＡｓ層４１
、ｎ 型ＧａＡｓ層４２、ｎ型ＧａＡｓ層４３をエピタ
キシャルに成長する。これらのエピタキシャル層上にホ
トレジスト層を形成し、電子ビム露光により１００ｎｎ
＋以下の微小なイオン注入用パターンを露光し、現像し
て微小なマスク４４を形成する。
板７の上に分子線エピタキシ（ＭＢＥ）又は有機金属気
相成長法（ＭＯＣＶＤ）によって、ｎ型ＧａＡｓ層４１
、ｎ 型ＧａＡｓ層４２、ｎ型ＧａＡｓ層４３をエピタ
キシャルに成長する。これらのエピタキシャル層上にホ
トレジスト層を形成し、電子ビム露光により１００ｎｎ
＋以下の微小なイオン注入用パターンを露光し、現像し
て微小なマスク４４を形成する。
次に、第４図（Ｂ）に示すように、この微小なマスク４
４を介してｎ 型層４２にＢｅのイオン注入を行い、ｎ
−層４２をｐ＋型に変換する。ｎ−型層４２のマスク４
４直下部分を除いた部分がｐ１領域４５に変換され、ｎ
型領域４１とｎ型層４３とは微小なｎ−型層４２°によ
って接続される。
４を介してｎ 型層４２にＢｅのイオン注入を行い、ｎ
−層４２をｐ＋型に変換する。ｎ−型層４２のマスク４
４直下部分を除いた部分がｐ１領域４５に変換され、ｎ
型領域４１とｎ型層４３とは微小なｎ−型層４２°によ
って接続される。
このようにして、微小なチャネル領域を形成することが
できる。
できる。
たとえば、ｎ型ＧａＡｓ層４１は厚さ５０００人、不純
ｅＩ潰度１×１０１８ＣＩ１１−３程度、ｎ−型ＧａＡ
ｓ層４２は厚さ５００Å、不純物濃度３×１０１６０「
３程度、ｎ型ＧａＡｓ層４３は厚さ２０００大、不純物
濃度ｉ ｘ ｉ ｏ １８ｃｍ’程、度とし、ｐ＋型の
イオン注入領域４５は不純物濃度がＩ Ｘ １０１８Ｃ
ｌ’程度以上となるようにする。
ｅＩ潰度１×１０１８ＣＩ１１−３程度、ｎ−型ＧａＡ
ｓ層４２は厚さ５００Å、不純物濃度３×１０１６０「
３程度、ｎ型ＧａＡｓ層４３は厚さ２０００大、不純物
濃度ｉ ｘ ｉ ｏ １８ｃｍ’程、度とし、ｐ＋型の
イオン注入領域４５は不純物濃度がＩ Ｘ １０１８Ｃ
ｌ’程度以上となるようにする。
なお、単チャネル型の場合を説明したが、マスク４４を
複数個設けることによって、マルチチャネル型構造を形
成することもできる。
複数個設けることによって、マルチチャネル型構造を形
成することもできる。
なお、ポイントコンタクト量子効実装置を作成した後、
周囲をメサエッチングするか、周囲に酸素等の不活性イ
オンのイオン注入を行って各装置のアイソレーションを
行う。
周囲をメサエッチングするか、周囲に酸素等の不活性イ
オンのイオン注入を行って各装置のアイソレーションを
行う。
第５図（Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法を示す。
ントコンタクト量子効実装置の製造方法を示す。
第５図（Ａ）において、半絶縁性ＧａＡｓ基板７の上に
ｎ型ＧａＡｓ層４１、ｐ型ＧａＡｓ層４６、ｎ型ＧａＡ
ｓ層４３を順次ＭＢＥ、またはＭＯＣＶＤによってエピ
タキシャルに成長する。すなわち、半絶縁性基板７の上
にｎｐｎ構造が形成される。
ｎ型ＧａＡｓ層４１、ｐ型ＧａＡｓ層４６、ｎ型ＧａＡ
ｓ層４３を順次ＭＢＥ、またはＭＯＣＶＤによってエピ
タキシャルに成長する。すなわち、半絶縁性基板７の上
にｎｐｎ構造が形成される。
たとえば、ｎ型層４１は厚さ５０００人、不純 ３
４
物濃度１ ｘ １０１８ｃｎ＋−３程度、ｐ型層４６は
厚さ５ｏｏ大、不純物濃度Ｉ Ｘ １０１８Ｃｌ’程度
、ｎ型層４３は厚さ２０００大、不純物濃度１×１０１
８ＣＩｌｌ−３程度とする。
厚さ５ｏｏ大、不純物濃度Ｉ Ｘ １０１８Ｃｌ’程度
、ｎ型層４３は厚さ２０００大、不純物濃度１×１０１
８ＣＩｌｌ−３程度とする。
次に、この構造の表面間から第５図（Ｂ）に示すように
、Ｆ Ｉ Ｂ （ｆｏｃｕｓｅｄ ｉｏｎ ｂｅａｌ）
によるイオン注入を行う。たとえば、直径約１００ｎｆ
ｆｌに絞ったシリコンイオンビームを表面からｐ型層４
６の微小部分にイオン注入する。Ｓｉを打ち込まれた領
域はｎ型領域４８に変換される。このようにして、微小
なチャネル領域が形成できる。なお、単チャネルの場合
を説明したが、複数の点にＦＩＢによるイオン注入を行
うことによってマルチチャネルの構造を形成することも
できる。
、Ｆ Ｉ Ｂ （ｆｏｃｕｓｅｄ ｉｏｎ ｂｅａｌ）
によるイオン注入を行う。たとえば、直径約１００ｎｆ
ｆｌに絞ったシリコンイオンビームを表面からｐ型層４
６の微小部分にイオン注入する。Ｓｉを打ち込まれた領
域はｎ型領域４８に変換される。このようにして、微小
なチャネル領域が形成できる。なお、単チャネルの場合
を説明したが、複数の点にＦＩＢによるイオン注入を行
うことによってマルチチャネルの構造を形成することも
できる。
以上、実施例に沿って説明したか、本発明はこれらに制
限されるものではない。たとえば、種々の変更、改良、
組み合わせ等が可能なことは当業者には自明であろう。
限されるものではない。たとえば、種々の変更、改良、
組み合わせ等が可能なことは当業者には自明であろう。
５
［発明の効果］
以上説明したように、本発明によれば、縦型ポイントコ
ンタクト量子効実装置が提供される。
ンタクト量子効実装置が提供される。
この縦型ポイントコンタクト量子効実装置は、横型装置
と比較して表面占有面積を小さくすることができ、集積
化が容易であることが期待される。
と比較して表面占有面積を小さくすることができ、集積
化が容易であることが期待される。
また、キャリアの流れるチャネル領域を直接Ｐｎ接合で
囲むので、制御はより効果的に行えることが期待される
。
囲むので、制御はより効果的に行えることが期待される
。
また、表面チャネル型ショットキゲート量子効実装置と
共に種々の回路を構成する設計の自由度を増大させる。
共に種々の回路を構成する設計の自由度を増大させる。
第１図は本発明の基本実施例を示す断面図、第２図（Ａ
）、（Ｂ）、（Ｃ）は従来の技術による横型ポイントコ
ンタクト量子効実装置を説明する図であり、第２図（Ａ
）は平面図、第２図（Ｂ）は断面図、第２図（Ｃ）は特
性を示すグラフ、 ６ 第３図（Ａ）〜（Ｅ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置を説明する図であり、第３
図（Ａ）は単チャネル型量子効実装置の断面図、第３図
（Ｂ）は複数チャネル型量子効実装置の断面図、第３図
（Ｃ）は正立型量子効実装置の断面図、第３図（Ｄ）、
（’Ｅ）はチャネル形状を示す平面図、 第４図＜Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の２工程を示す
半導体ｍ造の断面図、 第５図（Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の２工程を説明
するための半導体構造の断面図である。 第３半導体層（ソース／ドレイン 領域） 半導体ポイン１〜コンタクト領域 〈チャネル領域） 基板 図において、 １ 第１半導体層（ソース／ドレイン領域） ２ 第２半導体層（ゲート領域）７ ８ 第３図 （Ａ）エピタキシャル成長 （Ａ）エピタキシャル成長とマスク形成１ （Ｂ）イオン注入 （Ｂ）ＦＩＢによるイオン注入 第４図 第５図
）、（Ｂ）、（Ｃ）は従来の技術による横型ポイントコ
ンタクト量子効実装置を説明する図であり、第２図（Ａ
）は平面図、第２図（Ｂ）は断面図、第２図（Ｃ）は特
性を示すグラフ、 ６ 第３図（Ａ）〜（Ｅ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置を説明する図であり、第３
図（Ａ）は単チャネル型量子効実装置の断面図、第３図
（Ｂ）は複数チャネル型量子効実装置の断面図、第３図
（Ｃ）は正立型量子効実装置の断面図、第３図（Ｄ）、
（’Ｅ）はチャネル形状を示す平面図、 第４図＜Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の２工程を示す
半導体ｍ造の断面図、 第５図（Ａ）、（Ｂ）は本発明の実施例による縦型ポイ
ントコンタクト量子効実装置の製造方法の２工程を説明
するための半導体構造の断面図である。 第３半導体層（ソース／ドレイン 領域） 半導体ポイン１〜コンタクト領域 〈チャネル領域） 基板 図において、 １ 第１半導体層（ソース／ドレイン領域） ２ 第２半導体層（ゲート領域）７ ８ 第３図 （Ａ）エピタキシャル成長 （Ａ）エピタキシャル成長とマスク形成１ （Ｂ）イオン注入 （Ｂ）ＦＩＢによるイオン注入 第４図 第５図
Claims (3)
- （１）、主表面を有する１導電型の第１半導体層（１）
と、 該主表面上に形成された逆導電型の第２半導体層（２）
と、 該第２半導体層（２）上に形成された該１導電型の第３
半導体層（３）と、 該第２半導体層（２）中に形成され、該第１半導体層（
１）と第３半導体層（３）とを接続し、キャリアの準位
が量子化される寸法を有する該１導電型の半導体ポイン
トコンタクト領域（５）と を有する縦型ポイントコンタクト量子効実装置。 - （２）、１導電型の第１半導体層（１）の主表面上に逆
導電型の第２半導体層（２）を形成する工程と、 該第２半導体層（２）上に該１導電型の第３半導体層（
３）を形成する工程と、 該第２半導体層（２）の微小部分であってキャリアの準
位が量子化される寸法を有する微小部分に該第１導電型
の不純物をドープして該１導電形に変換し、該第１半導
体層（１）と該第３半導体層（３）を同導電型領域のポ
イントコンタクトで接続する工程と を有する縦型ポイントコンタクト量子効実装置の製造方
法。 - （３）、１導電型の第１半導体層（１）の主表面上に該
１導電型で不純物が濃度の少ない第２半導体層（２）を
形成する工程と、 該第２半導体層（２）上に該１導電型の第３半導体層（
３）を形成する工程と、 該第３半導体層（３）上にポイントコンタクトを形成す
べき微小部分を覆うマスクを形成する工程と、 該マスクを介して該第２半導体層（２）に逆導電型の不
純物をドープし、キャリアの準位が量子化される寸法を
有するポイントコンタクト領域を除いて該第２半導体層
（２）を逆導電型に変換する工程と を有する縦型ポイントコンタクト量子効実装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299389A JPH0366175A (ja) | 1989-08-04 | 1989-08-04 | 縦型ポイントコンタクト量子効果装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20299389A JPH0366175A (ja) | 1989-08-04 | 1989-08-04 | 縦型ポイントコンタクト量子効果装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366175A true JPH0366175A (ja) | 1991-03-20 |
Family
ID=16466557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20299389A Pending JPH0366175A (ja) | 1989-08-04 | 1989-08-04 | 縦型ポイントコンタクト量子効果装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366175A (ja) |
-
1989
- 1989-08-04 JP JP20299389A patent/JPH0366175A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0144242B1 (en) | Compound semiconductor integrated circuit device | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| EP0202383A1 (en) | Semiconductor device using holes as charge carriers | |
| US5422502A (en) | Lateral bipolar transistor | |
| JP2000332233A (ja) | 半導体装置およびその製造方法 | |
| US12040367B2 (en) | Ohmic contacts with direct access pathways to two-dimensional electron sheets | |
| EP0194197B1 (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| KR900000585B1 (ko) | 반도체 집적회로 장치 및 그 제조 방법 | |
| US5101245A (en) | Field effect transistor and method for making same | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JP2002009253A (ja) | 半導体装置およびその製造方法 | |
| JPH07307462A (ja) | 半導体装置およびその製造方法 | |
| EP0092645A2 (en) | Transistor and circuit including a transistor | |
| JPH0366175A (ja) | 縦型ポイントコンタクト量子効果装置とその製造方法 | |
| JP4631104B2 (ja) | 半導体装置の製造方法 | |
| KR940006690B1 (ko) | 반도체장치 | |
| KR100752538B1 (ko) | 바이폴라 트랜지스터 | |
| JPH0249465A (ja) | 化合物半導体装置、および素子分離帯の製造方法 | |
| JPH0359579B2 (ja) | ||
| JPH06334175A (ja) | トンネルトランジスタおよびその製造方法 | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| US12439653B2 (en) | Multi-layer hybrid edge termination for III-N power devices | |
| JPH0496274A (ja) | 高速半導体装置 |