JPH0366180A - 半導体光放出素子 - Google Patents
半導体光放出素子Info
- Publication number
- JPH0366180A JPH0366180A JP1203055A JP20305589A JPH0366180A JP H0366180 A JPH0366180 A JP H0366180A JP 1203055 A JP1203055 A JP 1203055A JP 20305589 A JP20305589 A JP 20305589A JP H0366180 A JPH0366180 A JP H0366180A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light emitting
- type semiconductor
- emitting device
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ショットキー接合を有し、このショットキー
接合に逆バイアスを印加し、電子なだれ降伏を生じさせ
ることによって光を発する半導体光放出素子に関する。
接合に逆バイアスを印加し、電子なだれ降伏を生じさせ
ることによって光を発する半導体光放出素子に関する。
［従来の技術］
従来より、アバランシェ状態からの光放出は、学術論文
Ｐｈｙｓ、Ｒｅｖ、 、Ｖｏｌ、１０２．Ｐ３６９，１
９５６゜’Ｐｈｏｔｏ ｅｍｉｓｓｉｏｎ ｆｒｏ
ｍ ａｖａｌａｎｃｈｅ ｂｒｅａｋ ｄｏｗｎ
、＋、八、Ｇ、ＣｈｙｎｏｗｃＬｂ、ａｎｄ １１．に
、Ｍｃｋｃｙ等において報皆されている。一方、この光
放出現象を光放出半導体素子として応用した例として、
Ｃｏｎ ｆ、 Ｐｒｏｃ 。
Ｐｈｙｓ、Ｒｅｖ、 、Ｖｏｌ、１０２．Ｐ３６９，１
９５６゜’Ｐｈｏｔｏ ｅｍｉｓｓｉｏｎ ｆｒｏ
ｍ ａｖａｌａｎｃｈｅ ｂｒｅａｋ ｄｏｗｎ
、＋、八、Ｇ、ＣｈｙｎｏｗｃＬｂ、ａｎｄ １１．に
、Ｍｃｋｃｙ等において報皆されている。一方、この光
放出現象を光放出半導体素子として応用した例として、
Ｃｏｎ ｆ、 Ｐｒｏｃ 。
ＩＥＥＥ、ｓｏｕ ｔｈｅａｓｔｃｏｎ、Ｐ１６１，１
９８８ ’Ａｓｔｕｄｙ ｏｆｔｈｅ ｎａｔｕｒｅ
ａｎｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｌｉ
ｇｈｔｒａｄｉａｔｉｏｎ ｉｎ ｒｅｖｅｒｓｅ
−ｂｉａｓｅｄ ５ｉｌｉｃｏｎｊｕｎｃｔｉｏｎｓ
ＪＣ，Ｂ、Ｗｉｌｌｉａｍｓ ａｎｄ Ｋ、Ｄａｎｅｓ
ｈｖｅｒが知られている。この論文においては、Ｓｉの
ＰＮ接合界面における光放出強度は、０．０１Ｗ／ｃＩ
Ｉ２であると報告されている。そして、これらの文献の
半導体素子は、Ｓ、Ｍ、Ｓｚｅ著ｒ Ｐｈｙｓｉｃｓｏ
ｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＤｅｖｉｃｅＪＪ
ｏｈｎ Ｗｉｌｅｙ＆５ｏｎｓＰ７３に記載されている
ようなプレーナー型のＰＮ接合で構成されていた。
９８８ ’Ａｓｔｕｄｙ ｏｆｔｈｅ ｎａｔｕｒｅ
ａｎｄ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ Ｌｉ
ｇｈｔｒａｄｉａｔｉｏｎ ｉｎ ｒｅｖｅｒｓｅ
−ｂｉａｓｅｄ ５ｉｌｉｃｏｎｊｕｎｃｔｉｏｎｓ
ＪＣ，Ｂ、Ｗｉｌｌｉａｍｓ ａｎｄ Ｋ、Ｄａｎｅｓ
ｈｖｅｒが知られている。この論文においては、Ｓｉの
ＰＮ接合界面における光放出強度は、０．０１Ｗ／ｃＩ
Ｉ２であると報告されている。そして、これらの文献の
半導体素子は、Ｓ、Ｍ、Ｓｚｅ著ｒ Ｐｈｙｓｉｃｓｏ
ｆ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＤｅｖｉｃｅＪＪ
ｏｈｎ Ｗｉｌｅｙ＆５ｏｎｓＰ７３に記載されている
ようなプレーナー型のＰＮ接合で構成されていた。
［発明が解決しようとしている問題点］しかしながら、
上記従来例は、その構成ｐ＜プレーナー型ＰＮ接合であ
るため、接合部の周囲に円筒状の曲率な持つ部分や球状
の曲率な持つ部分が存在していた。そして、接合部に作
用する電界は、平面状の接合部よりも球状の曲率なもつ
部分や円筒状の曲率な持つ部分の方が高いので、アバラ
ンシェ降伏現象による光放出はこの高い電界領域、即ち
接合部の周囲てのみ生じ、接合部を均一に光らせること
は出来なかった。また、このようなプレーナー接合では
、接合を形成する時のバターニンク形状の不均一に伴な
う電界集中による発光や、欠陥等に伴なう電界集中によ
る発光があり、偶発的な要素による発光が素子発光の光
強度や光の発光場所を支配する。このため、制御性よく
光放出デバイスを形成することは出来なかった。
上記従来例は、その構成ｐ＜プレーナー型ＰＮ接合であ
るため、接合部の周囲に円筒状の曲率な持つ部分や球状
の曲率な持つ部分が存在していた。そして、接合部に作
用する電界は、平面状の接合部よりも球状の曲率なもつ
部分や円筒状の曲率な持つ部分の方が高いので、アバラ
ンシェ降伏現象による光放出はこの高い電界領域、即ち
接合部の周囲てのみ生じ、接合部を均一に光らせること
は出来なかった。また、このようなプレーナー接合では
、接合を形成する時のバターニンク形状の不均一に伴な
う電界集中による発光や、欠陥等に伴なう電界集中によ
る発光があり、偶発的な要素による発光が素子発光の光
強度や光の発光場所を支配する。このため、制御性よく
光放出デバイスを形成することは出来なかった。
本発明の目的は、上記従来技術の問題点を解決し、制御
性良く作製することか出来、均一な発光を行なう半導体
光放出素子を提供することにある。
性良く作製することか出来、均一な発光を行なう半導体
光放出素子を提供することにある。
［問題点を解決するための手段］
本発明の上記目的は、ｎ把手導体の表面に、ショットキ
ー接合を形成するようにショットキー電極層を設けて威
り、前記ショットキー接合に逆バイアスを印加し、電子
なだれ降伏を生じさせることによって光を発する半導体
光放出素子てあって、且つ、前記ショットキー接合の一
部に、他の部分よりも降伏電圧の低い領域を設けた半導
体光放出素子によって遠戚される。
ー接合を形成するようにショットキー電極層を設けて威
り、前記ショットキー接合に逆バイアスを印加し、電子
なだれ降伏を生じさせることによって光を発する半導体
光放出素子てあって、且つ、前記ショットキー接合の一
部に、他の部分よりも降伏電圧の低い領域を設けた半導
体光放出素子によって遠戚される。
［実施例］
第１図（Ａ）及び第１図（Ｂ）は、夫々本発明の半導体
光放出素子の第１実施例を示す平面図及びＡ−Ａ’部に
おける断面図である。このような素子は、以下のような
プロセスで作製された。
光放出素子の第１実施例を示す平面図及びＡ−Ａ’部に
おける断面図である。このような素子は、以下のような
プロセスで作製された。
まず、ｎ型半導体基体ｌ（本実施例ではＱ ａ Ａ ｓ
（１００） ）上に、３ Ｘ １０１６ｃｍ−’の不
純物濃度を持つｎ型半導体層２を、分子線エピタキシー
（ＭＢＥ）成長によって形成した。そして、フォトリソ
グラフィーのレジストプロセスを用いて、領域３の位置
のフォトレジストを開口し、ここにＳｉイオンを８０
ＫｅＶの加速電圧て注入した。次に、アルシン雰囲気中
で８５０”Ｃ−３０ｓｅｃのアニールな行ない、不純物
原子を活性化した。そして領域３を、不純物濃度のピー
ク値が約Ｉ Ｘ １０１８ｃｍ−３の高濃度ｎを半導体
領域とした。
（１００） ）上に、３ Ｘ １０１６ｃｍ−’の不
純物濃度を持つｎ型半導体層２を、分子線エピタキシー
（ＭＢＥ）成長によって形成した。そして、フォトリソ
グラフィーのレジストプロセスを用いて、領域３の位置
のフォトレジストを開口し、ここにＳｉイオンを８０
ＫｅＶの加速電圧て注入した。次に、アルシン雰囲気中
で８５０”Ｃ−３０ｓｅｃのアニールな行ない、不純物
原子を活性化した。そして領域３を、不純物濃度のピー
ク値が約Ｉ Ｘ １０１８ｃｍ−３の高濃度ｎを半導体
領域とした。
Ｉ〈に、ＳｉＯ２をスパッタ法で４０００大の１９゛に
堆積し、同様なレジストプロセスを用いｊ定の位置のレ
ジストを開口した。そして、フッ酸系のウェットエッチ
ンつて素子上部を開口し、絶縁層９を形、成した。この
後Ｃｒ ／ Ａ ｕを蒸着して、適当にエツチングで不
要部分を取り除き、後はど形成するショットキー電極５
に接するようにオー或ツクコンタクト電極層６を形成し
た。また、基体ｌの底面にも、オーミックコンタクト電
極８を形成した。
堆積し、同様なレジストプロセスを用いｊ定の位置のレ
ジストを開口した。そして、フッ酸系のウェットエッチ
ンつて素子上部を開口し、絶縁層９を形、成した。この
後Ｃｒ ／ Ａ ｕを蒸着して、適当にエツチングで不
要部分を取り除き、後はど形成するショットキー電極５
に接するようにオー或ツクコンタクト電極層６を形成し
た。また、基体ｌの底面にも、オーミックコンタクト電
極８を形成した。
更に、ショットキー電極５としてＷ（タングステン）を
エレクトロンビーム（ＥＢ）蒸着にて約１５０人の厚さ
に堆積し、ショットキー接合を形成した。ショットキー
接合のバリアハイドφｓ、＝ ０．８ ｅ Ｖで、ｎ値
は１．０５てあった。そして最後にＡｎのコンタクト電
極１１を形成した。このように作製された素子に、電極
６及び８を介して電源７より逆バイアスの電界を印加す
ると、領域３の上方より光ｈνを放出した。
エレクトロンビーム（ＥＢ）蒸着にて約１５０人の厚さ
に堆積し、ショットキー接合を形成した。ショットキー
接合のバリアハイドφｓ、＝ ０．８ ｅ Ｖで、ｎ値
は１．０５てあった。そして最後にＡｎのコンタクト電
極１１を形成した。このように作製された素子に、電極
６及び８を介して電源７より逆バイアスの電界を印加す
ると、領域３の上方より光ｈνを放出した。
次に、本発明の素子の動作について説明する。
第３図は、本発明の半導体光放出素子のエネルギーバン
ド図である。第３図に示すように、ｎ型半週体層にショ
ットキー″屯極唐を接合し、逆バイアスを印加すること
により、アバランシェ降伏な生ぜしめると、空乏層内で
電子とホールが多数生成される。この生成された電子や
ホールは、第４図に示される様に、（ａ）で示される通
常のバンド間遷移だけでなく、（ｂ）に示される高いエ
ネルギーを持つキャリアの再結合、或いは、（ｃ）に示
されるバント内遷移により光か放出される。
ド図である。第３図に示すように、ｎ型半週体層にショ
ットキー″屯極唐を接合し、逆バイアスを印加すること
により、アバランシェ降伏な生ぜしめると、空乏層内で
電子とホールが多数生成される。この生成された電子や
ホールは、第４図に示される様に、（ａ）で示される通
常のバンド間遷移だけでなく、（ｂ）に示される高いエ
ネルギーを持つキャリアの再結合、或いは、（ｃ）に示
されるバント内遷移により光か放出される。
そこで本発明では、ｎ型半導体ｌに他領域と異なる高濃
度ｎ型領域３を設けることで、第１図（Ｂ）に破線４で
示されるような空乏層を形成した。そして、この高濃度
ｎ型領域３全体に均一かつ高電界領域を形威することに
よって、光放出かこの高濃度領域でのみ均一に生じるよ
うにしたものである。
度ｎ型領域３を設けることで、第１図（Ｂ）に破線４で
示されるような空乏層を形成した。そして、この高濃度
ｎ型領域３全体に均一かつ高電界領域を形威することに
よって、光放出かこの高濃度領域でのみ均一に生じるよ
うにしたものである。
また、本発明においては、前述のように高濃度領域を設
けることによって、高い電界を形成し、電子−ホール対
の生成効率を高めて光放出の確率を増加させて節度制御
を行なうとともに、電子−ホールに大きなエネルギーを
与えることで、バンドギャップＥｇよりも大きなエネル
ギーを持つ光の放出が可能となった。
けることによって、高い電界を形成し、電子−ホール対
の生成効率を高めて光放出の確率を増加させて節度制御
を行なうとともに、電子−ホールに大きなエネルギーを
与えることで、バンドギャップＥｇよりも大きなエネル
ギーを持つ光の放出が可能となった。
更に、本発明では、半導体基体としてｎ型半導体を用い
たことにより、表面のショットキー電極直下に最も高い
電界か形成されるため、ショットキー電極内の電子が最
もアバランシェ増幅に作用する。このため、キャリアの
種類により電子−ホールベアの生成効率が異なり、電子
により電子−ホールベアか生成される確率がホールによ
り電子−ホールベアが生成される確率よりも大きいよう
な基板（例えばシリコン）を用いる場合、本発明のよう
な構成にすることで、電子の生成効率を高めることが出
来る。
たことにより、表面のショットキー電極直下に最も高い
電界か形成されるため、ショットキー電極内の電子が最
もアバランシェ増幅に作用する。このため、キャリアの
種類により電子−ホールベアの生成効率が異なり、電子
により電子−ホールベアか生成される確率がホールによ
り電子−ホールベアが生成される確率よりも大きいよう
な基板（例えばシリコン）を用いる場合、本発明のよう
な構成にすることで、電子の生成効率を高めることが出
来る。
本発明において、ショットキー電極層の厚さは、ＰＮ接
合界面で生成した光を十分に透過し、光の透過損失を減
少させるため、極めて薄く形成される必要がある。この
点から、電極層の厚さは、０．ＩＪＬｍ以下とするのか
望ましい。以上述べた構成により、第２図に示すような
光エネルギーと光強度との関係を持つ光放出素子を制御
性良く作製することが可使になった。第５図に、本発明
の第２の実施例を示す。
合界面で生成した光を十分に透過し、光の透過損失を減
少させるため、極めて薄く形成される必要がある。この
点から、電極層の厚さは、０．ＩＪＬｍ以下とするのか
望ましい。以上述べた構成により、第２図に示すような
光エネルギーと光強度との関係を持つ光放出素子を制御
性良く作製することが可使になった。第５図に、本発明
の第２の実施例を示す。
第５図は、第１図（Ｂ）と同様に素子の断面図を示す。
また、第５図において、第１図（Ｂ）と同一の部材には
同一の符号を付した。このような素子は、以下のプロセ
スで作製された。
同一の符号を付した。このような素子は、以下のプロセ
スで作製された。
まず、ｎ型半導体基体ｌ（本実施例ではＳ ｉ （１０
０） ）上に５×１０１６Ｃ１１−３の不純物濃度を持
つｎ９半導体層２を気相成長（ＣＶＤ）法にてエピタキ
シャル成長させて形成した。次に５ｉ０２を、熱拡散を
用いて４０００大の厚さに形威し、レジストプロセスを
用いて所定の位置のレジストを開口後、５ｉｎ２をフッ
酸系のエツチング液を用いて取り除き、領域１０の上部
にドーナツ状の開口部を形威した。次に熱拡散を用いて
適当なドーパントを用いてＢ（ボロン）を拡散し、ｐ型
のガードリング領域１０を形威した。次に光放出部上部
のＳ ｉ Ｏｘ領域を前述のレジストプロセス及びエツ
チング液な用いて除去し、第１実施例と同様な手法を用
いて、領域３にはＰ、（リン）イオンを注入し、アニー
ル後の不純物濃度のピーク値が約８×１０ ”ｃｍ−３
のｎ型半導体になるようにした。次にオーミックコンタ
クト電極６及び８を形成し、最後にショットキー電極５
としてＡｕを１５０人の厚さに蒸着した。
０） ）上に５×１０１６Ｃ１１−３の不純物濃度を持
つｎ９半導体層２を気相成長（ＣＶＤ）法にてエピタキ
シャル成長させて形成した。次に５ｉ０２を、熱拡散を
用いて４０００大の厚さに形威し、レジストプロセスを
用いて所定の位置のレジストを開口後、５ｉｎ２をフッ
酸系のエツチング液を用いて取り除き、領域１０の上部
にドーナツ状の開口部を形威した。次に熱拡散を用いて
適当なドーパントを用いてＢ（ボロン）を拡散し、ｐ型
のガードリング領域１０を形威した。次に光放出部上部
のＳ ｉ Ｏｘ領域を前述のレジストプロセス及びエツ
チング液な用いて除去し、第１実施例と同様な手法を用
いて、領域３にはＰ、（リン）イオンを注入し、アニー
ル後の不純物濃度のピーク値が約８×１０ ”ｃｍ−３
のｎ型半導体になるようにした。次にオーミックコンタ
クト電極６及び８を形成し、最後にショットキー電極５
としてＡｕを１５０人の厚さに蒸着した。
ショットキー電極として本実施例ではＡｕを用いたが特
にこの材料に限定されることはなく、他のショットキー
接合を形成する材料であれば良い。また、金属以外の材
料、例えばシリサイド、炭化物、ホウ化物でも良いが、
比抵抗が低く、光の透過率が高く、薄くても均一性か保
たれる材料が好ましい。
にこの材料に限定されることはなく、他のショットキー
接合を形成する材料であれば良い。また、金属以外の材
料、例えばシリサイド、炭化物、ホウ化物でも良いが、
比抵抗が低く、光の透過率が高く、薄くても均一性か保
たれる材料が好ましい。
本実施例のように、高濃度ｎ型領域３の周囲にガードリ
ング領域１０を構成することで点線４で示される空乏層
を形威し、さらに電界を領域３に集中し、発光効率を向
上することが出来た。
ング領域１０を構成することで点線４で示される空乏層
を形威し、さらに電界を領域３に集中し、発光効率を向
上することが出来た。
［発明の効果］
以上説明したように、本発明は、ｎ型半導体の表面にシ
ョットキー接合を形威し、このショットキー接合の一部
に他の部分よりも降伏電圧の低い領域を設けたことによ
って、均一な発光部を制御性良く作製出来る効果が得ら
れたものである。
ョットキー接合を形威し、このショットキー接合の一部
に他の部分よりも降伏電圧の低い領域を設けたことによ
って、均一な発光部を制御性良く作製出来る効果が得ら
れたものである。
第１図（Ａ）及び第１図（Ｂ）は夫々本発明の半導体光
放出素子の第１実施例を示す平面図及び断面図、第２図
は本発明の素子の典型的な光エネルギーと光強度との関
係を示す図、第３図は本発明の素子のエネルギーバンド
を示す図、第４図は本発明の素子における光の発生過程
を説明する図、第５図は本発明の第２実施例を説明する
断面図である。 １−−− ｎ型半導体基体 ２−−− ｎ型半導体層 ３・・・高濃度ｎ型領域 ４・・・空乏層 ５・・・ショットキー電極層 ６．８・・・オーミックコンタク ７・・・電源 ９・・・絶縁層 １０・・・ガードリンク領域 ト電極 １ ２ 叉、 聾
放出素子の第１実施例を示す平面図及び断面図、第２図
は本発明の素子の典型的な光エネルギーと光強度との関
係を示す図、第３図は本発明の素子のエネルギーバンド
を示す図、第４図は本発明の素子における光の発生過程
を説明する図、第５図は本発明の第２実施例を説明する
断面図である。 １−−− ｎ型半導体基体 ２−−− ｎ型半導体層 ３・・・高濃度ｎ型領域 ４・・・空乏層 ５・・・ショットキー電極層 ６．８・・・オーミックコンタク ７・・・電源 ９・・・絶縁層 １０・・・ガードリンク領域 ト電極 １ ２ 叉、 聾
Claims (5)
- （１）ｎ型半導体の表面に、ショットキー接合を形成す
るようにショットキー電極層を設 けて成り、前記ショットキー接合に逆バイ アスを印加し、電子なだれ降伏を生じさせ ることによって光を発する半導体光放出素 子てあって、且つ、前記ショットキー接合 の一部に、他の部分よりも降伏電圧の低い 領域を設けた半導体光放出素子。 - （２）前記領域は、前記ｎ型半導体の一部に他の部分よ
りも不純物濃度の高い領域を設け て成る特許請求の範囲第１項記載の半導体 光放出素子。 - （３）前記領域の周囲に、リング状のｐ型半導体層を設
けた特許請求の範囲第１項記載の 半導体光放出素子。 - （４）前記領域の大きさが５μｍ以下である特許請求の
範囲第１項記載の半導体光放出素 子。 - （５）前記領域のショットキー電極層の厚さが０．１μ
ｍ以下である特許請求の範囲第 １項記載の半導体光放出素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305589A JP2675867B2 (ja) | 1989-08-04 | 1989-08-04 | 半導体光放出素子 |
| US07/560,769 US5107311A (en) | 1989-08-02 | 1990-07-31 | Semiconductor light-emitting device |
| DE69017301T DE69017301T2 (de) | 1989-08-02 | 1990-08-01 | Halbleiter lichtemittierende Vorrichtung. |
| EP90114775A EP0411612B1 (en) | 1989-08-02 | 1990-08-01 | Semiconductor light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20305589A JP2675867B2 (ja) | 1989-08-04 | 1989-08-04 | 半導体光放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366180A true JPH0366180A (ja) | 1991-03-20 |
| JP2675867B2 JP2675867B2 (ja) | 1997-11-12 |
Family
ID=16467594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20305589A Expired - Fee Related JP2675867B2 (ja) | 1989-08-02 | 1989-08-04 | 半導体光放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2675867B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013518402A (ja) * | 2010-01-22 | 2013-05-20 | インシアヴァ （ピーテーワイ） リミテッド | シリコン発光デバイス及び該デバイスを製造する方法 |
-
1989
- 1989-08-04 JP JP20305589A patent/JP2675867B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013518402A (ja) * | 2010-01-22 | 2013-05-20 | インシアヴァ （ピーテーワイ） リミテッド | シリコン発光デバイス及び該デバイスを製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2675867B2 (ja) | 1997-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001534A (en) | Heterojunction bipolar transistor | |
| US5138402A (en) | Semiconductor electron emitting device | |
| US5107311A (en) | Semiconductor light-emitting device | |
| US5106766A (en) | Method of making a semiconductor device that comprises p-type III-V semiconductor material | |
| US5414272A (en) | Semiconductor electron emission element | |
| US6703647B1 (en) | Triple base bipolar phototransistor | |
| JP3635956B2 (ja) | 炭化けい素ショットキーバリアダイオードの製造方法 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP2675867B2 (ja) | 半導体光放出素子 | |
| JP2692971B2 (ja) | 半導体光放出素子 | |
| JP2765982B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP3005023B2 (ja) | 半導体電子放出素子とその駆動方法 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JP2726116B2 (ja) | 半導体電子放出素子およびその製造方法 | |
| JP2820450B2 (ja) | 半導体電子放出素子 | |
| JPH0467527A (ja) | 半導体電子放出素子 | |
| JP2001189126A (ja) | 電子放出素子の製造方法 | |
| JPH0757619A (ja) | 電子放出素子 | |
| JPS61172379A (ja) | 半導体装置の製造方法 | |
| JPH0574332A (ja) | 半導体電子放出素子 | |
| JPH04102373A (ja) | 半導体電子放出素子 | |
| JPS6345736A (ja) | 固体電子ビ−ム発生装置 | |
| JPH03129633A (ja) | 電子放出素子 | |
| JPS6345734A (ja) | 固体電子ビ−ム発生装置 | |
| JPS62179765A (ja) | Ｍｉｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |