JPH0366199A - Film carrier - Google Patents
Film carrierInfo
- Publication number
- JPH0366199A JPH0366199A JP1202369A JP20236989A JPH0366199A JP H0366199 A JPH0366199 A JP H0366199A JP 1202369 A JP1202369 A JP 1202369A JP 20236989 A JP20236989 A JP 20236989A JP H0366199 A JPH0366199 A JP H0366199A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- conductor circuit
- film carrier
- upper layer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子部品を実装するために使用されるフィル
ムキャリアに関し、特に基材のディバイス孔に向けて突
出するインナーリードを有するフィルムキャリアに関す
る。Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a film carrier used for mounting electronic components, and particularly to a film carrier having inner leads protruding toward device holes in a base material. .
（従来の技術）
従来から、第１６図〜第１８図に示すようなフィルムキ
ャリア（２００）、つまり電子部品（５０）を実装する
ためのディバイス孔（１１）を有する基材（ｌＯ）上に
導体回路（２０）を形成し、この導体回路（２０）を前
記ディバイス孔（１１）に突出させてインナーリード（
３０）とし、このインナーリード（３０）と前記ディバ
イス孔（１１）内に挿入される電子部品（５０）とを電
気的に接続するフィルムキャリア（２００）は広く知ら
れている。この種のフィルムキャリア（２００）に電子
部品（５０）を実装するには、第１７図及び第１８図に
示すように、電子部品（５０）の接続端子（５１）又は
インナーリード（３０）にバンブ（６０）を形成してお
き、このバンブ（６０〉を介してインナーリード（３０
）と電子部品（５０）とを接続するのである。(Prior Art) Conventionally, a film carrier (200) as shown in FIGS. 16 to 18, that is, a base material (IO) having a device hole (11) for mounting an electronic component (50), has been used. A conductor circuit (20) is formed, and this conductor circuit (20) is made to protrude into the device hole (11) to form an inner lead (
30) and a film carrier (200) that electrically connects the inner lead (30) and the electronic component (50) inserted into the device hole (11) is widely known. In order to mount an electronic component (50) on this type of film carrier (200), as shown in FIGS. 17 and 18, the connecting terminal (51) or inner lead (30) of the electronic component (50) A bump (60) is formed in advance, and an inner lead (30
) and the electronic component (50).
そして、近年の電子部品の高密度化にともない、このよ
うなフィルムキャリア（２００）についても、その導体
回路及びインナーリードの高密度化が要求されてきてい
る。As the density of electronic components has increased in recent years, there has been a demand for higher density conductor circuits and inner leads for such film carriers (200).
（発明が解決しようとする課題）
しかしながら、前述のような構造を持った従来のフィル
ムキャリア（２００）では、導体回路（２０）及びイン
ナーリード（３０）の高密度化は困難であり、また、接
続信頼性の点においても問題がある。(Problems to be Solved by the Invention) However, in the conventional film carrier (200) having the above-described structure, it is difficult to increase the density of the conductor circuit (20) and the inner lead (30). There are also problems in terms of connection reliability.
理由として、所定面積内で電気的特性の優れた導体回路
（２０）を形成するにはエツチング精度等の制約から一
定の限度があり、また、高密度化されたインナーリード
（３０）は、必然的に細くなって曲がり易く、隣接する
インナーリード（３０）同士がショートしたりするから
である。This is because there is a certain limit to forming a conductor circuit (20) with excellent electrical characteristics within a predetermined area due to restrictions such as etching accuracy, and the inner lead (30) with high density is inevitably This is because the inner leads (30) become thinner and more likely to bend, causing short-circuits between adjacent inner leads (30).
本発明は、以上のような実情に鑑みてなされたものであ
り、その目的とするところは、導体回路及びインナーリ
ードの高密度化が容易で、かつ接続信頼性の高いフィル
ムキャリアを提供することにある。The present invention has been made in view of the above-mentioned circumstances, and its purpose is to provide a film carrier that allows conductor circuits and inner leads to be easily densified and has high connection reliability. It is in.
（課題を解決するための手段）
以上の課題を解決するために、本発明の採った手段は、
実施例に対応する第１図及び第９図を参超して説明する
と、
「電子部品（５０）を実装するためのディバイス孔（１
１）を有する基材（１０）上に導体回路（２１）（２２
）を形成し、この導体回路（２１Ｘ２２）の一端を前記
ディバイス孔（Ｉｔ）に向けて突出させることにより、
この突出部分を前記ディバイス孔（１１）内に挿入され
る電子部品（５０）との電気的接続を行うインナーリー
ド（３１）（３２）としたフィルムキャリア（１００）
において、
前記導体回路（２１）（２２）及びインナーリード（３
１Ｘ３２）を多層構造としたことを特徴とするフィルム
キャリア（１００）Ｊ
である。(Means for Solving the Problems) In order to solve the above problems, the means taken by the present invention are as follows:
To explain with reference to FIG. 1 and FIG. 9 corresponding to the embodiment, "Device hole (1) for mounting electronic component (50)"
1) on a base material (10) having conductor circuits (21) (22
) and by making one end of this conductor circuit (21X22) protrude toward the device hole (It),
A film carrier (100) in which these protruding parts are used as inner leads (31) and (32) for electrical connection with an electronic component (50) inserted into the device hole (11).
, the conductor circuit (21) (22) and the inner lead (3
This is a film carrier (100)J characterized by having a multilayer structure of 1x32).
すなわち、基材（１０）上に形成された導体回路を下層
導体回路（２１）及び上層導体回路（２２）と、基材（
１０）のディバイス孔（１１）から突出するインナーリ
ードを下層インナーリード（３１）及び上層インナーリ
ード（３２）というように二層以上の多層構造に形成し
て、各インナーリード（３１）（３２）と電子部品（５
０）の接続端子（５１）とをバンブ（６０）を介して電
気的に接続するようにしたのである。That is, the conductor circuit formed on the base material (10) is connected to the lower layer conductor circuit (21) and the upper layer conductor circuit (22), and the base material (
The inner leads protruding from the device hole (11) of 10) are formed into a multilayer structure of two or more layers, such as a lower layer inner lead (31) and an upper layer inner lead (32), so that each inner lead (31) (32) and electronic components (5
0) are electrically connected to the connection terminal (51) through the bump (60).
なお、第１図に示す第１実施例にあっては、接続信頼性
を高めるために、上層インナーリード（３２）の先端部
（３２ａ）を下方に垂下させて、その先端と電子部品（
５０）の接続端子（５１）とをバンブ（６０）を介して
電気的に接続するようにしているが、第９図に示す第２
実施例のように、上層インナーリード（３２）をディバ
イス孔（Ｉ＋）から突出する状態に形成し、電子部品（
５０）を実装する際に下方に多少的がるようにしても良
い。In the first embodiment shown in FIG. 1, in order to improve connection reliability, the tip (32a) of the upper layer inner lead (32) is made to hang downward, so that the tip and the electronic component (32a) hang downward.
50) is electrically connected to the connection terminal (51) via the bump (60), but the second connection terminal (51) shown in FIG.
As in the embodiment, the upper layer inner lead (32) is formed to protrude from the device hole (I+), and the electronic component (
50) may be aimed somewhat downward.
また、本発明においては、基材（１０）及び導体回路（
２］）（２２）の材質等はなんら限定されるものではな
く、さらに各導体ｌｌ路（２＋ ）（２２）及びインナ
ーリード（３１）（３２）は多層構造であれば何層であ
っても良く、この場合、層数が多ければ多いほどより高
密度なものとなることは言うまでもない。Further, in the present invention, the base material (10) and the conductor circuit (
2]) The material of (22) is not limited in any way, and each conductor path (2+) (22) and inner leads (31) (32) may have any number of layers as long as they have a multilayer structure. In this case, it goes without saying that the greater the number of layers, the higher the density.
（発明の作用）
本発明は上記のような構成により、以下のような作用が
ある。(Actions of the Invention) The present invention has the following effects due to the above configuration.
すなわち、インナーリード（３１）（３２）については
、その構造を多層とすることにより、従来の単層構造の
ものと比べて剛性が高くなり、容易に曲がったり、ショ
ートしたりすることがなく、このためインナーリート’
（３１）（３２）を細くすることができ、高密度化が
可能となっている。In other words, the inner leads (31) and (32) have a multilayer structure, which increases their rigidity compared to the conventional single layer structure, and prevents them from bending or shorting out easily. For this reason Inner Reet'
(31) and (32) can be made thinner, making it possible to increase the density.
また、導体回路（２１Ｘ２２）についても、多層構造と
することにより、従来の単層構造のものと比べてパター
ン設計の自由度が増し、従って、インナーリード（３１
Ｘ３２）の高密度化に対応可能となっている。Furthermore, by using a multilayer structure for the conductor circuit (21 x 22), the degree of freedom in pattern design increases compared to the conventional single layer structure, and therefore, the inner lead (31
X32) can accommodate higher density.
（実施例）
次に、本発明に係るフィルムキャリア（１００）の具体
的な実施例を図面にしたがって説明する。(Example) Next, a specific example of the film carrier (100) according to the present invention will be described according to the drawings.
実１４例」−
第・１実施例に係るフィルムキャリア（１００）の断面
図を第１図に示す。以下、このフィルムキャリア（１０
０）を第２図から第８図に示す製造工程図に基づいて説
明する。14th Example - A cross-sectional view of a film carrier (100) according to the first example is shown in FIG. Below, this film carrier (10
0) will be explained based on the manufacturing process diagrams shown in FIGS. 2 to 8.
先ず、第２図に示すようにポリイミド等の可撓性絶縁材
からなる基材（１０）ｊこ打ち抜き加工等によりディバ
イス孔（１１）となる方形状の開口を形成し、その後、
このディバイス孔（１１）を塞ぐようにｔｉ１箔（２３
）をラミネートする。First, as shown in FIG. 2, a rectangular opening that will become a device hole (11) is formed by punching a base material (10) made of a flexible insulating material such as polyimide, and then,
ti1 foil (23) so as to close this device hole (11).
) to laminate.
次に、第３図に示すように、エツチングレジスト（図示
せず）を塗布又はラミネートしてパターン形成し、その
後、露光→現像→エツチング→剥膜の各工程を経て下層
導体回路（２１）及び下層インナーリード（３１）を形
成する。Next, as shown in FIG. 3, an etching resist (not shown) is applied or laminated to form a pattern, and then the lower conductor circuit (21) and A lower layer inner lead (31) is formed.
次いで、第４図に示すように、基材（１０）の裏面にデ
ィバイス孔（１１）をも塞ぐようにエツチングレジスト
（４０）を塗布し、その後、第５図に示すように下層導
体回路（２１）及び下層インナーリード（３１）の表面
、並びに、下層インナーリード（３１）の先端面（３１
ａ）にポリイミド等の絶縁剤をコーティングして絶縁ｊ
ｉｊ’ （４１）を形成する。Next, as shown in FIG. 4, an etching resist (40) is applied to the back surface of the base material (10) so as to also close the device hole (11), and then, as shown in FIG. 21), the surface of the lower inner lead (31), and the tip surface (31) of the lower inner lead (31).
Insulate a) by coating it with an insulating material such as polyimide.
ij' (41) is formed.
次いで、第６図に示すように、絶縁層（４１）の表面及
びその先端面（４１ａ）に化学銅メツキ（２４）、ある
いは化学鋼メツキ（２４）と電気銅メツキ（図示せず）
を施こす。Next, as shown in FIG. 6, the surface of the insulating layer (41) and its tip surface (41a) are coated with chemical copper plating (24), or chemical steel plating (24) and electrolytic copper plating (not shown).
apply.
次いで、第７図に示すように液体レジス） （４２）を
化学鋼メツキ（２０の表面及びディバイス孔（１１）の
部分に塗布してレジスト膜（４２）を形成し、このレジ
スト膜（４２）を露光・現像してパターン形成を行う。Next, as shown in FIG. 7, liquid resist (42) is applied to the surface of chemical steel plating (20 and the device hole (11)) to form a resist film (42). A pattern is formed by exposing and developing.
最後に、第８図に示すように、エツチング加工を施して
上層導体回路（２２）及び上層インナーリード（３２）
を形成し、レジスト膜（４２）及び基材（１０）裏面の
フィルム（４０）を剥離して、本実施例に係るフィルム
キャリア（１００）を得る。Finally, as shown in Figure 8, etching is performed to form the upper layer conductor circuit (22) and the upper layer inner lead (32).
is formed, and the resist film (42) and the film (40) on the back surface of the base material (10) are peeled off to obtain a film carrier (100) according to this example.
この実施例に係るフィルムキャリア（１００）にあって
は、上層インナーリード（３２）の先端部（３２ａ）が
、絶縁層（４１）の先端面（４１ａ）を這うよう下方に
垂下しているため、第１図に示すように、電子部品（５
０）を実装した際の接続信頼性がより高いものとなる。In the film carrier (100) according to this example, the tip portion (32a) of the upper layer inner lead (32) hangs downward so as to extend over the tip surface (41a) of the insulating layer (41). , as shown in Figure 1, electronic components (5
0), the connection reliability will be higher.
光胤璽２
第２実施例に係るフィルムキャリア（１００）の断面図
を第９図に示す。以下、このフィルムキャリア（１００
）を第１０図〜第１５図に示す製造工程図に基づいて説
明する。Light Seal 2 A cross-sectional view of a film carrier (100) according to a second embodiment is shown in FIG. Below, this film carrier (100
) will be explained based on the manufacturing process diagrams shown in FIGS. 10 to 15.
先ず、第１０図に示すようにポリイミド等の可撓性絶縁
材からなる基祠（１０〉に打ち抜き加工等によりディバ
イス孔（１１）となる開口を形成し、その後、このディ
バイス孔（１１）を塞ぐように銅箔（２３）をラミネー
トする。First, as shown in FIG. 10, an opening that will become a device hole (11) is formed in a base hole (10) made of a flexible insulating material such as polyimide by punching, etc., and then this device hole (11) is Laminate copper foil (23) to cover it.
次に、第１１図及び第１２図に示すように、表裏面にエ
ツチングレジスト００）を塗布し、その後、露光→現像
→エツチング→剥膜の各工程を経て下層導体回路（２１
）及び下層インナーリード（３１）を形成する。Next, as shown in FIGS. 11 and 12, an etching resist 00) is applied to the front and back surfaces, and then the lower conductor circuit (21
) and the lower inner lead (31) are formed.
その後、第１３図に示すように下層導体回路（２１〉及
び下層インナーリード（３１）の表面にポリイミド等の
絶縁剤をコーティングして絶縁！（４１）を形成する。Thereafter, as shown in FIG. 13, the surfaces of the lower layer conductor circuit (21>) and the lower layer inner lead (31) are coated with an insulating agent such as polyimide to form an insulation! (41).
また、ディバイス孔（１１）の部分に液体レジスト（８
０）を施す。In addition, a liquid resist (8) is applied to the device hole (11).
0).
次いで、第１４図に示すように、絶縁層（４１）の表面
に、ｈ ｒｇ、銅箔（２５）をラミネートし、その後、
この表面にドライフィルム（図示せず）をラミネートす
る。そして、このドライフィルムを露光・現像してパタ
ーン形成を行う。Next, as shown in FIG. 14, copper foil (25) is laminated on the surface of the insulating layer (41), and then,
A dry film (not shown) is laminated on this surface. Then, this dry film is exposed and developed to form a pattern.
最後に、第１５図に示すように、エツチング加工を施し
て上層導体回路（２２）及び−上層インナーリード（３
２）を形成し、ドライフィルム（４３）及び基材（１０
）の裏面のエラチンブレジス） （４０）並びに液体レ
ジスト（８０）を剥離して、本実施例に係るフィルムキ
ャリア（１００）を得る。Finally, as shown in FIG. 15, etching is performed to form the upper layer conductor circuit (22) and the upper layer inner lead (3).
2), dry film (43) and base material (10
) (40) and the liquid resist (80) are peeled off to obtain a film carrier (100) according to this example.
この実施例に係るフィルムキャリア（１００）は、第９
図ｔこ示すようζこ、電子部品（５０）を実装する際に
上層インナーリード（３２）の先端部（３２ａ）が多少
下方に曲げられた状態で接続されるものである。The film carrier (100) according to this example has the ninth
As shown in Figure t, when the electronic component (50) is mounted, the tip (32a) of the upper layer inner lead (32) is connected with it being bent slightly downward.
（発明の効果）
以上詳述した通り、本発明に係るフィルムキャリアは、
「電子部品を実装するためのディバイス孔を有する基
材上に導体回路を形成し、この導体回路の一端を前記デ
ィバイス孔に向けて突出させることにより、□この突出
部分を前記デイバーイス孔内に挿入される電子部品との
電気的接続を行うインナーリードとしたフィルムキャリ
アにおいて、前記導体回路及びインナーリードを多層構
造としたこと」をその構成上の特徴としている。(Effect of the invention) As detailed above, the film carrier according to the present invention has the following features:
By forming a conductor circuit on a base material having a device hole for mounting electronic components, and having one end of this conductor circuit protrude toward the device hole, □ this protruding portion is inserted into the device hole. The film carrier is characterized in that the conductor circuit and the inner lead have a multilayer structure.
従って、本発明に係るフィルムキャリアによれ１
は、インナーリードの多層化により、インナーリードの
剛性が従来の単層構造のものと比較して高くなり、容易
に曲がったり、ショートしたりすることがなく、このた
めインナーリードをより細くすることが可能となって、
高密度化を容易に図ることができ、また、接続信頼性を
も高めることが出来る。さらに、導体回路についても、
多層構造とすることにより、従来の単層構造のものと比
へてパターン設計の自由度が増すため、インナーリード
の高密度化に容易に対応することができる。Therefore, the film carrier according to the present invention has a multi-layered inner lead, which increases the rigidity of the inner lead compared to a conventional single layer structure, and prevents it from easily bending or shorting. Therefore, it is possible to make the inner lead thinner,
High density can be easily achieved, and connection reliability can also be improved. Furthermore, regarding conductor circuits,
The multilayer structure increases the degree of freedom in pattern design compared to the conventional single layer structure, so it can easily accommodate higher density inner leads.
第１図は本発明に係るフィルムキャリアの第１実施例を
示す断面図、第２図〜第８図は第１実施例に係るフィル
ムキャリアの製造工程を順を追って説明する各断面図、
第９図は本発明に係るフィルムキャリアの第２実施例を
示す断面図、第１Ｏ図〜第１５図は第２実施例ｔこ係る
フィルムキャリアの製造工程を順を追って説明する各断
面図、第１２−
１６図は従来のフィルムキャリアを示す平面図、第１７
図及び第１８図は従来のフィル１１キヤリアに電子部品
を実装する際の各断面図である。
符号の説明
１００・・・フィルムキャリア、１０・・・基材、１１
・・・ディバイス孔、２０・・・導体回路、２１・・・
下層導体回路、２２・・・上層導体回路、２３・・・鋼
箔、２４・・・化学銅メツキ、２５・・・上層銅箔、３
０・・・インナーリード、３１・・・下層インナーリー
ド、３１ａ・・・下層インナーリードの先端面、３２・
・・」−層インナーリート、３２ａ・・・上層インナー
リードの先端部、４０・・・エツチングレジスト ４１
・・・絶縁層、４１ａ・・・絶縁層の先端面、４２・・
・レジスト膜（液体レジスト）、５０・・・電子部品、
５１・・・接続端子、６０・・・バンプ、２００・・・
従来のフィルムキャリア、８０・・・液体レジスト。
以 上FIG. 1 is a cross-sectional view showing a first embodiment of the film carrier according to the present invention, and FIGS. 2 to 8 are cross-sectional views sequentially explaining the manufacturing process of the film carrier according to the first example.
FIG. 9 is a sectional view showing a second embodiment of the film carrier according to the present invention, and FIGS. Figures 12-16 are plan views showing conventional film carriers;
18 and 18 are cross-sectional views when electronic components are mounted on a conventional fill 11 carrier. Explanation of symbols 100...Film carrier, 10...Base material, 11
...Device hole, 20...Conductor circuit, 21...
Lower layer conductor circuit, 22... Upper layer conductor circuit, 23... Steel foil, 24... Chemical copper plating, 25... Upper layer copper foil, 3
0... Inner lead, 31... Lower layer inner lead, 31a... Tip surface of lower layer inner lead, 32.
..."-layer inner lead, 32a... tip of upper layer inner lead, 40... etching resist 41
...Insulating layer, 41a...Top surface of insulating layer, 42...
・Resist film (liquid resist), 50...Electronic components,
51... Connection terminal, 60... Bump, 200...
Conventional film carrier, 80...liquid resist. that's all
Claims (1)
上に導体回路を形成し、この導体回路の一端を前記ディ
バイス孔に向けて突出させることにより、この突出部分
を前記ディバイス孔内に挿入される電子部品との電気的
接続を行うインナーリードとしたフィルムキャリアにお
いて、 前記導体回路及びインナーリードを多層構造としたこと
を特徴とするフィルムキャリア。[Scope of Claims] A conductor circuit is formed on a base material having a device hole for mounting an electronic component, and one end of this conductor circuit is made to protrude toward the device hole, so that this protruding portion is connected to the device. A film carrier having an inner lead for electrical connection with an electronic component inserted into the hole, characterized in that the conductor circuit and the inner lead have a multilayer structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202369A JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1202369A JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0366199A true JPH0366199A (en) | 1991-03-20 |
| JP2769723B2 JP2769723B2 (en) | 1998-06-25 |
Family
ID=16456364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1202369A Expired - Lifetime JP2769723B2 (en) | 1989-08-03 | 1989-08-03 | Film carrier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769723B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982686B2 (en) | 2000-06-15 | 2006-01-03 | Sharp Kabushiki Kaisha | Liquid crystal display device, image display device, illumination device and emitter used therefore, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585051A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Preparation of multilayer wiring structure |
| JPS62239597A (en) * | 1986-04-11 | 1987-10-20 | オ−ケ−プリント配線株式会社 | Electronic parts attaching plate |
| JPS63114239A (en) * | 1986-10-31 | 1988-05-19 | Ibiden Co Ltd | Semiconductor mounting board |
-
1989
- 1989-08-03 JP JP1202369A patent/JP2769723B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585051A (en) * | 1978-12-22 | 1980-06-26 | Hitachi Ltd | Preparation of multilayer wiring structure |
| JPS62239597A (en) * | 1986-04-11 | 1987-10-20 | オ−ケ−プリント配線株式会社 | Electronic parts attaching plate |
| JPS63114239A (en) * | 1986-10-31 | 1988-05-19 | Ibiden Co Ltd | Semiconductor mounting board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6982686B2 (en) | 2000-06-15 | 2006-01-03 | Sharp Kabushiki Kaisha | Liquid crystal display device, image display device, illumination device and emitter used therefore, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter |
| US7903062B2 (en) | 2000-06-15 | 2011-03-08 | Sharp Kabushiki Kaisha | Liquid crystal display device, image display device, illumination device and emitter used therefor, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769723B2 (en) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3015712B2 (en) | Film carrier and semiconductor device using the same | |
| US7286370B2 (en) | Wired circuit board and connection structure of wired circuit board | |
| US20070114058A1 (en) | Circuit board and its manufacturing method | |
| KR20010049762A (en) | Multi-layer substrate | |
| US7271347B2 (en) | Wired circuit board | |
| JP2005109101A (en) | Electromagnetic shield type flexible circuit board | |
| CN101026143A (en) | Flexible circuit substrate for flip-chip-on-flex applications | |
| JP2002313996A (en) | Semiconductor package substrate and method of manufacturing the same | |
| JP2003332743A (en) | Rigid flexible substrate | |
| JP2000058986A (en) | Wiring board and method of manufacturing the same | |
| US7772501B2 (en) | Flexible printed circuit board | |
| JP2004221404A (en) | Wiring board and method of manufacturing the same, semiconductor device, electronic module, and electronic equipment | |
| JPH0366199A (en) | Film carrier | |
| JPH0143473B2 (en) | ||
| JPS63114299A (en) | Printed wiring board | |
| JP2000114412A (en) | Circuit board manufacturing method | |
| US20030159282A1 (en) | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument | |
| JPH01145891A (en) | Manufacture of circuit substrate with solder bump | |
| US6395994B1 (en) | Etched tri-metal with integrated wire traces for wire bonding | |
| US20250031313A1 (en) | Flexible circuit board and method of fabricating the same | |
| JPH07263869A (en) | Substrate for mounting electronic parts and its manufacture | |
| JPH0621283U (en) | Printed wiring board | |
| KR20210028042A (en) | Multilayer flexible circuit board and manufacturing method thereof | |
| CN1713797A (en) | Wiring board, magnetic disc apparatus, and production method of wiring board | |
| JPH01175296A (en) | Multilayer printed circuit board device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080417 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090417 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100417 Year of fee payment: 12 |