JPH0366199A - フィルムキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品を実装するために使用されるフィル
ムキャリアに関し、特に基材のディバイス孔に向けて突
出するインナーリードを有するフィルムキャリアに関す
る。

（従来の技術） 従来から、第１６図〜第１８図に示すようなフィルムキ
ャリア（２００）、つまり電子部品（５０）を実装する
ためのディバイス孔（１１）を有する基材（ｌＯ）上に
導体回路（２０）を形成し、この導体回路（２０）を前
記ディバイス孔（１１）に突出させてインナーリード（
３０）とし、このインナーリード（３０）と前記ディバ
イス孔（１１）内に挿入される電子部品（５０）とを電
気的に接続するフィルムキャリア（２００）は広く知ら
れている。この種のフィルムキャリア（２００）に電子
部品（５０）を実装するには、第１７図及び第１８図に
示すように、電子部品（５０）の接続端子（５１）又は
インナーリード（３０）にバンブ（６０）を形成してお
き、このバンブ（６０〉を介してインナーリード（３０
）と電子部品（５０）とを接続するのである。

そして、近年の電子部品の高密度化にともない、このよ
うなフィルムキャリア（２００）についても、その導体
回路及びインナーリードの高密度化が要求されてきてい
る。

（発明が解決しようとする課題） しかしながら、前述のような構造を持った従来のフィル
ムキャリア（２００）では、導体回路（２０）及びイン
ナーリード（３０）の高密度化は困難であり、また、接
続信頼性の点においても問題がある。

理由として、所定面積内で電気的特性の優れた導体回路
（２０）を形成するにはエツチング精度等の制約から一
定の限度があり、また、高密度化されたインナーリード
（３０）は、必然的に細くなって曲がり易く、隣接する
インナーリード（３０）同士がショートしたりするから
である。

本発明は、以上のような実情に鑑みてなされたものであ
り、その目的とするところは、導体回路及びインナーリ
ードの高密度化が容易で、かつ接続信頼性の高いフィル
ムキャリアを提供することにある。

（課題を解決するための手段） 以上の課題を解決するために、本発明の採った手段は、
実施例に対応する第１図及び第９図を参超して説明する
と、 「電子部品（５０）を実装するためのディバイス孔（１
１）を有する基材（１０）上に導体回路（２１）（２２
）を形成し、この導体回路（２１Ｘ２２）の一端を前記
ディバイス孔（Ｉｔ）に向けて突出させることにより、
この突出部分を前記ディバイス孔（１１）内に挿入され
る電子部品（５０）との電気的接続を行うインナーリー
ド（３１）（３２）としたフィルムキャリア（１００）
において、 前記導体回路（２１）（２２）及びインナーリード（３
１Ｘ３２）を多層構造としたことを特徴とするフィルム
キャリア（１００）Ｊ である。

すなわち、基材（１０）上に形成された導体回路を下層
導体回路（２１）及び上層導体回路（２２）と、基材（
１０）のディバイス孔（１１）から突出するインナーリ
ードを下層インナーリード（３１）及び上層インナーリ
ード（３２）というように二層以上の多層構造に形成し
て、各インナーリード（３１）（３２）と電子部品（５
０）の接続端子（５１）とをバンブ（６０）を介して電
気的に接続するようにしたのである。

なお、第１図に示す第１実施例にあっては、接続信頼性
を高めるために、上層インナーリード（３２）の先端部
（３２ａ）を下方に垂下させて、その先端と電子部品（
５０）の接続端子（５１）とをバンブ（６０）を介して
電気的に接続するようにしているが、第９図に示す第２
実施例のように、上層インナーリード（３２）をディバ
イス孔（Ｉ＋）から突出する状態に形成し、電子部品（
５０）を実装する際に下方に多少的がるようにしても良
い。

また、本発明においては、基材（１０）及び導体回路（
２］）（２２）の材質等はなんら限定されるものではな
く、さらに各導体ｌｌ路（２＋　）（２２）及びインナ
ーリード（３１）（３２）は多層構造であれば何層であ
っても良く、この場合、層数が多ければ多いほどより高
密度なものとなることは言うまでもない。

（発明の作用） 本発明は上記のような構成により、以下のような作用が
ある。

すなわち、インナーリード（３１）（３２）については
、その構造を多層とすることにより、従来の単層構造の
ものと比べて剛性が高くなり、容易に曲がったり、ショ
ートしたりすることがなく、このためインナーリート’
　（３１）（３２）を細くすることができ、高密度化が
可能となっている。

また、導体回路（２１Ｘ２２）についても、多層構造と
することにより、従来の単層構造のものと比べてパター
ン設計の自由度が増し、従って、インナーリード（３１
Ｘ３２）の高密度化に対応可能となっている。

（実施例） 次に、本発明に係るフィルムキャリア（１００）の具体
的な実施例を図面にしたがって説明する。

実１４例」− 第・１実施例に係るフィルムキャリア（１００）の断面
図を第１図に示す。以下、このフィルムキャリア（１０
０）を第２図から第８図に示す製造工程図に基づいて説
明する。

先ず、第２図に示すようにポリイミド等の可撓性絶縁材
からなる基材（１０）ｊこ打ち抜き加工等によりディバ
イス孔（１１）となる方形状の開口を形成し、その後、
このディバイス孔（１１）を塞ぐようにｔｉ１箔（２３
）をラミネートする。

次に、第３図に示すように、エツチングレジスト（図示
せず）を塗布又はラミネートしてパターン形成し、その
後、露光→現像→エツチング→剥膜の各工程を経て下層
導体回路（２１）及び下層インナーリード（３１）を形
成する。

次いで、第４図に示すように、基材（１０）の裏面にデ
ィバイス孔（１１）をも塞ぐようにエツチングレジスト
（４０）を塗布し、その後、第５図に示すように下層導
体回路（２１）及び下層インナーリード（３１）の表面
、並びに、下層インナーリード（３１）の先端面（３１
ａ）にポリイミド等の絶縁剤をコーティングして絶縁ｊ
ｉｊ’　（４１）を形成する。

次いで、第６図に示すように、絶縁層（４１）の表面及
びその先端面（４１ａ）に化学銅メツキ（２４）、ある
いは化学鋼メツキ（２４）と電気銅メツキ（図示せず）
を施こす。

次いで、第７図に示すように液体レジス）　（４２）を
化学鋼メツキ（２０の表面及びディバイス孔（１１）の
部分に塗布してレジスト膜（４２）を形成し、このレジ
スト膜（４２）を露光・現像してパターン形成を行う。

最後に、第８図に示すように、エツチング加工を施して
上層導体回路（２２）及び上層インナーリード（３２）
を形成し、レジスト膜（４２）及び基材（１０）裏面の
フィルム（４０）を剥離して、本実施例に係るフィルム
キャリア（１００）を得る。

この実施例に係るフィルムキャリア（１００）にあって
は、上層インナーリード（３２）の先端部（３２ａ）が
、絶縁層（４１）の先端面（４１ａ）を這うよう下方に
垂下しているため、第１図に示すように、電子部品（５
０）を実装した際の接続信頼性がより高いものとなる。

光胤璽２ 第２実施例に係るフィルムキャリア（１００）の断面図
を第９図に示す。以下、このフィルムキャリア（１００
）を第１０図〜第１５図に示す製造工程図に基づいて説
明する。

先ず、第１０図に示すようにポリイミド等の可撓性絶縁
材からなる基祠（１０〉に打ち抜き加工等によりディバ
イス孔（１１）となる開口を形成し、その後、このディ
バイス孔（１１）を塞ぐように銅箔（２３）をラミネー
トする。

次に、第１１図及び第１２図に示すように、表裏面にエ
ツチングレジスト００）を塗布し、その後、露光→現像
→エツチング→剥膜の各工程を経て下層導体回路（２１
）及び下層インナーリード（３１）を形成する。

その後、第１３図に示すように下層導体回路（２１〉及
び下層インナーリード（３１）の表面にポリイミド等の
絶縁剤をコーティングして絶縁！（４１）を形成する。

また、ディバイス孔（１１）の部分に液体レジスト（８
０）を施す。

次いで、第１４図に示すように、絶縁層（４１）の表面
に、ｈ　ｒｇ、銅箔（２５）をラミネートし、その後、
この表面にドライフィルム（図示せず）をラミネートす
る。そして、このドライフィルムを露光・現像してパタ
ーン形成を行う。

最後に、第１５図に示すように、エツチング加工を施し
て上層導体回路（２２）及び−上層インナーリード（３
２）を形成し、ドライフィルム（４３）及び基材（１０
）の裏面のエラチンブレジス）　（４０）並びに液体レ
ジスト（８０）を剥離して、本実施例に係るフィルムキ
ャリア（１００）を得る。

この実施例に係るフィルムキャリア（１００）は、第９
図ｔこ示すようζこ、電子部品（５０）を実装する際に
上層インナーリード（３２）の先端部（３２ａ）が多少
下方に曲げられた状態で接続されるものである。

（発明の効果） 以上詳述した通り、本発明に係るフィルムキャリアは、
　「電子部品を実装するためのディバイス孔を有する基
材上に導体回路を形成し、この導体回路の一端を前記デ
ィバイス孔に向けて突出させることにより、□この突出
部分を前記デイバーイス孔内に挿入される電子部品との
電気的接続を行うインナーリードとしたフィルムキャリ
アにおいて、前記導体回路及びインナーリードを多層構
造としたこと」をその構成上の特徴としている。

従って、本発明に係るフィルムキャリアによれ１ は、インナーリードの多層化により、インナーリードの
剛性が従来の単層構造のものと比較して高くなり、容易
に曲がったり、ショートしたりすることがなく、このた
めインナーリードをより細くすることが可能となって、
高密度化を容易に図ることができ、また、接続信頼性を
も高めることが出来る。さらに、導体回路についても、
多層構造とすることにより、従来の単層構造のものと比
へてパターン設計の自由度が増すため、インナーリード
の高密度化に容易に対応することができる。

【図面の簡単な説明】

第１図は本発明に係るフィルムキャリアの第１実施例を
示す断面図、第２図〜第８図は第１実施例に係るフィル
ムキャリアの製造工程を順を追って説明する各断面図、
第９図は本発明に係るフィルムキャリアの第２実施例を
示す断面図、第１Ｏ図〜第１５図は第２実施例ｔこ係る
フィルムキャリアの製造工程を順を追って説明する各断
面図、第１２− １６図は従来のフィルムキャリアを示す平面図、第１７
図及び第１８図は従来のフィル１１キヤリアに電子部品
を実装する際の各断面図である。 符号の説明 １００・・・フィルムキャリア、１０・・・基材、１１
・・・ディバイス孔、２０・・・導体回路、２１・・・
下層導体回路、２２・・・上層導体回路、２３・・・鋼
箔、２４・・・化学銅メツキ、２５・・・上層銅箔、３
０・・・インナーリード、３１・・・下層インナーリー
ド、３１ａ・・・下層インナーリードの先端面、３２・
・・」−層インナーリート、３２ａ・・・上層インナー
リードの先端部、４０・・・エツチングレジスト　４１
・・・絶縁層、４１ａ・・・絶縁層の先端面、４２・・
・レジスト膜（液体レジスト）、５０・・・電子部品、
５１・・・接続端子、６０・・・バンプ、２００・・・
従来のフィルムキャリア、８０・・・液体レジスト。 以　　上

Claims (1)

1. 【特許請求の範囲】 　電子部品を実装するためのディバイス孔を有する基材
   上に導体回路を形成し、この導体回路の一端を前記ディ
   バイス孔に向けて突出させることにより、この突出部分
   を前記ディバイス孔内に挿入される電子部品との電気的
   接続を行うインナーリードとしたフィルムキャリアにお
   いて、 前記導体回路及びインナーリードを多層構造としたこと
   を特徴とするフィルムキャリア。