JPH0366619B2 - - Google Patents
Info
- Publication number
- JPH0366619B2 JPH0366619B2 JP55044757A JP4475780A JPH0366619B2 JP H0366619 B2 JPH0366619 B2 JP H0366619B2 JP 55044757 A JP55044757 A JP 55044757A JP 4475780 A JP4475780 A JP 4475780A JP H0366619 B2 JPH0366619 B2 JP H0366619B2
- Authority
- JP
- Japan
- Prior art keywords
- data register
- pulses
- sum
- output
- periodic signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an AC
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周波数を安定化したクロツク発生
器から生じるパルスを用い、周期信号の周期で始
動または停止して、前記パルスの加算値を形成す
る計数器によつて、周期信号、特に電気信号の平
均周期間隔を測定する回路装置に関する。
器から生じるパルスを用い、周期信号の周期で始
動または停止して、前記パルスの加算値を形成す
る計数器によつて、周期信号、特に電気信号の平
均周期間隔を測定する回路装置に関する。
最近の計測技術では、周期信号の平均周期間隔
は、およびその時間変化を出来る限り正確に測定
することが益々必要になつている。例えば、公知
の装置では周波数を直接測定する代わりに、先ず
信号の周期間隔を測定し、次いでそれに相当する
周波数に換算することによつて、低周波数周期信
号の周波数分解能を改善している。この場合、周
期間隔の測定は高周波発生器のパルスで行うた
め、測定すべき周波数のパルスレートのみ処理す
る周波数の直接測定の場合よりも極端に高いパル
スレートが計数器に入力する。例えば、10Hzの信
号の周波数を１秒以内で10％以内の精度でしか測
定できない。その理由は、計数器の最終桁が原理
的に１の不正確さを有するからである。しかし、
同じ信号の周期間隔を10-6秒のクロツク発生器
（1MHz−発振器）で測定すると、0.1秒で100000
個のパルスが得られる。最終桁の不正確さを計算
に入れると、10分の１の短時間で同じ信号に対し
て0.001％の測定精度が得られる。
は、およびその時間変化を出来る限り正確に測定
することが益々必要になつている。例えば、公知
の装置では周波数を直接測定する代わりに、先ず
信号の周期間隔を測定し、次いでそれに相当する
周波数に換算することによつて、低周波数周期信
号の周波数分解能を改善している。この場合、周
期間隔の測定は高周波発生器のパルスで行うた
め、測定すべき周波数のパルスレートのみ処理す
る周波数の直接測定の場合よりも極端に高いパル
スレートが計数器に入力する。例えば、10Hzの信
号の周波数を１秒以内で10％以内の精度でしか測
定できない。その理由は、計数器の最終桁が原理
的に１の不正確さを有するからである。しかし、
同じ信号の周期間隔を10-6秒のクロツク発生器
（1MHz−発振器）で測定すると、0.1秒で100000
個のパルスが得られる。最終桁の不正確さを計算
に入れると、10分の１の短時間で同じ信号に対し
て0.001％の測定精度が得られる。
しかしながら、測定信号がほぼ正弦波電圧にな
ると、実際にはこのような高測定精度を得ること
ができない。その理由は、クロツク発生器で測定
する周期の始点と終点の時間的な不正確さにあ
る。周期間隔の測定に対して使用するこれ等の基
準点、即ち正弦波信号の零点の時間的な不正確さ
をオシログラフ上に表示できる。この不正確さ
は、オシログラフの時間軸の方向に、多かれ少な
かれ目立つちらつきとして認められるもので、
「ジツタ」（Jitter）なる用語で知られている。こ
のジツタは、多くの場合、高調波による妨害電圧
に起因する統計量である。妨害電圧のレベルが、
例えば、通常のテレメータ系のような40dBの場
合には、0.1％程度のジツタで周期間隔を算出す
る必要がある。この誤差は上記の測定精度の100
倍大きい。
ると、実際にはこのような高測定精度を得ること
ができない。その理由は、クロツク発生器で測定
する周期の始点と終点の時間的な不正確さにあ
る。周期間隔の測定に対して使用するこれ等の基
準点、即ち正弦波信号の零点の時間的な不正確さ
をオシログラフ上に表示できる。この不正確さ
は、オシログラフの時間軸の方向に、多かれ少な
かれ目立つちらつきとして認められるもので、
「ジツタ」（Jitter）なる用語で知られている。こ
のジツタは、多くの場合、高調波による妨害電圧
に起因する統計量である。妨害電圧のレベルが、
例えば、通常のテレメータ系のような40dBの場
合には、0.1％程度のジツタで周期間隔を算出す
る必要がある。この誤差は上記の測定精度の100
倍大きい。
妨害電圧を含む周期信号の周波数測定精度に対
するジツタの作用を大幅に低減できる装置は公知
である。これ等の装置は、多重周期測定法、即ち
測定信号の連続する多数の周期を測定する方法に
基づいている。この測定は、例えば測定信号の零
点の時点で高周波クロツク発生器を動作させ、次
の零点、即ち１周期後でなく、例えば100周期を
経過した後、遮断して行つている。この結果は、
100倍の周期の長さを表している。自動的に100で
割つておけば、１周期の平均時間間隔が得られ
る。公知の多重周期測定でのジツタの絶対誤差は
単周期測定の場合と同じであるので、100で割る
ことによつて測定信号に関する単周期のジツタ誤
差の100分の１となる。
するジツタの作用を大幅に低減できる装置は公知
である。これ等の装置は、多重周期測定法、即ち
測定信号の連続する多数の周期を測定する方法に
基づいている。この測定は、例えば測定信号の零
点の時点で高周波クロツク発生器を動作させ、次
の零点、即ち１周期後でなく、例えば100周期を
経過した後、遮断して行つている。この結果は、
100倍の周期の長さを表している。自動的に100で
割つておけば、１周期の平均時間間隔が得られ
る。公知の多重周期測定でのジツタの絶対誤差は
単周期測定の場合と同じであるので、100で割る
ことによつて測定信号に関する単周期のジツタ誤
差の100分の１となる。
しかし、これ等の公知の装置では、測定精度が
向上する利点に反して、消費時間が長くなる欠点
を伴う。上記の例の測定時間は10秒である。低周
波測定技術でしばしば起こることであるが、測定
信号により大きい妨害電圧が重畳している時、冒
頭に述べた測定精度を得るにはどうしても100秒
以上を必要とする。従つて、これ等の公知の装置
は、例えば回転速度監視用に限定して利用されて
いる。測定精度を向上させるには、計数器に入力
する前に、その精度に応じてジツタ誤差を低減さ
せる特別な装置によつてのみ可能になる。しかし
ながら、そのような装置は、当然狭い周波数範囲
に限定されていると言う欠点がある。
向上する利点に反して、消費時間が長くなる欠点
を伴う。上記の例の測定時間は10秒である。低周
波測定技術でしばしば起こることであるが、測定
信号により大きい妨害電圧が重畳している時、冒
頭に述べた測定精度を得るにはどうしても100秒
以上を必要とする。従つて、これ等の公知の装置
は、例えば回転速度監視用に限定して利用されて
いる。測定精度を向上させるには、計数器に入力
する前に、その精度に応じてジツタ誤差を低減さ
せる特別な装置によつてのみ可能になる。しかし
ながら、そのような装置は、当然狭い周波数範囲
に限定されていると言う欠点がある。
この発明の課題は、周期信号の平均周期間隔、
またはこの周期間隔と関数関係にある測定量を公
知の多重周期測定法で行なえるよりも短い時間間
隔で、しかもこの公知の多重周期測定法で得られ
る精度と同じ精度で測定できる回路装置を提供す
ることにある。その場合、この回路装置を一定の
周波数範囲に限定することなしに使用できること
である。
またはこの周期間隔と関数関係にある測定量を公
知の多重周期測定法で行なえるよりも短い時間間
隔で、しかもこの公知の多重周期測定法で得られ
る精度と同じ精度で測定できる回路装置を提供す
ることにある。その場合、この回路装置を一定の
周波数範囲に限定することなしに使用できること
である。
上記の課題は、この発明により、冒頭に述べた
種類に属する周期信号の周期間隔を測定する回路
装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 が備えてあることによつて解決されている。
種類に属する周期信号の周期間隔を測定する回路
装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 が備えてあることによつて解決されている。
更に、上記の課題は、この発明により、冒頭に
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 が備えてあることによつて解決されている。
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 が備えてあることによつて解決されている。
更に、上記の課題は、この発明により、冒頭に
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 が備えてあることによつて解決されている。
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 が備えてあることによつて解決されている。
更に、上記の課題は、この発明により、冒頭に
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 が備えてあることによつて解決されている。
述べた種類に属する周期信号の周期間隔を測定す
る回路装置の場合、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 が備えてあることによつて解決されている。
この発明による他の有利な構成は、特許請求の
範囲の従属請求項に開示されている。
範囲の従属請求項に開示されている。
この発明の回路装置により、公知の多重周期測
定で得られる精度であるが、時間的により密な順
序で結果を得ることができる。この時間的に密な
順序は、形成した加算値が加算部の占める記憶個
所の数に応じて重ねることによつて実現される。
例えば、公知の多重周期測定法を実施する場合、
一つの結果を10秒毎に得るには、この発明の回路
装置を使用する場合、多重周期測定を10回重ねる
と、毎秒同じ結果が得られる。この場合、データ
レジスタに連続記憶された10個のパルスの和の加
算値が加算部の出力端に出力する。この10倍の加
算値を10で割ると、入力されたパルスの和に対す
る平均値が得られる。
定で得られる精度であるが、時間的により密な順
序で結果を得ることができる。この時間的に密な
順序は、形成した加算値が加算部の占める記憶個
所の数に応じて重ねることによつて実現される。
例えば、公知の多重周期測定法を実施する場合、
一つの結果を10秒毎に得るには、この発明の回路
装置を使用する場合、多重周期測定を10回重ねる
と、毎秒同じ結果が得られる。この場合、データ
レジスタに連続記憶された10個のパルスの和の加
算値が加算部の出力端に出力する。この10倍の加
算値を10で割ると、入力されたパルスの和に対す
る平均値が得られる。
十進法の演算素子を用いる場合、10で割ること
は小数点の移動、即ち割算器を省略して処理され
るので、加算に占めるデータレジスタの記憶個所
の数が10で割り切れるこの発明による回路装置の
上記構成は特に有利である。
は小数点の移動、即ち割算器を省略して処理され
るので、加算に占めるデータレジスタの記憶個所
の数が10で割り切れるこの発明による回路装置の
上記構成は特に有利である。
この発明による構成では、更に加算部に第二デ
ータレジスタが後続していて、少なくとも３個の
記憶個所と前記第二データレジスタに後続する１
個の減算部とを有し、連続して記憶した二つの加
算値の差を減算部の出力端に出力するよに、前記
減算部が第二データレジスタに電気接続されてい
る。この場合、第二データレジスタをシフトレジ
スタで形成し、減算部で前記の差をとるために設
けた記憶個所に電気接続されていると合理的であ
る。更に、第二シフトレジスタの記憶個所の数が
Ｚ＝Ｎ＋１個で、Ｎは10で割り切れ、減算部がＮ
−１の記憶個所に橋絡されるように第二データレ
ジスタに接続してあると合理的である。
ータレジスタが後続していて、少なくとも３個の
記憶個所と前記第二データレジスタに後続する１
個の減算部とを有し、連続して記憶した二つの加
算値の差を減算部の出力端に出力するよに、前記
減算部が第二データレジスタに電気接続されてい
る。この場合、第二データレジスタをシフトレジ
スタで形成し、減算部で前記の差をとるために設
けた記憶個所に電気接続されていると合理的であ
る。更に、第二シフトレジスタの記憶個所の数が
Ｚ＝Ｎ＋１個で、Ｎは10で割り切れ、減算部がＮ
−１の記憶個所に橋絡されるように第二データレ
ジスタに接続してあると合理的である。
上に述べたこの発明による回路装置の他の構成
によれば、周期信号の平均周期間隔の時間変化を
測定できる。その場合、上記の変化に相当する測
定値も、公知の回路に比べ重畳係数に応じて短縮
された時間順序で減算部の出力端に出力する。特
に周期信号の平均周期間隔を、あるいはこの平均
周期間隔と関数関係にある測定量を安定化させる
ために、平均周期間隔の時間変更を利用すると有
利である。
によれば、周期信号の平均周期間隔の時間変化を
測定できる。その場合、上記の変化に相当する測
定値も、公知の回路に比べ重畳係数に応じて短縮
された時間順序で減算部の出力端に出力する。特
に周期信号の平均周期間隔を、あるいはこの平均
周期間隔と関数関係にある測定量を安定化させる
ために、平均周期間隔の時間変更を利用すると有
利である。
この発明による回路の有利な構成では、加算部
と第二データレジスタの間に、加算部を有する少
なくとも１個の別なデータレジスタが配設してあ
る。その場合、この発明による回路装置に加算部
を有する他のデータレジスタおよび減算部を有す
る上記の第二データレジスタを追加すると、加算
部を有する第一データレジスタによつて形成され
たパルス和の倍数（多重周期）の幾つかが加算部
を有する他のデータレジスタによつて積算される
と言う利点が得られる。従つて、単周期による統
計誤差（ジツタ）は、平均値処理を行うため、第
二加算部によつて占有された記憶個所の数の平方
根に従つて減少する。この状況は、後続するデー
タレジスタと減算部との組合せでも、周期信号の
平均周期間隔の時間変化に対して同じように改善
された値を与える。
と第二データレジスタの間に、加算部を有する少
なくとも１個の別なデータレジスタが配設してあ
る。その場合、この発明による回路装置に加算部
を有する他のデータレジスタおよび減算部を有す
る上記の第二データレジスタを追加すると、加算
部を有する第一データレジスタによつて形成され
たパルス和の倍数（多重周期）の幾つかが加算部
を有する他のデータレジスタによつて積算される
と言う利点が得られる。従つて、単周期による統
計誤差（ジツタ）は、平均値処理を行うため、第
二加算部によつて占有された記憶個所の数の平方
根に従つて減少する。この状況は、後続するデー
タレジスタと減算部との組合せでも、周期信号の
平均周期間隔の時間変化に対して同じように改善
された値を与える。
複数の演算部の代わりに、差と和を時間的に連
続して行う１個の演算部を配設し、これ等の差お
よび／または和を中間記憶器に短時間記憶すると
効果的である。この場合、前記の回路装置中の信
号経過に応じて、周期信号の演算処理の論理系列
が維持されていることが大切である。
続して行う１個の演算部を配設し、これ等の差お
よび／または和を中間記憶器に短時間記憶すると
効果的である。この場合、前記の回路装置中の信
号経過に応じて、周期信号の演算処理の論理系列
が維持されていることが大切である。
周期間隔あるいはこの周期間隔から誘導される
量が、特に大きな慣性ないしは制御時定数を有す
る制御系の入力値あるいは制御量である駆動、監
視および／または制御用の装置にこの発明による
回路装置を採用すると特に有利である。この種の
系は、例えばその内部で妨害パルスが時間または
日の程度の遅延で伝播する自動プロセス制御設備
である。この発明による回路装置とこの回路装置
を拡張することによつて、かなり大きな妨害電圧
が重なつていても、実測値の極めて小さい速度変
化を正確に検出できる。
量が、特に大きな慣性ないしは制御時定数を有す
る制御系の入力値あるいは制御量である駆動、監
視および／または制御用の装置にこの発明による
回路装置を採用すると特に有利である。この種の
系は、例えばその内部で妨害パルスが時間または
日の程度の遅延で伝播する自動プロセス制御設備
である。この発明による回路装置とこの回路装置
を拡張することによつて、かなり大きな妨害電圧
が重なつていても、実測値の極めて小さい速度変
化を正確に検出できる。
特に長い時定数を有する応用例は、例えば磁気
的に吊るした鋼球を用いる公知の気体摩擦真空計
である。この真空計では、鋼球の回転周期の速度
変化を毎時10ppmの程度で読み取る必要がある。
この分解能は、公知の多重周期測定装置によつて
上記圧力測定装置の場合、約１分の時間間隔で得
られる。これに対して、加算部を有する二つのデ
ータレジスタと減算部を有する第三データレジス
タの直列回路を用いると、各データレジスタ当た
り記憶個所が16個または17個の場合、１秒の時間
間隔毎に同じ精度の結果が得られる。このこと
は、装置をほぼ連続動作させるので、自動ガス導
入系および自動圧力制御系に利用する道が開かれ
る。
的に吊るした鋼球を用いる公知の気体摩擦真空計
である。この真空計では、鋼球の回転周期の速度
変化を毎時10ppmの程度で読み取る必要がある。
この分解能は、公知の多重周期測定装置によつて
上記圧力測定装置の場合、約１分の時間間隔で得
られる。これに対して、加算部を有する二つのデ
ータレジスタと減算部を有する第三データレジス
タの直列回路を用いると、各データレジスタ当た
り記憶個所が16個または17個の場合、１秒の時間
間隔毎に同じ精度の結果が得られる。このこと
は、装置をほぼ連続動作させるので、自動ガス導
入系および自動圧力制御系に利用する道が開かれ
る。
この発明による回路装置は、当然短い制御時定
数を有する系にも導入できる。何故なら、回路装
置の応答時間の下限がデータのシフト時間と和お
よび差の形成のみでほぼ決まるからである。乗算
および割算のような高度な計算装置が不要なた
め、この発明による回路装置は比較的短い遅延を
有する。従つて、例えば電場または磁場の力で物
体を無接触浮上させる公知の装置はまたは回転速
度制御系のように周波数変調された実測値が得ら
れる限り、電気機械制御系に導入するのにも適し
ている。
数を有する系にも導入できる。何故なら、回路装
置の応答時間の下限がデータのシフト時間と和お
よび差の形成のみでほぼ決まるからである。乗算
および割算のような高度な計算装置が不要なた
め、この発明による回路装置は比較的短い遅延を
有する。従つて、例えば電場または磁場の力で物
体を無接触浮上させる公知の装置はまたは回転速
度制御系のように周波数変調された実測値が得ら
れる限り、電気機械制御系に導入するのにも適し
ている。
この発明を以下に添付した図面に基づき詳しく
説明する。
説明する。
第１図に示す従来技術に属する回路では、周期
信号を計数器２の指令クロツク入力端１に導入す
る。この計数器２はクロツク発生器３のパルスを
計数し、指令クロツクの時間間隔内に生じたパル
スの和を更にデータレジスタ４に出力する。これ
等のパルスの和をデータレジスタ４の記憶個所５
に移すには、指令クロツク入力端１を経由する同
期信号で同期させている。このデータレジスタ４
に後続する加算部６は、連続記憶した所定数のパ
ルスの和の加算値をその都度形成する。加算部６
によつて形成されたこれ等の加算値は、当該記憶
個所５の個数に相当する倍数の周期信号の平均周
期間隔を表していて、クロツク発生器３によつて
予め指定した時間単位で測定されている。この結
果は出力するためあるいは更に演算処理するため
に、加算部６の出力端７に出力される。
信号を計数器２の指令クロツク入力端１に導入す
る。この計数器２はクロツク発生器３のパルスを
計数し、指令クロツクの時間間隔内に生じたパル
スの和を更にデータレジスタ４に出力する。これ
等のパルスの和をデータレジスタ４の記憶個所５
に移すには、指令クロツク入力端１を経由する同
期信号で同期させている。このデータレジスタ４
に後続する加算部６は、連続記憶した所定数のパ
ルスの和の加算値をその都度形成する。加算部６
によつて形成されたこれ等の加算値は、当該記憶
個所５の個数に相当する倍数の周期信号の平均周
期間隔を表していて、クロツク発生器３によつて
予め指定した時間単位で測定されている。この結
果は出力するためあるいは更に演算処理するため
に、加算部６の出力端７に出力される。
第２図は、第１図に示す回路装置の特別な構成
を示すもので、この回路装置ではデータレジスタ
４をシフトレジスタで形成している。後続する加
算部６はシフトレジスタ４の記憶個所５に記憶し
た全てのパルス和からその都度加算値を形成す
る。
を示すもので、この回路装置ではデータレジスタ
４をシフトレジスタで形成している。後続する加
算部６はシフトレジスタ４の記憶個所５に記憶し
た全てのパルス和からその都度加算値を形成す
る。
第３図は、データレジスタ４を同じ様にシフト
レジスタで形成した第１図に示す回路装置の特別
な構成を示す。加算部６の出力端７に出力する加
算値は、この場合、前置接続された減算部８で形
成されたシフトレジスタ４の記憶個所５の最初と
最後の個所に記憶されたパルス和の間の差を加算
すると生じる。
レジスタで形成した第１図に示す回路装置の特別
な構成を示す。加算部６の出力端７に出力する加
算値は、この場合、前置接続された減算部８で形
成されたシフトレジスタ４の記憶個所５の最初と
最後の個所に記憶されたパルス和の間の差を加算
すると生じる。
第４図は、記憶個所５と最終減算部８ａを有す
る付加データレジスタ４ａによる第３図に示した
回路装置の特別な拡張を示す。この最終減算部８
ａは、データレジスタ４ａの最初と最後の記憶個
所に記憶されたパルスの和の倍数（多重周期）間
の差をその都度形成する。これ等の差は、それぞ
れ周期信号の平均周期間隔の当該記憶個所の数に
相当する倍数の時間変化を表している。これ等の
結果は、出力するためあるいは更に演算処理する
ために、減算部８ａの出力端９に出力される。
る付加データレジスタ４ａによる第３図に示した
回路装置の特別な拡張を示す。この最終減算部８
ａは、データレジスタ４ａの最初と最後の記憶個
所に記憶されたパルスの和の倍数（多重周期）間
の差をその都度形成する。これ等の差は、それぞ
れ周期信号の平均周期間隔の当該記憶個所の数に
相当する倍数の時間変化を表している。これ等の
結果は、出力するためあるいは更に演算処理する
ために、減算部８ａの出力端９に出力される。
第５図は、記憶個所５と後続するデータレジス
タ６ａとを備えた他のデータレジスタ４ｂによる
第４図に示した回路装置の特別な拡張である。加
算部６ａで形成された加算値は、データレジスタ
４の記憶個所の数とデータレジスタ４ｂの中の記
憶個所の数との積に相当する周期信号の平均周期
間隔の倍数を表す。これ等の結果は、出力するた
め、あるいは他の演算処理を行うために、加算部
６ａの出力端７ａに出力される。ここから、更に
最終減算部８ａを有するデータレジスタ４ａに導
入される。この減算部８ａによつて形成される差
は、データレジスタ４ａの当該記憶個所の数に相
当する周期信号の平均周期間隔の時間変化の倍数
を表す。これ等の結果は、出力するため、あるい
は他の演算処理を行うために、減算部８ａの出力
端９に出力される。
タ６ａとを備えた他のデータレジスタ４ｂによる
第４図に示した回路装置の特別な拡張である。加
算部６ａで形成された加算値は、データレジスタ
４の記憶個所の数とデータレジスタ４ｂの中の記
憶個所の数との積に相当する周期信号の平均周期
間隔の倍数を表す。これ等の結果は、出力するた
め、あるいは他の演算処理を行うために、加算部
６ａの出力端７ａに出力される。ここから、更に
最終減算部８ａを有するデータレジスタ４ａに導
入される。この減算部８ａによつて形成される差
は、データレジスタ４ａの当該記憶個所の数に相
当する周期信号の平均周期間隔の時間変化の倍数
を表す。これ等の結果は、出力するため、あるい
は他の演算処理を行うために、減算部８ａの出力
端９に出力される。
上に述べた複数の演算素子６，６ａ，８，８ａ
の代わりに、時間的に連続して差と加算値を形成
する一個の演算素子を配設し、差と加算値を短時
間中間記憶器に記憶すると有利である。この演算
素子は、例えばマイクロコンピユータで形成され
ていると適切である。
の代わりに、時間的に連続して差と加算値を形成
する一個の演算素子を配設し、差と加算値を短時
間中間記憶器に記憶すると有利である。この演算
素子は、例えばマイクロコンピユータで形成され
ていると適切である。
第６ａ〜６ｃ図の下のグラフには、それぞれ第
１図、第４図および第５図の回路装置の各出力端
７，７，７ａから得られた周期信号の平均周期間
隔が示してある。更に、第６ａ〜６ｃ図の上のグ
ラフには、対応する平均周期間隔の時間変化が示
してある。第６ｂ図と第６ｃ図の上のグラフの測
定点はそれぞれ第４図と第５図に示す回路装置の
出力端９に生じる信号をプロツトしたものであ
る。全測定時間が等しい場合、これ等の出力端に
データレジスタ４の記憶個所の数に相当する倍数
（図示の場合、10倍）の測定結果は、公知の回路
装置で得ることのできる測定値に関連付けると、
個々の測定値のばらつきの幅または標準偏差を不
変にして得られる。この発明による回路の重要な
利点は、測定グラフが比較的高い点分解能を示す
点にあり、これにより特に第６ｂ図および第６ｃ
図のそれぞれ下側の測定値の時間経過より分かる
ように、同期信号の平均周期間隔の急激な時間変
化を詳細に表すことができる。第６ｂ図および第
６ｃ図のブラフを比較して判るることは、加算部
６ａを有するデータレジスタ４ｂを第５図に示す
ように接続すると、同じ高出力レートの場合、第
４図の回路装置に比べて、これ等の回路素子によ
る平均値の形成のため、周期信号の平均周期間隔
およびその周期間隔の時間変化に対する測定値の
ばらつきが非常に減少する。
１図、第４図および第５図の回路装置の各出力端
７，７，７ａから得られた周期信号の平均周期間
隔が示してある。更に、第６ａ〜６ｃ図の上のグ
ラフには、対応する平均周期間隔の時間変化が示
してある。第６ｂ図と第６ｃ図の上のグラフの測
定点はそれぞれ第４図と第５図に示す回路装置の
出力端９に生じる信号をプロツトしたものであ
る。全測定時間が等しい場合、これ等の出力端に
データレジスタ４の記憶個所の数に相当する倍数
（図示の場合、10倍）の測定結果は、公知の回路
装置で得ることのできる測定値に関連付けると、
個々の測定値のばらつきの幅または標準偏差を不
変にして得られる。この発明による回路の重要な
利点は、測定グラフが比較的高い点分解能を示す
点にあり、これにより特に第６ｂ図および第６ｃ
図のそれぞれ下側の測定値の時間経過より分かる
ように、同期信号の平均周期間隔の急激な時間変
化を詳細に表すことができる。第６ｂ図および第
６ｃ図のブラフを比較して判るることは、加算部
６ａを有するデータレジスタ４ｂを第５図に示す
ように接続すると、同じ高出力レートの場合、第
４図の回路装置に比べて、これ等の回路素子によ
る平均値の形成のため、周期信号の平均周期間隔
およびその周期間隔の時間変化に対する測定値の
ばらつきが非常に減少する。
第１図、計数器、クロツク発生器、データジス
タおよび加算部を有する従来技術の回路装置の構
成図。第２図、シフトレジスタで形成したデータ
レジスタを有する第１図による従来技術の回路装
置の構成図。第３図、加算部に減算部を前置した
従来技術の回路装置の構成図。第４図、加算部に
後続する減算部を有する第二データレジスタを備
えたこの発明による回路装置の構成図。第５図、
第二データレジスタとの間に接続した加算部を有
する他のデータレジスタを備えた第４図によるこ
の発明の回路装置の構成図。第６ａ〜６ｃ図は、
周期信号の平均周期間隔（下のグラフ）およびこ
の周期間隔の時間変化（上のグラフ）の測定を、
以下の３の場合に対して比較したもので、横軸お
よび縦軸はそれぞれ同じ目盛で相対表示されてい
る。(a)第１図の回路装置、(b)第４図の回路装置、
(c)第５図の回路装置。 図中引用記号：１……指令クロツク入力端、２
……計数器、３……クロツク発生器、４，４ａ，
４ｂ……データレジスタ、５……記憶個所、６，
６ａ……加算部、７，９……出力端、８，８ａ…
…減算部。
タおよび加算部を有する従来技術の回路装置の構
成図。第２図、シフトレジスタで形成したデータ
レジスタを有する第１図による従来技術の回路装
置の構成図。第３図、加算部に減算部を前置した
従来技術の回路装置の構成図。第４図、加算部に
後続する減算部を有する第二データレジスタを備
えたこの発明による回路装置の構成図。第５図、
第二データレジスタとの間に接続した加算部を有
する他のデータレジスタを備えた第４図によるこ
の発明の回路装置の構成図。第６ａ〜６ｃ図は、
周期信号の平均周期間隔（下のグラフ）およびこ
の周期間隔の時間変化（上のグラフ）の測定を、
以下の３の場合に対して比較したもので、横軸お
よび縦軸はそれぞれ同じ目盛で相対表示されてい
る。(a)第１図の回路装置、(b)第４図の回路装置、
(c)第５図の回路装置。 図中引用記号：１……指令クロツク入力端、２
……計数器、３……クロツク発生器、４，４ａ，
４ｂ……データレジスタ、５……記憶個所、６，
６ａ……加算部、７，９……出力端、８，８ａ…
…減算部。
Claims (1)
- 【特許請求の範囲】 １ 周波数の安定したクロツク発生器により発生
するパルスを用い、周期信号の周期で始動または
停止して、前記パルスの和を形成する計数器を備
えた、周期信号、特に電気信号の平均周期間隔を
測定する回路装置において、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 を備えていることを特徴とする回路装置。 ２ 加算値を形成することによつて占められる第
一データレジスタ４の記憶個所５の個数は、数１
０で割り切れることを特徴とする特許請求の範囲
第１項記載の回路装置。 ３ 第一データレジスタ４はシフトレジスタで形
成されていることを特徴とする特許請求の範囲第
１項または第２項記載の回路装置。 ４ 周波数の安定したクロツク発生器により発生
するパルスを用い、周期信号の周期で始動または
停止して、前記パルスの和を形成する計数器を備
えた、周期信号、特に電気信号の平均周期間隔を
測定する回路装置において、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、前置接続された第二
データレジスタ４ａに電気接続する第二減算部８
ａと、 を備えていることを特徴とする回路装置。 ５ 第二データレジスタ４ａをシフトレジスタで
形成し、減算部８ａが差を形成するために配設し
た第二データレジスタ４ａの記憶個所５に電気接
続していることを特徴とする特許請求の範囲第４
項に記載の回路装置。 ６ 減算部８，８ａに接続する第一および第二デ
ータレジスタ４，４ａの記憶個所５の数はＮ＋１
であり、Ｎは10で割り切れ、各減算部８，８ａは
Ｎ−１個の記憶個所５に橋絡するようにそれぞれ
第一および第二データレジスタ４，４ａに接続し
ていることを特徴とする特許請求の範囲第４項ま
たは第５項に記載の回路装置。 ７ 周波数の安定したクロツク発生器により発生
するパルスを用い、周期信号の周期で始動または
停止して、前記パルスの和を形成する計数器を備
えた、周期信号、特に電気信号の平均周期間隔を
測定する回路装置において、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４に後続し、連続記憶され
た所定数のパルスの和から成る加算値が出力端７
に出力するように、加算値形成用の第一データレ
ジスタ４の記憶個所に接続する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 を備えていることを特徴とする回路装置。 ８ 周波数の安定したクロツク発生器により発生
するパルスを用い、周期信号の周期で始動または
停止して、前記パルスの和を形成する計数器を備
えた、周期信号、特に電気信号の平均周期間隔を
測定する回路装置において、 周期信号に同期する指令クロツクを介して外部
制御可能で、パルスの和を記憶するために配設さ
れた、少なくとも２個の記憶個所５を有する第一
データレジスタ４と、 第一データレジスタ４の最初の記憶個所に記憶
されたパルスの和と最後の記憶個所に記憶された
パルスの和の間の差を形成する減算部８の出力を
積算して、出力端７に出力する加算部６と、 前記加算部６に後続し、前記周期信号に同期す
る指令クロツクを介して外部制御可能で、少なく
とも３個の記憶個所を有する第二データレジスタ
４ａと、 出力端９に連続していない二つの記憶された加
算値の差が出力するように、第二データレジスタ
４ａに後置接続された第二減算部８ａと、 加算部６と第二データレジスタ４ａの間に配設
された、別な加算部６ａを有する少なくとも一個
の他のデータレジスタ４ｂと、 を備えていることを特徴とする回路装置。 ９ 複数の演算素子６，６ａ，８，８ａの代わり
に、時間的に連続して差と加算値を形成する一個
の演算素子を配設し、差と加算値を短時間中間記
憶器に記憶することを特徴とする特許請求の範囲
第８項に記載の回路装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2914072A DE2914072C2 (de) | 1979-04-07 | 1979-04-07 | Schaltungsanordnung zur Ermittlung der Periodendauer und/oder davon abgeleiteten Größen eines im wesentlichen periodischen Signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55140165A JPS55140165A (en) | 1980-11-01 |
| JPH0366619B2 true JPH0366619B2 (ja) | 1991-10-18 |
Family
ID=6067718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4475780A Granted JPS55140165A (en) | 1979-04-07 | 1980-04-07 | Circuit for determining average period of periodic signal |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4310795A (ja) |
| EP (1) | EP0017251B1 (ja) |
| JP (1) | JPS55140165A (ja) |
| AT (1) | ATE2030T1 (ja) |
| CA (1) | CA1139844A (ja) |
| DE (1) | DE2914072C2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4444063A (en) * | 1980-08-27 | 1984-04-24 | Sangamo Weston Limited | Torque measuring systems |
| CA1145399A (en) * | 1980-10-28 | 1983-04-26 | Hendrik M. Wondergem | Frequency counter |
| JPS5836369U (ja) * | 1981-09-02 | 1983-03-09 | 日本無線株式会社 | デ−タ伝送信号の特性測定装置 |
| US4454470A (en) * | 1981-12-29 | 1984-06-12 | General Electric Company | Method and apparatus for frequency measurement of an alternating current signal |
| ATE19570T1 (de) * | 1982-01-26 | 1986-05-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur messung der zeitdifferenz zwischen abtastzeitpunkten zweier abgetasteter signale, insbesondere einund ausgangssignale eines abtastratenumsetzers. |
| JPS58156275U (ja) * | 1982-04-13 | 1983-10-19 | 株式会社東芝 | パルス間隔時間の積算装置 |
| JPS6022672A (ja) * | 1983-07-18 | 1985-02-05 | Advantest Corp | 平均周波数測定装置 |
| DE3328540A1 (de) * | 1983-08-06 | 1985-02-14 | Robert Bosch Gmbh, 7000 Stuttgart | Vorrichtung zur messung der zeit zwischen zwei ereignissen |
| FR2566132B1 (fr) * | 1984-06-18 | 1987-02-06 | Aerospatiale | Procede et dispositif pour la mesure de la periode d'un signal pseudosinusoidal et leurs applications |
| US4609990A (en) * | 1984-08-06 | 1986-09-02 | General Electric Company | Frequency measurement system |
| US4670891A (en) * | 1985-03-06 | 1987-06-02 | Westinghouse Electric Corp. | Storage of data in compressed form |
| US4779044A (en) * | 1987-09-08 | 1988-10-18 | Zion Educational Foundation | Voltage, current and frequency measuring of non-standard waveforms |
| US5012808A (en) * | 1987-09-08 | 1991-05-07 | Zion Educational Foundation | Pulse generation, parameter determination, and modification system |
| US5084669A (en) * | 1990-03-08 | 1992-01-28 | Telefonaktiebolaget L M Ericsson | Direct phase digitization |
| SE508585C2 (sv) * | 1996-02-14 | 1998-10-19 | Ericsson Telefon Ab L M | Fas och frekvensdetekorer för ett på förhand bestämt antal insignaler, jämte förfarande för mätning av fas och frekvens |
| US6194918B1 (en) | 1997-02-12 | 2001-02-27 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase and frequency detector with high resolution |
| JP5661806B2 (ja) | 2010-02-17 | 2015-01-28 | トランスモード システムス エービー | デジタルクロック再生器 |
| CN108881754B (zh) * | 2018-07-19 | 2020-07-31 | 重庆湃芯创智微电子有限公司 | 一种数字域内实现相关双采样的降采样滤波器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1449030A1 (de) * | 1963-07-17 | 1969-04-30 | Seiko Instr & Electronics | Zeitmessvorrichtung fuer Sportzwecke |
| JPS5015379B1 (ja) * | 1970-01-16 | 1975-06-04 | ||
| GB1283809A (en) * | 1970-12-08 | 1972-08-02 | Mullard Ltd | Improvements in or relating to the automatic measurement of pulse repetition intervals |
| US3656060A (en) * | 1971-01-15 | 1972-04-11 | Ibm | Time interval measuring and accumulating device |
| DE2446602C3 (de) * | 1974-09-30 | 1979-05-10 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | TarifgerSt zur fortlaufenden Erfassung und Anzeige eines fiber konstante Zeitintervalle genüttelten Wertes des elektrischen Verbrauchs |
| CH601804A5 (ja) * | 1975-11-24 | 1978-07-14 | Patelhold Patentverwertung | |
| US4034745A (en) * | 1976-03-15 | 1977-07-12 | Bloom Kenneth A | Cardiotachometer |
| US4027146A (en) * | 1976-03-23 | 1977-05-31 | Heath Company | High speed accurate low frequency counter |
| US4070618A (en) * | 1976-10-14 | 1978-01-24 | Chevron Research Company | Digital phase and frequency meter |
| GB1558042A (en) * | 1977-01-18 | 1979-12-19 | Cossor Ltd A C | Measurement of pulse duration |
| JPS53138772A (en) * | 1977-05-10 | 1978-12-04 | Sony Corp | Pulse counting device |
| DE2722704A1 (de) * | 1977-05-16 | 1978-11-23 | Heliowatt Werke | Verfahren und anordnungen zur zaehlung elektrischer impulse mit gleitender mittelwertbildung der zaehlergebnisse |
| DE2729617B2 (de) * | 1977-06-30 | 1981-03-19 | Siemens AG, 1000 Berlin und 8000 München | Einrichtung zur fortlaufenden Ermittlung eines über eine Meßperiode konstanter Dauer gemittelten Wertes eines Verbrauchs |
-
1979
- 1979-04-07 DE DE2914072A patent/DE2914072C2/de not_active Expired
-
1980
- 1980-04-03 US US06/136,926 patent/US4310795A/en not_active Expired - Lifetime
- 1980-04-07 JP JP4475780A patent/JPS55140165A/ja active Granted
- 1980-04-08 AT AT80101870T patent/ATE2030T1/de not_active IP Right Cessation
- 1980-04-08 CA CA000349362A patent/CA1139844A/en not_active Expired
- 1980-04-08 EP EP80101870A patent/EP0017251B1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2914072C2 (de) | 1985-06-20 |
| JPS55140165A (en) | 1980-11-01 |
| EP0017251A1 (de) | 1980-10-15 |
| US4310795A (en) | 1982-01-12 |
| EP0017251B1 (de) | 1982-12-15 |
| CA1139844A (en) | 1983-01-18 |
| DE2914072A1 (de) | 1980-10-09 |
| ATE2030T1 (de) | 1982-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0366619B2 (ja) | ||
| US4434470A (en) | Speed measurement system with means for calculating the exact time period of a known quantity of speed pulses | |
| US2992384A (en) | Frequency counter | |
| GB1270113A (en) | Improvements in or relating to phase-responsive circuits | |
| JPS6229028B2 (ja) | ||
| EP0562521B1 (en) | Frequency deviation measuring apparatus | |
| SU918873A1 (ru) | Цифровой частотомер | |
| EP0471307A2 (en) | Advanced clock measurement system | |
| JPH01124773A (ja) | 周波数測定装置 | |
| US3851158A (en) | Method and apparatus for deriving the mean value of the product of a pair of analog quantities | |
| SU960556A1 (ru) | Измеритель мощности | |
| JPS5946341B2 (ja) | 加減速度測定装置 | |
| US4405990A (en) | Apparatus for determining the ratio of two signal repetition rates | |
| JPS59180319A (ja) | 増分形変位測定装置 | |
| SU1285395A1 (ru) | Устройство дл измерени разности периодов двух электрических сигналов | |
| JPS6319831B2 (ja) | ||
| SU864165A1 (ru) | Измеритель скорости счета статистически распределенных импульсов | |
| SU922654A2 (ru) | Устройство дл измерени средней частоты импульсов нестационарного случайного потока | |
| SU763797A1 (ru) | Цифровой измеритель относительной разности скоростей | |
| SU805332A1 (ru) | Устройство дл вычислени относительнойВлАжНОСТи ВОздуХА | |
| SU661399A1 (ru) | Цифровой след щий фазометр | |
| US4367438A (en) | Electronic measuring apparatus | |
| SU1290191A1 (ru) | Измеритель частоты | |
| SU1164558A1 (ru) | Цифровой измеритель тензометрических весов | |
| SU932420A1 (ru) | Цифровой измеритель скважности пр моугольных импульсов |