JPH01124773A - 周波数測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力パルスの周波数をナンプリング周期毎に測
定する周波数測定装置の精度改善に関するものである。

［従来の技術］ 従来の周波数測定装置としては、例えば、第５図（ａ）
のタイムチャートに示すように、一定のナンプリング周
期Ｔ毎に入力パルスのパルス数Ｎをカウントし、入力パ
ルスの周波数ｆを、ｆ−Ｎ／Ｔから律出Ｊるものがあっ
た。締出した周波数は同図（ｂ）のようになる。

［発明が解決しようとする問題点］ しかし、この装置では１．１／Ｔの分解能でしか周波数
を測定できないため、十分な測定精度が得られないとい
う問題点がある。このことは、サンプリング周期と入力
パルスの同期がとれていないため、ａに示すような端数
時間が発生することに起因している。

本発明はこのような問題点を解決するためになされたも
のであり、リンブリング時間を入力パルスに同期した時
間に補正（）て高い精度で周波数を測定できる周波数測
定装置を実現することを目的とする。

［問題点を解決するための手段］ 本発明は、 入力パルスの周波数をサンプリング周期毎に測定する周
波数測定装置において、 入力パルスのパルス数をサンプリング周期毎にカウント
する入力パルスカウンタと、 今回のサンプリング周期で、最後のパルスが発生した時
からサンプリング周期の終了時までの端数時間を前記ｔ
サンプリング周期よりも短い周期の端数クロックを用い
て測定し、この端数時間を出力する端数時間出力部と、 前回のサンプリング周期の端数時間を保持して出力する
保持手段と、 前記入力パルスカウンタ、端数時間出力部及び保持手段
の出力を６とに次式を用いて今回のサンプリング周期に
おける入力パルスの周波数を求める演膣部、 を具備したことを特徴とする周波数測定＠置である。

ｆ−Ｎ／（Ｔ＋τｖｔ−＋−τｎ） ｆ：入力パルスの周波数 Ｎ：今回のサンプリング周期でカラン１−シたパルス数 Ｔ：サンプリング周期 τｌ−１：前回のサンプリング周期の端数時間 τｎ：今回のサンプリング周ＩＩの端数時間［実施例］ 以下、図面を用いて本発明を説明する。

第１図は本発明にかかる周波数測定装置の一実施例の構
成図である。

図で、１は同期回路であり、入力パルスとり°ンプリン
グクロツタを端数カウントクロックＣＬＫで同期をとっ
て同期入力パルスＳ＋　と同期１ナンブリングクロツタ
を生成する。同期サンプリングクロックは同期回路の内
部に発生する６のである。

２は入力パルスカウンタであり、サンプリング周＋１１
１毎に同期回路１からのクリア信号Ｓ２でカウントがク
リアされ、醗ナンプリング周期毎に同期入力パルスＳ、
のパルス数をカウントする。

３はラッチであり、同期回路１からのラッチ信１”３　
Ｓ　３により入力パルスカウンタ２のカウントのラッチ
と出力を行う。

４は端数カウンタであり、同期回路１からのクリア信号
８４によりカウントがクリアされた後に、端数カウント
クロックＣＬＫのクロック数をカウントし始める。端数
カウントクロックＣＬＫは、サンプリングクロックより
も周期が短くて、例えばＥ５　Ｍ　ｌ−Ｉ　Ｚの周波数
のものである。

５はラッチであり、同期回路１からのラッチ信号Ｓうに
より端数カウンタ４のカウントのラップと出力を行う。

６は乗篩器であり、ラッチ５が出力する端数カウントか
ら端数時間を算出する。

端数時間は、 （端数カラン１〜クロツクの周期） ×（端数カウント） から求める。

７はラッチであり、同期回路１からのラッチ信号８５に
より前回の端数時間のラッチと出力を行う。

８は加減ｌＯ器であり、乗鋒器６とラッチ８の出力を用
いて次の加減粋を行う。

Ｔ十てＴＬ　−１−τ１ Ｔ：サンプリング周期 τｌ二１　：前回の端数時間 τπ：今回の端数時間 ９は除１＞２であり、ラッチ３と加減ｒ１固の出力を用
いて次式に示す除停により今回の測定周波数ｆを算出す
る。

ｆ−Ｎ／（Ｔ−ト　τ　１　−１　−　τ　ｌ　　）Ｎ
：入力パルスのパルス数 ここで、請求範囲でいう端数時間出力部は端数カウンタ
４とラッチ５とｆｊＷ器６からなるものに、保持手段は
ラッチ７に、演粋部は加減ｎ器８と除ｉ器９かうなるも
のにそれぞれ相当する。

次に、このような装置の動作を説明する。

第２図は入力パルスカウンタ２の部分の信号のタイムチ
ャート、第３図は端数カウンタ４の部分の信号のタイム
チャートである。

第２図で、入力パルスとサンプリングクロックは端数カ
ウントクロックＣＬＫにより同期がとられて同期入力パ
ルスＳ、と同期サンプリングクロックが作られる。入力
パルスカウンタ２のカウントは同期入力パルスＳ１が入
力される毎にアップする。同期サンプリングクロックか
らは、入カバ′　　ルスカウンタ２のクリア信号Ｓ２と
ラッチ３のラッチ信号Ｓ３が作られる。これらの信号は
端数カウントクロックの半周期だけずらされていて、こ
れによってカウンタのクリアとラッチの競合を防止して
いる。

第３図で、同期入力パルスＳ１から端数カウンタ４のク
リア信号Ｓ４を作り、同期サンプリングクロックからラ
ッチ信号Ｓ　５を作る。

９１７１３号８４は、同期入力パルス信号Ｓ＋が発生覆
る亀に発生ザる。ラッチ信号Ｓ５は同朋−ナンブリング
クロツタにより発生させられるため、ラッチ５の出力は
サンプリング周期で最後のパルスが発生した時からサン
プリング終了時までにカウントした端数カウントクロッ
クのクロック数になる。

第４図は端ａ時間により補正した量ナンブリング時間と
入力クロックの関係を示した図である。

本発明にかかる５Ａ置では、第４図に承りように、前回
の端数時間τｎ−１と今回の端数時間τｌを用いて補正
したナンプリング時間 Ｔ＋τ且−１−τｌにもＮ個のパルスが入力されている
ため、測定周波数を Ｎ／　（Ｔ＋τ１−！−τｎ）から算出する。

なお、入力パルスカウンタ２と端数カウンタ４としては
、アップカウンタに限らずダウンカウンタを用いてもよ
い。

［効果］ 本発明にＪ：れば、サンプリング周（ｌよりも短い周期
の端数カウントクロックにより測定した前回の端数時間
と今回の端数時間を用いてサンプリング時間を補正し、
補正したサンプリング時間から測定周波数を算出してい
るた・め、１／Ｔを分解能にして周波数を測定する装置
に比べて高い測定精度が臂られる。

【図面の簡単な説明】

第１図は本発明にかかる周波数測定装置の一実施例の構
成図、第２図〜第４図は第１図の装置の動作説明図、第
５図は従来における周波ａｍ定装置の一例の動作説明用
タイムチャートである。 ２・・・入力パルスカウンタ、４・・・端数カウンタ、
５・・・ラッチ、６・・・乗算器、７・・・ラッチ、８
・・・加減粋器、９・・・除ｎ器。

Claims (1)

1. 【特許請求の範囲】 入力パルスの周波数をサンプリング周期毎に測定する周
   波数測定装置において、入力パルスのパルス数をサンプ
   リング周期毎にカウントする入力パルスカウンタと、今
   回のサンプリング周期で、最後のパルスが発生した時か
   らサンプリング周期の終了時までの端数時間を前記サン
   プリング周期よりも短い周期の端数クロックを用いて測
   定し、この端数時間を出力する端数時間出力部と、前回
   のサンプリング周期の端数時間を保持して出力する保持
   手段と、前記入力パルスカウンタ、端数時間出力部及び
   保持手段の出力をもとに次式を用いて今回のサンプリン
   グ周期における入力パルスの周波数を求める演算部、を
   具備したことを特徴とする周波数測定装置。 ｆ＝Ｎ／（Ｔ＋τ＿ｎ＿−＿１−τ＿ｎ） ｆ：入力パルスの周波数 Ｎ：今回のサンプリング周期でカウントしたパルス数 Ｔ：サンプリング周期 τ＿ｎ＿−＿１：前回のサンプリング周期の端数時間 τ＿ｎ：今回のサンプリング周期の端数時間