JPH036695B2 - - Google Patents
Info
- Publication number
- JPH036695B2 JPH036695B2 JP2710684A JP2710684A JPH036695B2 JP H036695 B2 JPH036695 B2 JP H036695B2 JP 2710684 A JP2710684 A JP 2710684A JP 2710684 A JP2710684 A JP 2710684A JP H036695 B2 JPH036695 B2 JP H036695B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- series
- gate
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013016 damping Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体を用いたスイツチ回路に係
り、特にMOSFETを複数個直列にして構成した
高電圧回路への適用に好適なスイツチ回路に関す
る。
り、特にMOSFETを複数個直列にして構成した
高電圧回路への適用に好適なスイツチ回路に関す
る。
〔発明の背景〕
半導体素子の高耐圧化の進展に伴い、高電圧回
路のスイツチも従来からの真空管に代つて半導体
素子の直列接続回路に置き換えられてきている。
代表的な例は、サイリスタを数百個直列接続して
構成された電力変換装置であり、電圧耐量は
250kV、電流は1.5kAの高電圧スイツチが実現さ
れている。しかし、サイリスタはしや断機能を有
さないため、しや断機能を要す高電圧スイツチ回
路には依然として真空管が用いられている。
路のスイツチも従来からの真空管に代つて半導体
素子の直列接続回路に置き換えられてきている。
代表的な例は、サイリスタを数百個直列接続して
構成された電力変換装置であり、電圧耐量は
250kV、電流は1.5kAの高電圧スイツチが実現さ
れている。しかし、サイリスタはしや断機能を有
さないため、しや断機能を要す高電圧スイツチ回
路には依然として真空管が用いられている。
しや断機能を有する半導体素子の一つには、
MOSFETがある。MOSFETは、電圧制御形素
子のため駆動電力が小さい、電流集中がなく破壊
に強い、キヤリアの蓄積効果がなくスイツチング
特性が優れている等の特長を持つている。しか
し、MOSFETは現在のところ1kV位までの耐圧
のデバイスしか製品化されておらず、高耐圧化の
ためには複数のMOSFETを直列接続する必要が
ある。
MOSFETがある。MOSFETは、電圧制御形素
子のため駆動電力が小さい、電流集中がなく破壊
に強い、キヤリアの蓄積効果がなくスイツチング
特性が優れている等の特長を持つている。しか
し、MOSFETは現在のところ1kV位までの耐圧
のデバイスしか製品化されておらず、高耐圧化の
ためには複数のMOSFETを直列接続する必要が
ある。
第１図は、MOSFETをｎ個直列接続したいわ
ゆるトーテムポール形のスイツチ回路である。
MOSFET１1にゲート信号が印加されていない時
は、１1はしや断状態となり電流は０である。こ
の時、直列接続されたMOSFET１2〜１oも遮断
状態であり、MOSFET１2〜１oのゲートには抵
抗２1〜２oで分圧した電圧が加わり、MOSFET
１1〜１oのドレイン、ソース間にはほぼ抵抗２1
〜２o定まる電圧が印加する。次にMOSFET１1
のゲートに信号を印加すると、MOSFET１1は導
通を開始し、同時にMOSFET１1〜１oも
MOSFET１1に追従して導通を開始し、スイツチ
回路はオン状態となる。
ゆるトーテムポール形のスイツチ回路である。
MOSFET１1にゲート信号が印加されていない時
は、１1はしや断状態となり電流は０である。こ
の時、直列接続されたMOSFET１2〜１oも遮断
状態であり、MOSFET１2〜１oのゲートには抵
抗２1〜２oで分圧した電圧が加わり、MOSFET
１1〜１oのドレイン、ソース間にはほぼ抵抗２1
〜２o定まる電圧が印加する。次にMOSFET１1
のゲートに信号を印加すると、MOSFET１1は導
通を開始し、同時にMOSFET１1〜１oも
MOSFET１1に追従して導通を開始し、スイツチ
回路はオン状態となる。
このように、第１図のスイツチ回路では、
MOSFET１1のゲート信号の印加、停止を行うこ
とにより、オン、オフの制御を行うことができる
が、MOSFET１2〜１oをオンするためには、オ
ン状態を持続するに必要な充分な電圧を
MOSFET１2〜１oのゲート、ソース間に印加す
る必要がある。それゆえ、第１図に示した回路方
式では、オン状態を持続するために１2〜１oのド
レイン電位は駆動に必要な電圧だけ余分に増大
し、スイツチ回路損失の増大や負荷回路に印加す
る電圧の低下をまねくという欠点がある。
MOSFET１1のゲート信号の印加、停止を行うこ
とにより、オン、オフの制御を行うことができる
が、MOSFET１2〜１oをオンするためには、オ
ン状態を持続するに必要な充分な電圧を
MOSFET１2〜１oのゲート、ソース間に印加す
る必要がある。それゆえ、第１図に示した回路方
式では、オン状態を持続するために１2〜１oのド
レイン電位は駆動に必要な電圧だけ余分に増大
し、スイツチ回路損失の増大や負荷回路に印加す
る電圧の低下をまねくという欠点がある。
本発明の目的は、小電流から大電流まで広い領
域に於いてスイツチ回路損失が少なく、しかも、
安定にオン、オフできるMOSFETを用いたスイ
ツチ回路が提供することにある。
域に於いてスイツチ回路損失が少なく、しかも、
安定にオン、オフできるMOSFETを用いたスイ
ツチ回路が提供することにある。
損失が少なく、しかも安定にオン、オフ動作を
行うためには、追従して動作するMOSFETのゲ
ート・ソース間に充分な電圧の印加、停止の制御
を行う必要がある。このため、追従動作する
MOSFETにオフ時は回路エネルギーの吸収、オ
ン時は駆動エネルギーの供給の作用を兼ねそなえ
たコンデンサ回路を設けて追従して動作する
MOSFETを制御するようにした。
行うためには、追従して動作するMOSFETのゲ
ート・ソース間に充分な電圧の印加、停止の制御
を行う必要がある。このため、追従動作する
MOSFETにオフ時は回路エネルギーの吸収、オ
ン時は駆動エネルギーの供給の作用を兼ねそなえ
たコンデンサ回路を設けて追従して動作する
MOSFETを制御するようにした。
以下、本発明の実施例を第２図により説明す
る。図において、符号１1〜１oはMOSFET、符
号３1〜３oはコンデンサ、符号４1〜４oは抵抗、
符号５1〜５o-1はツエナーダイオード、符号６1
〜６oはダイオード、符号７1〜７oは抵抗、符号
８1〜８oはツエナーダイオードである。
る。図において、符号１1〜１oはMOSFET、符
号３1〜３oはコンデンサ、符号４1〜４oは抵抗、
符号５1〜５o-1はツエナーダイオード、符号６1
〜６oはダイオード、符号７1〜７oは抵抗、符号
８1〜８oはツエナーダイオードである。
MOSFET１1に正のゲート信号が印加されてい
ない時は、１1は遮断状態であり、追従して動作
するMOSFET１2〜１oもしや断状態となり、ス
イツチ回路全体には電源電圧Esが印加される。
MOSFET１1〜１oのドレイン、ソース間の印加
電圧はほぼ抵抗７1〜７oで決まり、抵抗７1〜７o
の値を等しくすればほぼ均等な電圧が印加され
る。次にMOSFET１1に正のゲート信号を印加す
ると、１1は導通を開始する。１1が導通を開始す
ると、コンデンサ３1の電荷は４1、MOSFET１2
のゲート、ソース及びMOSFET１1のドレイン、
ソースを介して放電を開始し、MOSFET１2のゲ
ート、ソース間に１2が動作するに充分な電圧が
印加され１2は導通を開始する。なお、ツエナー
ダイオード５1はMOSFET１2のゲート、ソース
間電圧を所定値以下に抑えるためのツエナーダイ
オードである。MOSFET１3〜１oは、１2と同様
にして順次導通を開始し、スイツチ回路はオン状
態となる。MOSFET１1は、オン期間中充分な大
きさの正のゲート信号が印加され続けるので、小
さな電圧降下でオン状態を持続する、MOSFET
１2はツエナーダイオード５1又は８1で定まる電
圧がゲート、ソース間に印加され続け、１1と同
様充分小さな電圧降下でオン状態を持続する。
MOSFET１3〜１oは、MOSFET１2と同様であ
る。それゆえ、多数個直列接続してもオン時のス
イツチ回路の電圧降下を充分に小さくできる。
ない時は、１1は遮断状態であり、追従して動作
するMOSFET１2〜１oもしや断状態となり、ス
イツチ回路全体には電源電圧Esが印加される。
MOSFET１1〜１oのドレイン、ソース間の印加
電圧はほぼ抵抗７1〜７oで決まり、抵抗７1〜７o
の値を等しくすればほぼ均等な電圧が印加され
る。次にMOSFET１1に正のゲート信号を印加す
ると、１1は導通を開始する。１1が導通を開始す
ると、コンデンサ３1の電荷は４1、MOSFET１2
のゲート、ソース及びMOSFET１1のドレイン、
ソースを介して放電を開始し、MOSFET１2のゲ
ート、ソース間に１2が動作するに充分な電圧が
印加され１2は導通を開始する。なお、ツエナー
ダイオード５1はMOSFET１2のゲート、ソース
間電圧を所定値以下に抑えるためのツエナーダイ
オードである。MOSFET１3〜１oは、１2と同様
にして順次導通を開始し、スイツチ回路はオン状
態となる。MOSFET１1は、オン期間中充分な大
きさの正のゲート信号が印加され続けるので、小
さな電圧降下でオン状態を持続する、MOSFET
１2はツエナーダイオード５1又は８1で定まる電
圧がゲート、ソース間に印加され続け、１1と同
様充分小さな電圧降下でオン状態を持続する。
MOSFET１3〜１oは、MOSFET１2と同様であ
る。それゆえ、多数個直列接続してもオン時のス
イツチ回路の電圧降下を充分に小さくできる。
次に、MOSFET１1のゲート信号の印加を停止
すると、MOSFET１1はしや断状態となり
MOSFET１1のドレイン電流は０となる。このた
め、負荷回路の電流は、MOSFET１2のソース、
ゲート、ダイオード６1、コンデンサ３1を介して
流れ、オン時にMOSFET１2のゲート、ソース間
に与えた電荷を引き抜く。なお、この時ダイオー
ド６1がないと負荷回路の電流は抵抗４1を介して
流れるため、電流と抵抗４1の抵抗値で定まるス
テツプ状の電圧が印加する。このステツプ状の電
圧の印加を防止するため抵抗４1に並列にダイオ
ード６1を接続しているものであり、ステツプ状
電圧が問題とならない時はダイオード６1を取り
除くことも可能である。MOSFET１2のゲート、
ソース間電荷の引き抜きが行われるとMOSFET
１2がしや断状態となり電流は０となる。負荷回
路の電流は、MOSFET１3のソース、ゲート、ダ
イオード６2、コンデンサ３2を介して流れ、
MOSFET１3のゲート、ソース間電荷の引き抜き
が行われる。MOSFET１2と同様にして
MOSFET１3がしや断状態となる。同様にして、
順次MOSFET１4，１5…１oがしや断状態となり
スイツチ回路はオフ状態になる。
すると、MOSFET１1はしや断状態となり
MOSFET１1のドレイン電流は０となる。このた
め、負荷回路の電流は、MOSFET１2のソース、
ゲート、ダイオード６1、コンデンサ３1を介して
流れ、オン時にMOSFET１2のゲート、ソース間
に与えた電荷を引き抜く。なお、この時ダイオー
ド６1がないと負荷回路の電流は抵抗４1を介して
流れるため、電流と抵抗４1の抵抗値で定まるス
テツプ状の電圧が印加する。このステツプ状の電
圧の印加を防止するため抵抗４1に並列にダイオ
ード６1を接続しているものであり、ステツプ状
電圧が問題とならない時はダイオード６1を取り
除くことも可能である。MOSFET１2のゲート、
ソース間電荷の引き抜きが行われるとMOSFET
１2がしや断状態となり電流は０となる。負荷回
路の電流は、MOSFET１3のソース、ゲート、ダ
イオード６2、コンデンサ３2を介して流れ、
MOSFET１3のゲート、ソース間電荷の引き抜き
が行われる。MOSFET１2と同様にして
MOSFET１3がしや断状態となる。同様にして、
順次MOSFET１4，１5…１oがしや断状態となり
スイツチ回路はオフ状態になる。
MOSFETはスイツチング時間が非常に短かい
ため、上記したオン動作、オフ動作におけるスイ
ツチング時間の差による分担電圧の不平衡は小さ
い。オフ動作に伴う分担電圧の不平衡や電源電圧
Esの変動に起因する電圧変動を吸収して分担電圧
を均等にするため、低抗７1〜７o、ツエナーダイ
オード８1〜８oの回路がある。コンデンサ３1は
抵抗４1、ツエナーダイオード８1、抵抗７1を介
して放電を行ない、コンデンサ３2〜３oについて
はコンデンサ３1と同様な放電を行う。このため、
常時電圧分担がほぼ抵抗７1〜７oで定まる値にな
るように動作して安定なオフ状態を持続する。な
お、ツエナーダイオード８1〜８oはオン期間にお
けるコンデンサ３1〜３oの電荷の放電を防止する
ものであり、電圧はツエナーダイオード５1〜５o
−１と同等以上に選ばれる。
ため、上記したオン動作、オフ動作におけるスイ
ツチング時間の差による分担電圧の不平衡は小さ
い。オフ動作に伴う分担電圧の不平衡や電源電圧
Esの変動に起因する電圧変動を吸収して分担電圧
を均等にするため、低抗７1〜７o、ツエナーダイ
オード８1〜８oの回路がある。コンデンサ３1は
抵抗４1、ツエナーダイオード８1、抵抗７1を介
して放電を行ない、コンデンサ３2〜３oについて
はコンデンサ３1と同様な放電を行う。このため、
常時電圧分担がほぼ抵抗７1〜７oで定まる値にな
るように動作して安定なオフ状態を持続する。な
お、ツエナーダイオード８1〜８oはオン期間にお
けるコンデンサ３1〜３oの電荷の放電を防止する
ものであり、電圧はツエナーダイオード５1〜５o
−１と同等以上に選ばれる。
第３図に他の実施例を示す。第２図の実施例と
相違する点はツエナーダイオード８と抵抗７の直
列回路を各々コンデンサ３1〜３oに並列に接続す
るようにしたことである。本実施例も第２図の実
施例と同等の効果を有す。
相違する点はツエナーダイオード８と抵抗７の直
列回路を各々コンデンサ３1〜３oに並列に接続す
るようにしたことである。本実施例も第２図の実
施例と同等の効果を有す。
なお、第２図、第３図の実施例において、最上
段に接続したツエナーダイオード８oを取り除く
こともできる。
段に接続したツエナーダイオード８oを取り除く
こともできる。
本発明によれば、小電流から大電流までの広い
領域において電圧降下が小さく、安定にオン、オ
フできる小信号駆動のスイツチ回路を実現でき
る。
領域において電圧降下が小さく、安定にオン、オ
フできる小信号駆動のスイツチ回路を実現でき
る。
第１図はMOSFETを直列接続して追従点弧す
る方式の従来からのスイツチ回路、第２図は本発
明になるスイツチ回路の一実施例、第３図は本発
明になるスイツチ回路の他の実施例を示す。 １1〜１o……MOSFET、３1〜3o……コンデン
サ、４1〜４o……抵抗、５1〜５o-1……ツエナー
ダイオード、６1〜６o……ダイオード、７1〜７o
……抵抗、８1〜８o……ツエナーダイオード。
る方式の従来からのスイツチ回路、第２図は本発
明になるスイツチ回路の一実施例、第３図は本発
明になるスイツチ回路の他の実施例を示す。 １1〜１o……MOSFET、３1〜3o……コンデン
サ、４1〜４o……抵抗、５1〜５o-1……ツエナー
ダイオード、６1〜６o……ダイオード、７1〜７o
……抵抗、８1〜８o……ツエナーダイオード。
Claims (1)
- 【特許請求の範囲】 １ ゲートに与えられる制御信号により導通が制
御されるMOSFETとこのMOSFETのドレイン
側に順次直列に接続され、このMOSFETの動作
に追従して動作する１個あるいは複数個の
MOSFETからなるスイツチ回路に於て、ゲート
に与えられる制御信号により導通が制御される
MOSFETのソースとこれに直列接続された
MOSFETのゲート、及び順次直列接続された各
MOSFETのソースとこれに接続された各
MOSFETのゲート間にコンデンサと抵抗からな
る直列回路および抵抗とツエナーダイオードから
なる直列回路とを並列に接続し、順次直列接続さ
れたMOSFETのうち最後に位置するMOSFET
のソース、ドレイン間にはコンデンサと抵抗から
なる直列回路を接続し、かつゲートに与えられる
制御信号により導通が制御されるMOSFETに順
次直列接続される各MOSFETのソース、ゲート
間にツエナーダイオードを接続したことを特徴と
するスイツチ回路。 ２ 特許請求の範囲第１項に於て、順次直列接続
された各MOSFETのドレインと、この
MOSFETのソースとこれに接続された
MOSFETのゲート間に接続されたコンデンサと
抵抗の直列回路のコンデンサと抵抗の接続点との
間にダイオードを接続したことを特徴とするスイ
ツチ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2710684A JPS60172819A (ja) | 1984-02-17 | 1984-02-17 | スイツチ回路 |
| US06/665,132 US4692643A (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series |
| DE8484112922T DE3485409D1 (de) | 1983-10-28 | 1984-10-26 | Halbleiterschaltvorrichtung. |
| EP84112922A EP0140349B1 (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2710684A JPS60172819A (ja) | 1984-02-17 | 1984-02-17 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60172819A JPS60172819A (ja) | 1985-09-06 |
| JPH036695B2 true JPH036695B2 (ja) | 1991-01-30 |
Family
ID=12211829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2710684A Granted JPS60172819A (ja) | 1983-10-28 | 1984-02-17 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60172819A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134131U (ja) * | 1985-02-07 | 1986-08-21 | ||
| JP5195115B2 (ja) * | 2008-07-23 | 2013-05-08 | ダイキン工業株式会社 | インバータ制御方法 |
-
1984
- 1984-02-17 JP JP2710684A patent/JPS60172819A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60172819A (ja) | 1985-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459498A (en) | Switch with series-connected MOS-FETs | |
| EP0140349B1 (en) | Semiconductor switching device | |
| US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
| US11539294B2 (en) | Multi-level power converter with light load flying capacitor voltage regulation | |
| US4367421A (en) | Biasing methods and circuits for series connected transistor switches | |
| US7439636B2 (en) | Driver system for MOSFET based, high voltage electronic relays for AC power switching and inductive loads | |
| JPH03117211A (ja) | 半導体素子の駆動回路 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US7230354B2 (en) | Driver system for MOSFET based, high voltage, electronic relays for AC power switching and inductive loads | |
| US5808884A (en) | Circuit and method for conserving energy in a boost regulator circuit | |
| US5138186A (en) | Solid state switch with last state memory | |
| US4298809A (en) | Gate circuit for gate turn-off thyristor | |
| EP2672617A1 (en) | A buck converter with reverse current protection, and a photovoltaic system | |
| JPH0256856B2 (ja) | ||
| JPH036695B2 (ja) | ||
| US20240413818A1 (en) | High voltage series mosfet switching circuit | |
| US12444924B2 (en) | DC-DC converter | |
| KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
| KR102573440B1 (ko) | 반도체 스위치를 이용한 펄스 전원 장치 및 이의 고속 게이트 제어 방법 | |
| Knöll | High-current transistor choppers | |
| JPS60107917A (ja) | 複合形半導体スイッチ | |
| JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
| HK40092584A (en) | High voltage series mosfet switching circuit | |
| JPH10164826A (ja) | 電源手段、容量性負荷の駆動回路、 可制御スイッチング手段の駆動回路、 及び、電源手段 |