JPH036700B2 - - Google Patents
Info
- Publication number
- JPH036700B2 JPH036700B2 JP60277940A JP27794085A JPH036700B2 JP H036700 B2 JPH036700 B2 JP H036700B2 JP 60277940 A JP60277940 A JP 60277940A JP 27794085 A JP27794085 A JP 27794085A JP H036700 B2 JPH036700 B2 JP H036700B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- shift register
- shift
- circuit
- error position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デイジタルオーデイオ機器などに用
いられる誤り訂正可能なリードソロモン符号、と
くに３シンボル訂正可能な符号の復号方式におけ
る誤り位置決定回路に関する。
いられる誤り訂正可能なリードソロモン符号、と
くに３シンボル訂正可能な符号の復号方式におけ
る誤り位置決定回路に関する。
デイジタルオーデイオ機器では、ランダム誤り
の対策として、情報を符号化して、誤り訂正可能
な符号とする。たとえばデイジタルオーデイオデ
イスクプレーヤなどでは８ビツトの元を１シンボ
ルとして取扱つたＣ１（３２，２８）符号、Ｃ２
（２８，２４）符号がリードソロモン符号として
実用化されている。ここで括弧内第１項は符号ブ
ロツク長のシンボル数、第２項は情報シンボル数
である。上記Ｃ１，Ｃ２符号は最小距離が５シン
ボルで、シンドローム訂正能力は最大２シンボル
訂正が可能である。ところで、将来実用化が予定
されるデイジタルオーデイオテープでは、さらに
距離の大きく訂正能力の高い符号が使用される。
の対策として、情報を符号化して、誤り訂正可能
な符号とする。たとえばデイジタルオーデイオデ
イスクプレーヤなどでは８ビツトの元を１シンボ
ルとして取扱つたＣ１（３２，２８）符号、Ｃ２
（２８，２４）符号がリードソロモン符号として
実用化されている。ここで括弧内第１項は符号ブ
ロツク長のシンボル数、第２項は情報シンボル数
である。上記Ｃ１，Ｃ２符号は最小距離が５シン
ボルで、シンドローム訂正能力は最大２シンボル
訂正が可能である。ところで、将来実用化が予定
されるデイジタルオーデイオテープでは、さらに
距離の大きく訂正能力の高い符号が使用される。
本発明の目的は、上記事情に鑑み、３シンボル
誤り訂正可能な信号について、リードソロモン符
号の復号方式の一環として誤り位置決定回路を提
供することにある。
誤り訂正可能な信号について、リードソロモン符
号の復号方式の一環として誤り位置決定回路を提
供することにある。
リードソロモン符号の復号は、シンドロームの
演算から始めて訂正動作を実行するまで、数段階
の過程が必要である。誤り位置多項式の係数が定
まつた後、符号ブロツクの中のどのシンボルに誤
りがあるか、位置多項式を利用してきめなければ
ならない。
演算から始めて訂正動作を実行するまで、数段階
の過程が必要である。誤り位置多項式の係数が定
まつた後、符号ブロツクの中のどのシンボルに誤
りがあるか、位置多項式を利用してきめなければ
ならない。
誤り位置多項式σ（Ｘ）は通常次式で表わされ
る。ここでαi、αj、αkは誤りシンボルである。
る。ここでαi、αj、αkは誤りシンボルである。
σ（Ｘ）＝（１−αi）（１−αj）（１−αk） (1)
＝１＋σ1X＋σ2X2＋σ3X3 (2)
復号方式では、誤り位置決定の前段階として、
シンドロームから誤り位置多項式(2)の係数σ1、
σ3、σ3を求めることができるから、つぎに(2)を因
数分解して(1)式を見出すことが考えられる。しか
し因数分解は複雑で殆どできない。そこで以下の
チエンのアルゴリズムで誤り位置を決定する。チ
エンのアルゴリズムを実行する場合、(2)式の形式
でなく次の相反多項式を用いる。
シンドロームから誤り位置多項式(2)の係数σ1、
σ3、σ3を求めることができるから、つぎに(2)を因
数分解して(1)式を見出すことが考えられる。しか
し因数分解は複雑で殆どできない。そこで以下の
チエンのアルゴリズムで誤り位置を決定する。チ
エンのアルゴリズムを実行する場合、(2)式の形式
でなく次の相反多項式を用いる。
σ（Ｘ）＝X3＋σ1X2＋σ2X＋σ3 (3)
σは原始多項式の原始元であつて、各シンボル
は、たとえばＣ１（３６，３０）符号のようにブ
ロツク長３６の符号では、α0（＝１）、α1、α2…
α35のようにαのべき乗で表わされる。αi、αj、
αkは誤りシンボルであるから、σ（Ｘ）に順次α0、
α1…と投入し、零になつたときのαのべき指数か
ら符号ブロツクのなかのどのシンボルが誤つてい
るかがわかる。シンボル投入の順はα0、α1、…の
ように昇順でも、α(M-1)、α(M-2)、…（Ｍ：シンボ
ル数）のように降順でもよい。
は、たとえばＣ１（３６，３０）符号のようにブ
ロツク長３６の符号では、α0（＝１）、α1、α2…
α35のようにαのべき乗で表わされる。αi、αj、
αkは誤りシンボルであるから、σ（Ｘ）に順次α0、
α1…と投入し、零になつたときのαのべき指数か
ら符号ブロツクのなかのどのシンボルが誤つてい
るかがわかる。シンボル投入の順はα0、α1、…の
ように昇順でも、α(M-1)、α(M-2)、…（Ｍ：シンボ
ル数）のように降順でもよい。
昇順の場合、本発明の回路は、共通のクロツク
により駆動される４つのシフトレジスタを設け、
第１のシフトレジスタはα0（＝１）をプリセツト
した後、その出力をα3倍する定数を有するROM
を介して入力側に帰還するシフト回路を、第２の
シフトレジスタはσ1をプリセツトした後、その出
力をα2倍する定数を有するROMを介して入力側
に帰還するシフト回路を、第３のシフトレジスタ
はσ2をプリセツトした後その出力をα倍する定数
を有するROMを介して入力側に帰還するシフト
回路を、および第４のシフトレジスタは入力が常
にσ3であるシフト回路をそれぞれ構成し、前記４
つのシフト回路の出力を合成して、合成出力が零
になるときに出力する零判定回路に導き、該零判
定回路の出力パルスによつて、前記シフトレジス
タの共通のクロツクと同位相のクロツクをカウン
トするカウンタの数値をラツチすることで誤り位
置を決定する。
により駆動される４つのシフトレジスタを設け、
第１のシフトレジスタはα0（＝１）をプリセツト
した後、その出力をα3倍する定数を有するROM
を介して入力側に帰還するシフト回路を、第２の
シフトレジスタはσ1をプリセツトした後、その出
力をα2倍する定数を有するROMを介して入力側
に帰還するシフト回路を、第３のシフトレジスタ
はσ2をプリセツトした後その出力をα倍する定数
を有するROMを介して入力側に帰還するシフト
回路を、および第４のシフトレジスタは入力が常
にσ3であるシフト回路をそれぞれ構成し、前記４
つのシフト回路の出力を合成して、合成出力が零
になるときに出力する零判定回路に導き、該零判
定回路の出力パルスによつて、前記シフトレジス
タの共通のクロツクと同位相のクロツクをカウン
トするカウンタの数値をラツチすることで誤り位
置を決定する。
降順の場合は、昇順の場合と異なり、前記
ROMの定数とプリセツト値が異なり、第１のシ
フトレジスタはα3(M-1)をプリセツトした後、その
出力をα-3倍する定数を有するROMを介して入
力側に帰還するシフト回路を、第２のシフトレジ
スタはσ1α2(M-1)をプリセツトした後、その出力を
α-2倍する定数を有するROMを介して入力側に
帰還するシフト回路を、第３のシフトレジスタは
σ2α(M-1)をプリセツトした後、その出力をα-1倍す
る定数を有するROMを介して入力側に帰還する
シフト回路を、および第４のシフトレジスタは入
力が常にσ3であるシフト回路を構成するようにし
ている。
ROMの定数とプリセツト値が異なり、第１のシ
フトレジスタはα3(M-1)をプリセツトした後、その
出力をα-3倍する定数を有するROMを介して入
力側に帰還するシフト回路を、第２のシフトレジ
スタはσ1α2(M-1)をプリセツトした後、その出力を
α-2倍する定数を有するROMを介して入力側に
帰還するシフト回路を、第３のシフトレジスタは
σ2α(M-1)をプリセツトした後、その出力をα-1倍す
る定数を有するROMを介して入力側に帰還する
シフト回路を、および第４のシフトレジスタは入
力が常にσ3であるシフト回路を構成するようにし
ている。
第２図に、誤り位置多項式に昇順でα0、α1…と
投入する方法について説明する。４個のシフトレ
ジスタ１〜４は図示のようにプリセツトされ、ク
ロツクによつて、シフトする。シフトレジスタ１
は、最初のクロツクで“１”を出力し、次のクロ
ツクで、α3を、その次のクロツクで、α6、…とな
る。これは（α0）3、（α1）3、（α2）3、…したこと
に
なり誤り位置多項式のX3の項にα0、α1、α2、…
と順次投入したことと同じである。シフトレジス
タ２についてもσ1（α0）2、σ1（α1）2、σ1（α2）
2、…と
なりσ1X2の項への投入になる。シフトレジスタ
３，４について同様に考えられ、第２図の上記出
力を合成した出力は誤り位置多項式σ（Ｘ）のＸ
にα0から昇順にシンボルを投入したものとなる。
したがつて前記出力が零になること、および零に
なるクロツク数を計測すれば符号ブロツク中の何
番目のシンボルが誤りを生じているか決定でき
る。
投入する方法について説明する。４個のシフトレ
ジスタ１〜４は図示のようにプリセツトされ、ク
ロツクによつて、シフトする。シフトレジスタ１
は、最初のクロツクで“１”を出力し、次のクロ
ツクで、α3を、その次のクロツクで、α6、…とな
る。これは（α0）3、（α1）3、（α2）3、…したこと
に
なり誤り位置多項式のX3の項にα0、α1、α2、…
と順次投入したことと同じである。シフトレジス
タ２についてもσ1（α0）2、σ1（α1）2、σ1（α2）
2、…と
なりσ1X2の項への投入になる。シフトレジスタ
３，４について同様に考えられ、第２図の上記出
力を合成した出力は誤り位置多項式σ（Ｘ）のＸ
にα0から昇順にシンボルを投入したものとなる。
したがつて前記出力が零になること、および零に
なるクロツク数を計測すれば符号ブロツク中の何
番目のシンボルが誤りを生じているか決定でき
る。
以下、図面を参照して、本発明の一実施例につ
き説明する。第１図に回路ブロツク図を示す。こ
の回路はα0、α1…と昇順に誤り位置を検出する回
路である。また、第３図に、Ｃ１（３６，３０）
符号についての本回路の動作を示す。第１図にお
いて、マルチプレクサ１１、シフトレジスタ（一
段）１２、ROM１３によつてσ（Ｘ）のX3の項
を、マルチプレクサ１４、シフトレジスタ（一
段）１５、ROM１６によつてX2の項を、マルチ
プレクサ１７、シフトレジスタ（一段）１８、
ROM１９によつてＸの項を、シフトレジスタ
（一段）２０によつて一定項σ3を得る。ROM１３
はα3倍する係数値を、ROM１６はα2倍する係数
値を、ROM１９はα倍する係数値をもつ。マル
チプレクサ１１，１４，１７のＡ側にそれぞれ
“１”、σ1、σ2を入力するようにし、シフトレジス
タ２０にはσ3を入力しておく。マルチプレクサ１
１，１４，１７はＥ３０が“Ｌ”のときＡ側に、
“Ｈ”のときＢ側に切替わる。したがつて、第３
図のタイムチヤートに示すように、先ず、Ｅ３０
を“Ｌ”にして、Ｅ１４のクロツクが入力する
と、シフトレジスタ１２，１５，１８，２０はそ
れぞれ１、σ1、σ2、σ3を出力する。これらの出力
を合成回路２１，２２，２３で合成すると、信号
２３ａは１＋σ1＋σ2＋σ3になる。これはσ（α0）＝
（α0）3＋σ1（α0）2＋σ2（α0）＋σ3である。Ｅ３
０は
“Ｈ”になり、マルチプレクサ１１，１４，１７
はＢ側に切替わり、Ｅ１４のクロツク入力ごとに
σ（α1）、σ（α2）、…の値が信号２３ａとして出力
される。
き説明する。第１図に回路ブロツク図を示す。こ
の回路はα0、α1…と昇順に誤り位置を検出する回
路である。また、第３図に、Ｃ１（３６，３０）
符号についての本回路の動作を示す。第１図にお
いて、マルチプレクサ１１、シフトレジスタ（一
段）１２、ROM１３によつてσ（Ｘ）のX3の項
を、マルチプレクサ１４、シフトレジスタ（一
段）１５、ROM１６によつてX2の項を、マルチ
プレクサ１７、シフトレジスタ（一段）１８、
ROM１９によつてＸの項を、シフトレジスタ
（一段）２０によつて一定項σ3を得る。ROM１３
はα3倍する係数値を、ROM１６はα2倍する係数
値を、ROM１９はα倍する係数値をもつ。マル
チプレクサ１１，１４，１７のＡ側にそれぞれ
“１”、σ1、σ2を入力するようにし、シフトレジス
タ２０にはσ3を入力しておく。マルチプレクサ１
１，１４，１７はＥ３０が“Ｌ”のときＡ側に、
“Ｈ”のときＢ側に切替わる。したがつて、第３
図のタイムチヤートに示すように、先ず、Ｅ３０
を“Ｌ”にして、Ｅ１４のクロツクが入力する
と、シフトレジスタ１２，１５，１８，２０はそ
れぞれ１、σ1、σ2、σ3を出力する。これらの出力
を合成回路２１，２２，２３で合成すると、信号
２３ａは１＋σ1＋σ2＋σ3になる。これはσ（α0）＝
（α0）3＋σ1（α0）2＋σ2（α0）＋σ3である。Ｅ３
０は
“Ｈ”になり、マルチプレクサ１１，１４，１７
はＢ側に切替わり、Ｅ１４のクロツク入力ごとに
σ（α1）、σ（α2）、…の値が信号２３ａとして出力
される。
零判定回路２４は信号２３ａを入力し、“０”
となる場合にＥ３５にパルスを出力する。Ｅ３５
のパルスが生ずるごとに、Ｄ型フリツプフロツプ
（以下ではDFFとする）２８，２９，３０がそれ
ぞれ入力をとりこむ。
となる場合にＥ３５にパルスを出力する。Ｅ３５
のパルスが生ずるごとに、Ｄ型フリツプフロツプ
（以下ではDFFとする）２８，２９，３０がそれ
ぞれ入力をとりこむ。
DFF２８の入力は、Ｅ１４のクロツクをカウ
ンタ２７でカウントした値である。カウンタ２７
はマルチプレクサ１１，１４，１７を切替えるＥ
３０によつてクリアされているから、σ（α0）、σ
（α1）…を与えるα0、α1、α2、…と同時にカウン
トされる。したがつてカウンタ２７のカウント値
はリードソロモン符号中のシンボルの桁数を与え
るものである。
ンタ２７でカウントした値である。カウンタ２７
はマルチプレクサ１１，１４，１７を切替えるＥ
３０によつてクリアされているから、σ（α0）、σ
（α1）…を与えるα0、α1、α2、…と同時にカウン
トされる。したがつてカウンタ２７のカウント値
はリードソロモン符号中のシンボルの桁数を与え
るものである。
誤りシンボルが見出されると最初DFF２８に
その桁数がラツチされ、次にまた誤りシンボルが
くると、第１の誤り桁数はDFF２９にラツチさ
れ、第２の誤り桁数はDFF２８にラツチされる。
このように３つの誤りシンボルがあると、それぞ
れその桁数がDFF３０，２９，２８にラツチさ
れる。そして、P30が入力すると、DFF３１，３
２，３３にそれぞれαk、αj、αi（ｋ＞ｊ＞ｉ）の
桁数がラツチされる。
その桁数がラツチされ、次にまた誤りシンボルが
くると、第１の誤り桁数はDFF２９にラツチさ
れ、第２の誤り桁数はDFF２８にラツチされる。
このように３つの誤りシンボルがあると、それぞ
れその桁数がDFF３０，２９，２８にラツチさ
れる。そして、P30が入力すると、DFF３１，３
２，３３にそれぞれαk、αj、αi（ｋ＞ｊ＞ｉ）の
桁数がラツチされる。
本回路では、同時に、誤り数も、カウンタ２５
によつてカウントされ、その値は、DFF２６で
ラツチされる。第３図はシンボル＃１、＃６、
＃３４に誤りが生じた場合を示している。上記実
施例では、昇順で、α0、α1、…と誤り位置を調べ
ているが、降順で、α(M-1)、α(M-2)、…として調べ
ることもできる。このときは、〔問題点を解決す
るための手段〕の項で述べたようにROM１３，
ROM１６，RO１９の定数と、プリセツト値を
変えることによつて、同様な回路で、誤り位置を
調べることができる。ただし、カウンタ２７は降
順にカウントするようにする。
によつてカウントされ、その値は、DFF２６で
ラツチされる。第３図はシンボル＃１、＃６、
＃３４に誤りが生じた場合を示している。上記実
施例では、昇順で、α0、α1、…と誤り位置を調べ
ているが、降順で、α(M-1)、α(M-2)、…として調べ
ることもできる。このときは、〔問題点を解決す
るための手段〕の項で述べたようにROM１３，
ROM１６，RO１９の定数と、プリセツト値を
変えることによつて、同様な回路で、誤り位置を
調べることができる。ただし、カウンタ２７は降
順にカウントするようにする。
以上、説明したように、本発明では、誤り位置
多項式α（Ｘ）の変数Ｘにαjをｊの昇順、または
降順に投入した値をシフトレジスタとROMとを
利用してα（Ｘ）の各項について求めそれを合成
することで、容易に得ることができる。この値を
零判定回路で判定し、零になつたときのパルスに
よつて、ｊの昇順、または降順ごとにその桁数を
カウントしているカウンタの数値をラツチするこ
とで、誤り位置を得ることができる。
多項式α（Ｘ）の変数Ｘにαjをｊの昇順、または
降順に投入した値をシフトレジスタとROMとを
利用してα（Ｘ）の各項について求めそれを合成
することで、容易に得ることができる。この値を
零判定回路で判定し、零になつたときのパルスに
よつて、ｊの昇順、または降順ごとにその桁数を
カウントしているカウンタの数値をラツチするこ
とで、誤り位置を得ることができる。
誤りの数が１〜３シンボルのすべての場合に対
応して位置数を判定できる。また誤り数を同時に
計測する回路を附加しているが、説明は省略する
がこれは誤りパターン実行の際に実行方針をきめ
る資料を提供するものである。
応して位置数を判定できる。また誤り数を同時に
計測する回路を附加しているが、説明は省略する
がこれは誤りパターン実行の際に実行方針をきめ
る資料を提供するものである。
図面は本発明の一実施例に係り、第１図は回路
ブロツク図、第２図はチエンアルゴリズムの原理
的説明図、第３図は第１図の回路のタイムチヤー
トである。 １１，１４，１７……マルチプレクサ、１２，
１５，１８，２０……シフトレジスタ、１３，１
６，１９……ROM、２１，２２，２３……合成
回路、２４……零判定回路、２５，２７……カウ
ンタ、２６，２８〜３３……DFF（ラツチ回路）。
ブロツク図、第２図はチエンアルゴリズムの原理
的説明図、第３図は第１図の回路のタイムチヤー
トである。 １１，１４，１７……マルチプレクサ、１２，
１５，１８，２０……シフトレジスタ、１３，１
６，１９……ROM、２１，２２，２３……合成
回路、２４……零判定回路、２５，２７……カウ
ンタ、２６，２８〜３３……DFF（ラツチ回路）。
Claims (1)
- 【特許請求の範囲】 １ ３シンボル誤り訂正能力をもつリードソロモ
ン符号の復号において、誤り位置多項式 X3＋σ1X2＋σ2X＋σ3の変数Ｘとして、 原始多項式の根αのべき乗αj（ｊ：整数）をｊ
の整数順に順次投入し、前記誤り位置多項式が零
になることを検知して、誤り位置を決定する方式
において、 αjの投入をｊ＝０から昇順に行なうものとし、
共通のクロツクにより駆動される４つのシフトレ
ジスタを設け、第１のシフトレジスタはα0（＝１）
をプリセツトした後、その出力をα3倍する定数を
有するROMを介して入力側に帰還するシフト回
路を、第２のシフトレジスタはσ1をプリセツトし
た後、その出力をα2倍する定数を有するROMを
介して入力側に帰還するシフト回路を、第３のシ
フトレジスタはσ2をプリセツトした後、その出力
をα倍する定数を有するROMを介して入力側に
帰還するシフト回路を、および第４のシフトレジ
スタは入力が常にσ3であるシフト回路をそれぞれ
構成し、前記４つのシフト回路の出力を合成し
て、合成出力が零になるときに出力する零判定回
路に導き、該零判定回路の出力パルスによつて、
前記シフトレジスタの共通のクロツクと同位相の
クロツクをカウントするカウンタの数値をラツチ
することで誤り位置を決定することを特徴とする
３シンボル誤り訂正方式における誤り位置決定回
路。 ２ 前記零判定回路の出力パルスをカウントし
て、誤り回数を求めるカウンタを附加した特許請
求の範囲第１項記載の誤り位置決定回路。 ３ 誤り位置を決定する方式において、αjの投入
をｊ＝Ｍ−１（Ｍ：符号シンボル数）から降順に
行なうものとし、前記第１項の４つのシフトレジ
スタによるシフト回路の構成として、第１のシフ
トレジスタはα3(M-1)をプリセツトした後、その出
力をα-3倍する定数を有するROMを介して入力
側に帰還するシフト回路を、第２のシフトレジス
タはσ1α2(M-1)をプリセツトした後、その出力を
α-2倍する定数を有するROMを介して入力側に
帰還するシフト回路を、第３のシフトレジスタは
σ2α(M-1)をプリセツトした後、その出力をα-1倍す
る定数を有するROMを介して入力側に帰還する
シフト回路を、および第４のシフトレジスタは入
力が常にσ3であるシフト回路を構成することを特
徴とする３シンボル誤り訂正方式における特許請
求の範囲第１項記載の誤り位置決定回路。 ４ 前記第３項の回路に、零判定回路の出力パル
スをカウントして、誤り回数を求めるカウンタを
附加した特許請求の範囲第３項記載の誤り位置決
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27794085A JPS62137924A (ja) | 1985-12-12 | 1985-12-12 | リ−ドソロモン符号・復号方式の誤り位置決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27794085A JPS62137924A (ja) | 1985-12-12 | 1985-12-12 | リ−ドソロモン符号・復号方式の誤り位置決定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62137924A JPS62137924A (ja) | 1987-06-20 |
| JPH036700B2 true JPH036700B2 (ja) | 1991-01-30 |
Family
ID=17590398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27794085A Granted JPS62137924A (ja) | 1985-12-12 | 1985-12-12 | リ−ドソロモン符号・復号方式の誤り位置決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137924A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3170920B2 (ja) * | 1992-12-25 | 2001-05-28 | ソニー株式会社 | エラー訂正方法及び訂正回路 |
| JP4938729B2 (ja) * | 2008-06-03 | 2012-05-23 | 元旦ビューティ工業株式会社 | 天井化粧材の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815352A (ja) * | 1981-07-22 | 1983-01-28 | Kokusai Denshin Denwa Co Ltd <Kdd> | ３誤り訂正符号復号方式 |
| JPS58144952A (ja) * | 1982-02-24 | 1983-08-29 | Nec Corp | ２重バイト誤り訂正回路 |
-
1985
- 1985-12-12 JP JP27794085A patent/JPS62137924A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62137924A (ja) | 1987-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367544A (en) | Data stream frame synchronisation | |
| US4555784A (en) | Parity and syndrome generation for error detection and correction in digital communication systems | |
| EP0233075B1 (en) | Method and apparatus for generating error detection check bytes for a data record | |
| EP0396403B1 (en) | Data stream frame synchronisation | |
| EP0112988A2 (en) | Syndrome processing for multibyte error correcting systems | |
| CA1291819C (en) | Decoder | |
| EP0204576A2 (en) | Apparatus for and methods of decoding a BCH code | |
| EP0836285B1 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
| JPS6316929B2 (ja) | ||
| EP1102406A2 (en) | Apparatus and method for decoding digital data | |
| EP0660535B1 (en) | Apparatus for uniformly correcting erasure and error of received word by using a common polynomial | |
| JPH036700B2 (ja) | ||
| EP0629052B1 (en) | Method of and circuit for correcting errors | |
| KR100281946B1 (ko) | 신드롬 계산 장치 | |
| Tang et al. | Coding for error control | |
| US20010023497A1 (en) | Parallel processing reed-solomon encoding circuit and method | |
| JP2575506B2 (ja) | チエンサーチ回路 | |
| EP1037148A1 (en) | Error coding method | |
| KR20000037517A (ko) | 리드-솔로몬 디코더 회로 | |
| JP2694794B2 (ja) | 誤り訂正処理方法 | |
| JP3099890B2 (ja) | Ｂｃｈ符号の誤り訂正装置 | |
| JPH10229343A (ja) | 誤り訂正処理方法 | |
| KR870001606B1 (ko) | 코드워드의 에러 정정용 데코더 회로 | |
| JP2567598B2 (ja) | 誤り個数判定方法 | |
| KR870001608B1 (ko) | 디지탈 오디오 기기의 복호기 |